JPH05224990A - マイクロプログラムトレーサ - Google Patents
マイクロプログラムトレーサInfo
- Publication number
- JPH05224990A JPH05224990A JP4059430A JP5943092A JPH05224990A JP H05224990 A JPH05224990 A JP H05224990A JP 4059430 A JP4059430 A JP 4059430A JP 5943092 A JP5943092 A JP 5943092A JP H05224990 A JPH05224990 A JP H05224990A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- jump
- ram
- instruction
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 マイクロプログラムの条件付き命令のジャン
プ結果をＲＡＭに書き込みながらトレースし、未通過パ
スの検出を容易にすることにある。 【構成】 マイクロプログラムト制御により動作するプ
ロセサにおいて、マイクロプログラムのアドレスと同一
のアドレス空間を待ち、２ビッドの幅を有する第１のＲ
ＡＭ１を備えておき、第１のビット１ａにはジャンプ成
立の結果、第２のビット１ｂにはジャンプ不成立の結果
を記憶できるようにしておく。デコーダ４およびブラン
チコントロールモジュール５は条件付き命令を検出し、
ジャンプが成立したか否かをバッファレジスタ７および
ゲート１９に送る。ゲート１９はジャンプ成立・不成立
に応じて、第１のＲＡＭ１の第１のビット位置１ａある
いは第２のビット位置１ｂをイネーブルする。
プ結果をＲＡＭに書き込みながらトレースし、未通過パ
スの検出を容易にすることにある。 【構成】 マイクロプログラムト制御により動作するプ
ロセサにおいて、マイクロプログラムのアドレスと同一
のアドレス空間を待ち、２ビッドの幅を有する第１のＲ
ＡＭ１を備えておき、第１のビット１ａにはジャンプ成
立の結果、第２のビット１ｂにはジャンプ不成立の結果
を記憶できるようにしておく。デコーダ４およびブラン
チコントロールモジュール５は条件付き命令を検出し、
ジャンプが成立したか否かをバッファレジスタ７および
ゲート１９に送る。ゲート１９はジャンプ成立・不成立
に応じて、第１のＲＡＭ１の第１のビット位置１ａある
いは第２のビット位置１ｂをイネーブルする。
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置におけるマ
イクロプログラムの実行制御に関し、特にマイクロプロ
グラムのジャンプ命令実行トレースに関する。
イクロプログラムの実行制御に関し、特にマイクロプロ
グラムのジャンプ命令実行トレースに関する。
【０００２】
【従来の技術】従来の情報処理装置においては、下記の
ようにしてマイクロプログラムの実行トレースを行う方
式のみが公知である。第１の方式は、プロセサにロジッ
クアナライザ等の測定器を接続し、実際のマイクロプロ
グラムアドレスの動きを観測するものである。第２の方
式は、ソフトウェアによるシミュレーションを行い、実
際の装置上のマイクロプログラムの動きをシミュレート
するものである。情報処理装置の規模および複雑度が増
大するのに伴い、マイクロプログラムの容量も増加して
おり、コーディングされたプログラムの全ルートを評価
する工数も増大する傾向にある。
ようにしてマイクロプログラムの実行トレースを行う方
式のみが公知である。第１の方式は、プロセサにロジッ
クアナライザ等の測定器を接続し、実際のマイクロプロ
グラムアドレスの動きを観測するものである。第２の方
式は、ソフトウェアによるシミュレーションを行い、実
際の装置上のマイクロプログラムの動きをシミュレート
するものである。情報処理装置の規模および複雑度が増
大するのに伴い、マイクロプログラムの容量も増加して
おり、コーディングされたプログラムの全ルートを評価
する工数も増大する傾向にある。
【０００３】
【発明が解決しようとする課題】解決しようとする問題
は、マイクロプログラムの全ルートを評価する際に、多
大な工数と評価設備とを必要とする点である。
は、マイクロプログラムの全ルートを評価する際に、多
大な工数と評価設備とを必要とする点である。
【０００４】
【課題を解決するための手段】本発明は、マイクロプロ
グラムのジャンプ命令のジャンプ結果をプロセサ内部に
保持し、保持されたジャンプ結果を読み出してマイクロ
プログラムの実行状況を観測することを特徴とする。
グラムのジャンプ命令のジャンプ結果をプロセサ内部に
保持し、保持されたジャンプ結果を読み出してマイクロ
プログラムの実行状況を観測することを特徴とする。
【０００５】
【実施例】次に、本発明について図面を参照して詳細に
説明する。図１は、本発明によるマイクロプログラムト
レーサの一実施例を示すブロック図である。図１におい
て、１はマイクロプログラムのジャンプ命令のジャンプ
結果を格納するための第１のＲＡＭであり，２はトレー
ス対象となるマイクロプログラムを格納するための第２
のＲＡＭである。また、３はマイクロ命令レジスタ（以
下、ＭＩＲと称する。），４はデコーダ，５はブランチ
コントロールモジュール，６はマイクロ命令アドレスレ
ジスタ（以下、ＭＡＲと称する。），７はバッファレジ
スタ，８はステータスレジスタ（以下、ＳＴＲと称す
る。），１９はゲートである。
説明する。図１は、本発明によるマイクロプログラムト
レーサの一実施例を示すブロック図である。図１におい
て、１はマイクロプログラムのジャンプ命令のジャンプ
結果を格納するための第１のＲＡＭであり，２はトレー
ス対象となるマイクロプログラムを格納するための第２
のＲＡＭである。また、３はマイクロ命令レジスタ（以
下、ＭＩＲと称する。），４はデコーダ，５はブランチ
コントロールモジュール，６はマイクロ命令アドレスレ
ジスタ（以下、ＭＡＲと称する。），７はバッファレジ
スタ，８はステータスレジスタ（以下、ＳＴＲと称す
る。），１９はゲートである。
【０００６】マイクロプログラムアドレスを格納するＭ
ＡＲ６により第２のＲＡＭ２にアドレスが与えられ、そ
の内容がＭＩＲ３に読み出される。デコーダ４では、Ｍ
ＩＲ３に読み出されたマイクロ命令をデコードする。ブ
ランチコントロールモジュール５はジャンプ命令のジャ
ンプ条件を判定し、ジャンプが成立した場合には、ジャ
ンプ先アドレスをＭＡＲ６へ送出する。また、ジャンプ
が成立すると、ブランチコントロールモジュール５はジ
ャンプ成立信号を信号線１４によりバッファレジスタ７
および第１のＲＡＭ１のゲート１９に送出する。
ＡＲ６により第２のＲＡＭ２にアドレスが与えられ、そ
の内容がＭＩＲ３に読み出される。デコーダ４では、Ｍ
ＩＲ３に読み出されたマイクロ命令をデコードする。ブ
ランチコントロールモジュール５はジャンプ命令のジャ
ンプ条件を判定し、ジャンプが成立した場合には、ジャ
ンプ先アドレスをＭＡＲ６へ送出する。また、ジャンプ
が成立すると、ブランチコントロールモジュール５はジ
ャンプ成立信号を信号線１４によりバッファレジスタ７
および第１のＲＡＭ１のゲート１９に送出する。
【０００７】図２は、ＲＡＭ内容を示す説明図である。
図２において、（ａ）はトレース実施後の第１のＲＡＭ
１の内容、（ｂ）はマイクロプログラムのコーディング
リストである。マイクロプログラムアドレスはＭＡＲ６
より信号線９を経由して第２のＲＡＭ２に入力され、信
号線１０を経由してマイクロプログラムが第２のＲＡＭ
２より読み出される。読み出されたマイクロプログラム
はＭＩＲ３へ格納され、デコーダ４へ送られる。デコー
ダ４ではマイクロプログラムがデコードされ、マイクロ
プログラムの内容に従ってプロセサ内の各モジュールに
指示が出される。デコードしたマイクロ命令がジャンプ
命令ではない場合には、ブランチコントロールモジュー
ル５によりＭＡＲ６の内容に１を加えたアドレスが生成
され、ＭＡＲ６にセットされる。
図２において、（ａ）はトレース実施後の第１のＲＡＭ
１の内容、（ｂ）はマイクロプログラムのコーディング
リストである。マイクロプログラムアドレスはＭＡＲ６
より信号線９を経由して第２のＲＡＭ２に入力され、信
号線１０を経由してマイクロプログラムが第２のＲＡＭ
２より読み出される。読み出されたマイクロプログラム
はＭＩＲ３へ格納され、デコーダ４へ送られる。デコー
ダ４ではマイクロプログラムがデコードされ、マイクロ
プログラムの内容に従ってプロセサ内の各モジュールに
指示が出される。デコードしたマイクロ命令がジャンプ
命令ではない場合には、ブランチコントロールモジュー
ル５によりＭＡＲ６の内容に１を加えたアドレスが生成
され、ＭＡＲ６にセットされる。
【０００８】デコーダ４でデコードされたマイクロプロ
グラムがジャンプ命令であった場合、信号線１１を経由
してジャンプ命令検出信号が第１のＲＡＭ１に送られ、
信号線１２を経由してジャンプ命令のジャンプ条件がブ
ランチコントロールモジュール５へ送られる。ブランチ
コントロールモジュール５はジャンプ条件とＳＴＲ８の
内容とを比較し、ジャンプが成立しているか否かを判定
する。
グラムがジャンプ命令であった場合、信号線１１を経由
してジャンプ命令検出信号が第１のＲＡＭ１に送られ、
信号線１２を経由してジャンプ命令のジャンプ条件がブ
ランチコントロールモジュール５へ送られる。ブランチ
コントロールモジュール５はジャンプ条件とＳＴＲ８の
内容とを比較し、ジャンプが成立しているか否かを判定
する。
【０００９】ジャンプが成立していると判定されると、
ブランチコントロールモジュール５から信号線１４を経
由してジャンプ成立信号が出力され、バッファレジスタ
７と第１のＲＡＭ１のゲート１９とに送られる。信号線
１１，１４より出力された信号により、ゲート１９を介
して信号線１７ａ上のライトイネーブル（ＷＥ）がオン
になる。信号線１３を経由してＭＡＲ６にセットされた
アドレスに対応し、第１のＲＡＭ１の左側１ａのビット
位置に、信号線１５を経由してバッファレジスタ７の内
容が書き込まれる。
ブランチコントロールモジュール５から信号線１４を経
由してジャンプ成立信号が出力され、バッファレジスタ
７と第１のＲＡＭ１のゲート１９とに送られる。信号線
１１，１４より出力された信号により、ゲート１９を介
して信号線１７ａ上のライトイネーブル（ＷＥ）がオン
になる。信号線１３を経由してＭＡＲ６にセットされた
アドレスに対応し、第１のＲＡＭ１の左側１ａのビット
位置に、信号線１５を経由してバッファレジスタ７の内
容が書き込まれる。
【００１０】ジャンプが不成立であると判定されると、
信号線１４からジャンプ成立信号が出力されない。この
ため、ゲート１９を介して信号線１７ｂ上のライトイネ
ーブル（ＷＥ）がオンになり、第１のＲＡＭ１の中の右
側１ｂのビット位置にバッファレジスタ７の内容の反転
が書き込まれる。その後、ジャンプ先のアドレスがブラ
ンチコントロールモジュール５より信号線１３を経由し
てＭＡＲ６にセットされる。これにより、ジャンプ動作
が完了する。上記のようにして、ジャンプ命令が実行さ
れる毎に第１のＲＡＭ１への書き込み動作が行われ、ジ
ャンプが成立した場合には第１のＲＡＭ１ａのビットが
オンになり、ジャンプが成立しなかった場合には第１の
ＲＡＭ１ｂのビットがオンになる。
信号線１４からジャンプ成立信号が出力されない。この
ため、ゲート１９を介して信号線１７ｂ上のライトイネ
ーブル（ＷＥ）がオンになり、第１のＲＡＭ１の中の右
側１ｂのビット位置にバッファレジスタ７の内容の反転
が書き込まれる。その後、ジャンプ先のアドレスがブラ
ンチコントロールモジュール５より信号線１３を経由し
てＭＡＲ６にセットされる。これにより、ジャンプ動作
が完了する。上記のようにして、ジャンプ命令が実行さ
れる毎に第１のＲＡＭ１への書き込み動作が行われ、ジ
ャンプが成立した場合には第１のＲＡＭ１ａのビットが
オンになり、ジャンプが成立しなかった場合には第１の
ＲＡＭ１ｂのビットがオンになる。
【００１１】次に、第１のＲＡＭ１の内容を読み出し、
マイクロプログラムの未通過パスを検出する動作につい
て記述する。第１のＲＡＭ１の内容は信号線１８を経由
し、プロセサの外に読み出すことが可能である。図２
（ａ）は、第１のＲＡＭ１の内容を読み出した一例であ
る。図２（ａ）においては、第１のＲＡＭ１ａをＪ系、
第１のＲＡＭ１ｂをＮＪ系として記述した。アドレスＡ
番地のジャンプ命令ではＪ系およびＮＪ系の両方のビッ
トがオンになっており、ジャンプの成立・不成立の両方
の動作を行ったことがわかる。同様に、Ｂ番地のジャン
プ命令ではＪ系のみが動作し、Ｃ番地のジャンプ命令で
はＮＪ系のみが動作している。
マイクロプログラムの未通過パスを検出する動作につい
て記述する。第１のＲＡＭ１の内容は信号線１８を経由
し、プロセサの外に読み出すことが可能である。図２
（ａ）は、第１のＲＡＭ１の内容を読み出した一例であ
る。図２（ａ）においては、第１のＲＡＭ１ａをＪ系、
第１のＲＡＭ１ｂをＮＪ系として記述した。アドレスＡ
番地のジャンプ命令ではＪ系およびＮＪ系の両方のビッ
トがオンになっており、ジャンプの成立・不成立の両方
の動作を行ったことがわかる。同様に、Ｂ番地のジャン
プ命令ではＪ系のみが動作し、Ｃ番地のジャンプ命令で
はＮＪ系のみが動作している。
【００１２】図２（ｂ）は、マイクロプログラムのコー
デイングリストの一例である。Ａ番地，Ｂ番地およびＣ
番地にジャンプ命令がコーデイングされており、Ａ〜Ｂ
番地間およびＢ〜Ｃ番地間には、他のジャンプ命令や他
のジャンプ命令により参照されるラベルはないものとす
る。図２（ａ）よりＡ番地のジャンプ命令はＪ系、ＮＪ
系の両方の動作を行っているため、Ａ〜Ｂ番地間のマイ
クロプログラムは実行されていることが検出できる。逆
に、Ｂ番地のジャンプ命令はＪ系の動作しか行っておら
ず、Ｂ〜Ｃ番地間のマイクロプログラムは実行されてい
ないので、未通過パスであることが検出できる。この操
作を行うマイクロプログラムにより、マイクロプログラ
ムの全アドレスについてジャンプ命令の動きを調べるこ
とにより、未通過パスの検出を容易に行うことができ
る。
デイングリストの一例である。Ａ番地，Ｂ番地およびＣ
番地にジャンプ命令がコーデイングされており、Ａ〜Ｂ
番地間およびＢ〜Ｃ番地間には、他のジャンプ命令や他
のジャンプ命令により参照されるラベルはないものとす
る。図２（ａ）よりＡ番地のジャンプ命令はＪ系、ＮＪ
系の両方の動作を行っているため、Ａ〜Ｂ番地間のマイ
クロプログラムは実行されていることが検出できる。逆
に、Ｂ番地のジャンプ命令はＪ系の動作しか行っておら
ず、Ｂ〜Ｃ番地間のマイクロプログラムは実行されてい
ないので、未通過パスであることが検出できる。この操
作を行うマイクロプログラムにより、マイクロプログラ
ムの全アドレスについてジャンプ命令の動きを調べるこ
とにより、未通過パスの検出を容易に行うことができ
る。
【００１３】
【発明の効果】以上説明したように本発明は、マイクロ
プログラムのジャンプ命令のジャンプ結果をＲＡＭに書
き込みながらトレース動作を実施することによって、マ
イクロプログラムの動作を容易にトレースできる利点が
ある。トレース内容をプロセサ外へ読み出し、マイクロ
プログラムのコーデイングリストと比較することによ
り、マイクロプログラムの未通過パスを容易に検出で
き、マイクロプログラムのルート評価に関する工数を削
減できる利点がある。
プログラムのジャンプ命令のジャンプ結果をＲＡＭに書
き込みながらトレース動作を実施することによって、マ
イクロプログラムの動作を容易にトレースできる利点が
ある。トレース内容をプロセサ外へ読み出し、マイクロ
プログラムのコーデイングリストと比較することによ
り、マイクロプログラムの未通過パスを容易に検出で
き、マイクロプログラムのルート評価に関する工数を削
減できる利点がある。
【図１】本発明によるマイクロプログラムトレーサの一
実施例を示すブロック図である。
実施例を示すブロック図である。
【図２】ＲＡＭ内容を示す説明図である。
１，２ ＲＡＭ ３ マイクロ命令レジスタ ４ デコーダ ５ ブランチコントロールモジュール ６ マイクロ命令アドレスレジスタ ７ バッファレジスタ ８ ステータスレジスタ ９〜１８ 信号線 １９ ゲート
Claims (3)
- 【請求項１】 マイクロプログラムのアドレスと同一の
アドレス空間を持ち、２ビットの幅を有する第１のＲＡ
Ｍと、 前記マイクロプログラムを格納しておくための第２のＲ
ＡＭと、 前記マイクロプログラムの条件付きジャンプ命令が実行
されたことを検出するための実行検出手段と、 前記ジャンプ命令がジャンプしたか否かの結果を保持す
るためのバッファレジスタと、 前記実行検出手段により送出された前記マイクロプログ
ラムのレーサ条件付きジャンプ命令の実行状況を分析
し、前記第１のＲＡＭへ分類して書き込むためのゲート
とを備えたマイクロプログラムトレーサ。 - 【請求項２】 前記実行検出手段は前記第２のＲＡＭか
らマイクロ命令レジスタへ読み出されたマイクロ命令を
デコードし、ジャンプ命令であるか否かおよびジャンプ
条件を出力するためのデコーダと、 前記デコーダの出力により得られたジャンプ条件とステ
ータスレジスタの内容とを比較し、ジャンプが成立した
か否かを判定し、判定結果を前記バッファレジスタおよ
び前記ゲートに送出するためのブランチコントロールモ
ジュールとから成る請求項１のマイクロプログラムトレ
ーサ。 - 【請求項３】 前記第１のＲＡＭは前記２ビットうちの
第１の１ビットはジャンプ成立をトレースするものであ
り、かつ、第２の１ビットはジャンプ不成立をトレース
するものであるように構成し、かつ、前記ゲートは前記
第１のビットをイネーブルする出力および前記第２のビ
ットをイネーブルする出力を備えたものであるように構
成した請求項１のマイクロプログラムトレーサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4059430A JPH05224990A (ja) | 1992-02-13 | 1992-02-13 | マイクロプログラムトレーサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4059430A JPH05224990A (ja) | 1992-02-13 | 1992-02-13 | マイクロプログラムトレーサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05224990A true JPH05224990A (ja) | 1993-09-03 |
Family
ID=13113049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4059430A Pending JPH05224990A (ja) | 1992-02-13 | 1992-02-13 | マイクロプログラムトレーサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05224990A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07200348A (ja) * | 1993-11-23 | 1995-08-04 | Rockwell Internatl Corp | プログラムアドレスデータを圧縮する方法および装置ならびにプログラムのデバッギング処理を速める装置 |
-
1992
- 1992-02-13 JP JP4059430A patent/JPH05224990A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07200348A (ja) * | 1993-11-23 | 1995-08-04 | Rockwell Internatl Corp | プログラムアドレスデータを圧縮する方法および装置ならびにプログラムのデバッギング処理を速める装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4742466A (en) | System for measuring path coverage represented by the degree of passage of execution paths in a program | |
| KR830006741A (ko) | 오페란드(被演算函數 : Operand)간 파이프라인 제어를 행하는 데이터 처리장치 | |
| JPS59194245A (ja) | マイクロプログラム制御装置 | |
| JPH05224990A (ja) | マイクロプログラムトレーサ | |
| JPH0126094B2 (ja) | ||
| JPS6177943A (ja) | プログラム通過アドレストレ−ス装置 | |
| SU1327112A1 (ru) | Устройство дл отладки программ | |
| JPS5829056A (ja) | 制御記憶装置 | |
| SU985787A1 (ru) | Микропрограммное устройство управлени с контролем переходов | |
| JP3206501B2 (ja) | 音声処理装置の試験方法及び試験回路 | |
| JP2536238B2 (ja) | 情報処理装置 | |
| JPH0335327A (ja) | 多数決障害処理装置 | |
| SU896626A1 (ru) | Устройство дл контрол ввода-вывода | |
| JPH02155052A (ja) | トレース装置 | |
| JPH0319043A (ja) | マイクロプログラムの網羅率測定装置 | |
| JPS61246841A (ja) | 情報処理装置 | |
| JPH049343B2 (ja) | ||
| JPH01274252A (ja) | 使用履歴記憶装置 | |
| JPH0427572B2 (ja) | ||
| JPS6027052B2 (ja) | 記憶装置アドレス系回路の試験方式 | |
| JPH04372025A (ja) | アクセスビットつき記憶装置 | |
| JPH07191875A (ja) | デバッガー | |
| JPH01274251A (ja) | 使用履歴記憶装置 | |
| JP2003308226A (ja) | テストカバレージ方式 | |
| JPS63259737A (ja) | アドレストレ−ス装置 |