JPH05250209A - マイクロコンピュータの誤動作防止回路 - Google Patents

Abstract

(57)【要約】 【目的】マイクロコンピュータにおいて、分岐命令が正
しく実行されなかった事による誤動作を防止する。 【構成】データＲＯＭ１にはマイクロコンピュータを動
作させるソフトウェアが記憶されている。分岐情報ＲＯ
Ｍ２Ｂにはそのアドレスが分岐命令により分岐する分岐
先であるという情報が記憶されている。判定論理回路３
では分岐命令ＤＢを検出し、分岐命令が実行されて、実
際に分岐した先のアドレスが分岐可能アドレスであるか
どうかを分岐情報ＲＯＭ２から読み取り、正しく命令が
実行されているか判定している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロコンピュータの
誤動作防止回路に関する。

【０００２】

【従来の技術】マイクロコンピュータの誤動作防止回路
として、一般によく使用されているものに、図５
（ａ），（ｂ）に示すようにウォッチドッグタイマ（以
下ＷＤと略す）を使用する回路がある。ＷＤタイマには
いくつかの方式があるが、最も強力なものとして、一定
時間が経過すると必ずシステムリセットをかけてしまう
ものがある。

【０００３】これは図５（ａ）に示すように複数のフリ
ップ・フロップ（Ｆ／Ｆ）のカスケード接続で構成さ
れ、カウントを止めたり、カウント値をリセットする事
のできない非リセット型ＷＤタイマ９を設け、このタイ
マ９がカウントアップするとＷＤシステムリセット信号
ＳＥＤをかけてしまう方法で、比較的短かい時間で処理
が終了する応用に広く使用されている。例をあげると、
リモコン用マイクロコンピュータでは、キー入力を判断
し、対応する送信データを出力するという短かい時間で
終了する断片的な動作を行なうためにこの方式が有効で
ある。しかしながら、この方法では、続けて動作可能な
時間が限られてしまうため、汎用のマイクロコンピュー
タでは使用されていない。

【０００４】一般的に多く使用されている方式のＷＤタ
イマは、図５（ｂ）に示すようにカウントを止めたり、
カウント値をリセットできるリセット型ＷＤタイマ１０
を内蔵し、データＲＯＭ１に格納されているマイクロコ
ンピュータを動作させるソフトウェアプログラム中に、
ソフトウェアの実行時間を考慮してＷＤタイマ１０がカ
ウントアップする寸前に各Ｆ／Ｆのリセット端Ｒを制御
して、ＷＤタイマ１０をリセットする命令を入れてお
き、ソフトウェアが意図した通りにプログラムが実行さ
れていれば、ＷＤタイマ１０をリセットする寸前のタイ
ミングでデコーダ３１を介してデコードしてＷＤタイマ
１０をリセットする。

【０００５】ソフトウェアが意図した通りにプログラム
が実行されなかった場合には、ＷＤタイマ１０をリセッ
トする命令をデコードするタイミングがずれ、ＷＤタイ
マ１０をリセットすることができず、ＷＤタイマ１０が
カウントアップしてしまい、ＷＤ信号ＳＷＤが発生し
て、システムリセットをかけるというものである。

【０００６】

【発明が解決しようとする課題】この従来のマイクロコ
ンピュータの誤動作防止回路では、図５（ａ）に示した
非リセット型ＷＤタイマの場合は、一定時間が経過する
と必らず回路にリセットがかかるので、誤動作の代表的
な現象であるデットロック（全く動作しなくなる）や、
無限ループ（ソフトウェアの同じ場所をくり返し実行し
続ける）からは完璧に抜け出る事が可能であるが、ＷＤ
タイマがカウントアップする迄の間に処理を終了する必
要があるので、その応用分野が限定されるという問題が
あった。

【０００７】また、図５（ｂ）に示したリセット型ＷＤ
タイマの場合は汎用性はあるが、ソフトウェアの組み方
により全く効果のないものとなってしまう。例えば、無
限ループについて考えてみると、ループ中にＷＤタイマ
をリセットする命令が含まれていると、ＷＤタイマはカ
ウントアップする事なく、すなわち無限ループから抜け
出る事はできない。

【０００８】この様に、後者のＷＤタイマは、ソフトウ
ェアによって誤動作の検出率が大きく左右され、また検
出率の高いソフトウェアを組む事はかなり困難であると
いう問題があった。

【０００９】

【課題を解決するための手段】本発明のマイクロコンピ
ュータの誤動作防止回路は、アドレス信号で指定された
アドレスの命令あるいは、データを出力するデータＲＯ
Ｍと、該データＲＯＭと共通のアドレスを有しかつ分岐
命令等での分岐先である事を示すデータが格納されてい
る分岐情報ＲＯＭと、前記分岐命令を検出して該分岐命
令を正常に実行したか判定する判定論理回路を有して構
成されている。

【００１０】また、本発明のマイクロコンピュータの誤
動作防止回路は、ニーモニック言語で記述されたプログ
ラムおよび分岐命令の分岐先である事を示すデータが格
納されているデータファイルと、ニーモニック言語と機
械語の対応が示されている対応データファイルと、該対
応データファイルを参照して前記データファイルのプロ
グラムを機械語に変換してデータＲＯＭおよび分岐情報
ＲＯＭのデータを作成する変換プログラムメモリを有し
て構成されている。

【００１１】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の第１の実施例を示すブロッ
ク図である。ＲＯＭ１は、アドレス信号でＳＡで指定さ
れたアドレスの命令ＤＩを読出して出力する。分岐情報
ＲＯＭ２Ｂは、１ビットのＲＯＭで構成され、アドレス
信号ＳＡで指定されたアドレスが分岐先であるか否かを
示すデータＤＢを出力する。判定回路３はデータＲＯＭ
１からの命令ＤＩをデコードし分岐命令であるか否かを
示すデータＳＢを出力するデコード回路３１と、データ
ＳＢでセットされ、データＤＢでリセットされるセット
・リセット（ＳＲ）ラッチ３２で構成されている。

【００１２】本実施例は、分岐命令による分岐先誤りが
起因する誤動作を防止するためのものである。まず始め
にマイクロコンピュータの誤動作が発生するメカニズム
について一例を示す。通常アドレス信号は（＋１）ずつ
インクリメントしていくが、この動作はプログラムカウ
ンタと呼ばれるカウンタがカウントしているだけなの
で、突然誤ったアドレスを指すという現象は起り難い。
すなわち、アドレス０番地から最終番地までを順次実行
していくだけのソフトウェアプログラムであれば、この
誤動作が発生する可能性は低い。

【００１３】しかしながら実際にはこの様なソフトウェ
アプログラムは少なく、通常のソフトウェアプログラム
では分岐命令とよばれるアドレスを任意のアドレスに変
更する命令を使用している。誤動作のうち重大な症状で
あるデットロックや無限ループが発生する原因の一つ
に、この原因命令が正常に実行されず、ソフトウェアプ
ログラムの予定した通りに実行されない場合がある。

【００１４】次に、図２のプログラム模式図を参照しな
がらデッドロックが発生する場合について説明する。ア
ドレス０４５番地から０９８番地に分岐し、０９８番地
でタイマの割込み待ちとし、０９９番地でタイマをスタ
ートさせ、１００番地のＳＴＯＰ命令でタイマがカウン
トアップして割込みを発生するのを待つという待ち時間
を作る簡単なソフトウェアプログラム例である。

【００１５】このソフトウェアプログラムで０４５番地
の分岐命令を実行する際に、正しい０９８番地ではなく
誤って０９９番地又は１００番地に分岐すると、０９８
番地のタイマの割込みを待つという命令がぬけてしまう
ので、このソフトウェアプログラムは１００番地でデッ
トロックしてしまう。分岐命令を実行すると、分岐先の
アドレスをバスに乗せ、プログラムカウンタまで転送
し、プログラムカウンタを書き換えるという動作が加わ
るため、通常のアドレスを（＋１）するという動作に比
べると誤ったアドレスを指す確率は高い。これがデット
ロックの原因の全てではないが、少なくとも分岐命令で
分岐先を誤るとデットロックに入る可能性は高くなる。

【００１６】次に図１のブロックの動作について説明す
る。図２の例では、アドレス０９８番地に分岐すればデ
ットロックに入る可能性はほとんどない。そこで本実施
例では、ソフトウェアプログラムを作成する際分岐デー
タＲＯＭ２のアドレスのうち、分岐先となるアドレスに
“１”をセットし、そのアドレスが分岐命令により分岐
して来て良いアドレスであるかどうかを分岐ＲＯＭ２に
予め格納しておく。一方判定論理回路３のデコード回路
３１では分岐命令を抽出し、分岐命令を実行すると信号
ＳＢをハイレベルとしてＳＲラッチ３２をセットする。

【００１７】次の命令を実行する際、分岐先のアドレス
が分岐可能アドレスであれば、分岐情報ＲＯＭ２Ｂのそ
のアドレスのデータＤＢが“１”なのでＳＲラッチ３２
はリセットされ判定信号ＳＪはロウレベルとなるが、分
岐して来ない筈のアドレスであると、データＤＢは
“０”なのでＳＲラッチ３２はリセットされず、判定信
号ＳＪはハイレベルのままである。この判定論理回路３
から出力される判定信号ＳＪによって、誤動作の原因の
一つである分岐先誤りを検出できる。

【００１８】次に本発明のデータおよび分岐データＲＯ
Ｍに格納されるデータの作成方法の一例について説明す
る。図３はＲＯＭデータ作成回路の模式ブロック図であ
る。ニーモニックデータファイル６は、ニーモニック言
語で記述されたソフトウェアプログラムである。機械語
データファィル７はニーモニック言語に対応する機械語
を示すデータである。変換プログラムメモリ８はニーモ
ニックデータファイル７を参照して機械語データファイ
ル６を機械語に変換するソフトウェアプログラムを格納
している。

【００１９】通常、マイクロコンピュータを動作させる
ソフトウェアプログラムを作成する際に、始めから機械
語で記述を行なう事はない。システムの大きさにより異
なるが、マイクロコンピュータの分野では、ニーモニッ
ク言語と呼ばれる中級言語で記述し、パソコン上で機械
語にほん訳する場合が多い。本実施例のデータＲＯＭ１
のデータも同様にニーモニック言語で記述され、ニーモ
ニックデータファイル６に格納され、ニーモニック言語
と機械語の対応が示されている機械語データファイル７
を参照して、変換プログラムを有するソフトウェア８に
よって機械語に変換される。

【００２０】次に支岐情報ＲＯＭ２Ｂに格納するＲＯＭ
データの作成方法であるが、ニーモニック言語でソフト
ウェアプログラムを作成する際に、オペランド長を１ビ
ット増やし、そこにデータを書き込む事により容易に作
成する事が可能である。この場合、ＷＤタイマのリセッ
ト命令を入れる時の様にソフトウェアプログラムの実行
時間を計算するなどの考慮もいらないため、作成者によ
り検出率が異なるという事も少ない。

【００２１】次に本発明の第２の実施例について図４を
参照して説明する。データＲＯＭ１については、第１の
実施例と同じである。分岐情報ＲＯＭ２Ｃは１ビットの
ＲＯＭでアドレス信号ＳＡによって指定されたアドレス
が、分岐不可能アドレスである事を示すデータＤＣを出
力する。

【００２２】判定論理回路５はアドレス信号ＳＡをラッ
チするラッチ回路５１と、ラッチ回路５１のデータＬＡ
をアドレス信号ＳＡが次のアドレスを指すまでの間にイ
ンクリメントするインクリメンタ５２と、インクリメン
タ５２のデータＩＡとアドレス信号ＳＡを比較する比較
回路５３と、比較回路５３からの比較信号ＣＡと分岐情
報ＲＯＭ２ＣからのデータＤＣを入力とする２ＡＮＤ５
４から構成され、分岐不可能アドレスに分岐して来てい
ないか判定している。

【００２３】次に本実施例の動作について前述の図２の
プログラム模式図を参照しながら説明する。本実施例で
はＲＯＭ２Ｃのアドレスのうち分岐してくると誤動作の
原因となるアドレスに“１”をセットする。図２に示し
たソフトウェアではアドレス０９９番地、１００番地が
これにあたる。これらのアドレスは前のアドレスから順
番に命令を実行して来なければ１００番地でデットロッ
クしてしまう。

【００２４】次に、そのアドレスにどこから移って来た
かを確認するために、判定論理回路５のラッチ回路５
１，インクリメンタ５２そして比較回路５３を使用す
る。まずラッチ回路５１にアドレス信号ＳＡをラッチす
る。次にラッチ回路５１のラッチデータＬＡをアドレス
信号ＳＡが次のアドレスを示すまでの間にインクリメン
ト（＋１）する。

【００２５】その後、比較回路５３によりアドレス信号
ＳＡが次のアドレスを指したタイミングでインクリメン
タ５２のデータＩＡすなわち１命令前に実行したアドレ
スに＋１したアドレスと現在のアドレスを比較し、同じ
であれば比較回路５３の比較出力ＣＡはロウレベルで分
岐していない事を示す。比較出力ＣＡがハイレベルの場
合は、一命令前のアドレスに（＋１）したアドレスと現
在のアドレスが一致しないという事なので、すなわちど
こかのアドレスか分岐して来た事になる。

【００２６】一方、分岐情報ＲＯＭ２ＣからはデータＤ
Ｃとして、現在指しているアドレスが分岐して来て良い
アドレスであれば“０”、また分岐不可アドレスであれ
ば“１”が出力されるので、２ＡＮＤ５３により分岐情
報ＲＯＭ２Ｃの出力データＤＣと比較回路５３の比較出
力ＣＡが共に“１”の時（分岐不可アドレスに分岐して
来た時）判定信号ＳＪをハイレベルとして分岐の誤動作
を検出する事ができる。

【００２７】第１の実施例では、分岐命令を実行した際
の分岐先誤りによる誤動作しか防止できないのに対し、
本実施例では誤動作により分岐命令以外の命令から分岐
して来た場合でも誤動作を検出できる。

【００２８】

【発明の効果】以上説明したように本発明は、誤動作の
中でデットロックや無限ループに入る原因の一つである
分岐先誤りを判定論理回路を設けて検出する事により、
分岐先誤りに起因するマイクロコンピュータの誤動作を
防止するという効果を有する。

【図面の簡単な説明】

【図１】本発明の第１の実施例のブロック図である。

【図２】図１のブロックの動作を説明するためのプログ
ラム模式図である。

【図３】図１のＲＯＭデータ作成回路の模式ブロック図
である。

【図４】本発明の第２の実施例のブロック図である。

【図５】（ａ），（ｂ）は従来のマイクロコンピュータ
の誤動作防止回路の一例のブロック図である。

【符号の説明】

１ データＲＯＭ ２Ｂ，２Ｃ 分岐情報ＲＯＭ ３，５ 判定論理回路 ６，７ データファイル ８ 変換プログラムメモリ ３１ デコード回路 ３２ ＳＲラッチ ５１ ラッチ回路 ５２ インクリメンタ ５３ 比較回路 ５４ ２ＡＮＤ ＳＡ アドレス信号 ＳＪ 判定信号 ＳＷＤ ウォッチドッグ信号

Claims (2)

【特許請求の範囲】
1. 【請求項１】 アドレス信号で指定されたアドレスの命
   令あるいは、データを出力するデータＲＯＭと、該デー
   タＲＯＭと共通のアドレスを有しかつ分岐命令等での分
   岐先である事を示すデータが格納されている分岐情報Ｒ
   ＯＭと、前記分岐命令を検出して該分岐命令を正常に実
   行したか判定する判定論理回路を有することを特徴とす
   るマイクロコンピュータの誤動作防止回路。
2. 【請求項２】 ニーモニック言語で記述されたプログラ
   ムおよび分岐命令の分岐先である事を示すデータが格納
   されているデータファイルと、ニーモニック言語と機械
   語の対応が示されている対応データファイルと、該対応
   データファイルを参照して前記データファイルのプログ
   ラムを機械語に変換してデータＲＯＭおよび分岐情報Ｒ
   ＯＭのデータを作成する変換プログラムメモリを有する
   ことを特徴とするマイクロコンピュータの誤動作防止回
   路。