JPH05250150A - シーケンス制御装置 - Google Patents
シーケンス制御装置Info
- Publication number
- JPH05250150A JPH05250150A JP4911992A JP4911992A JPH05250150A JP H05250150 A JPH05250150 A JP H05250150A JP 4911992 A JP4911992 A JP 4911992A JP 4911992 A JP4911992 A JP 4911992A JP H05250150 A JPH05250150 A JP H05250150A
- Authority
- JP
- Japan
- Prior art keywords
- program
- machine language
- sequence
- processing
- sequence program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】 応用命令の処理を短時間で行えるシーケンス
制御装置を得る。 【構成】 機械語を処理する応用命令処理ＣＰＵ１と、
機械語のプログラムを格納するＲＯＭ２と、機械語のプ
ログラムを格納するＲＡＭ３と、シーケンスプログラム
を格納したＲＡＭ５と、シーケンスプログラムの基本命
令の処理及び応用命令を機械語にアッセンブルして機械
語のプログラムを格納するＲＡＭ３に格納する処理とを
行うシーケンスプログラム処理ＣＰＵ４とを備え、シー
ケンスプログラム処理ＣＰＵ４がシーケンスプログラム
の応用命令を機械語にアセンブルして機械語のプログラ
ムを格納するＲＡＭ３に格納することにより、機械語を
処理するＣＰＵが機械語のプログラムを実行するのと同
様に応用命令を処理する。
制御装置を得る。 【構成】 機械語を処理する応用命令処理ＣＰＵ１と、
機械語のプログラムを格納するＲＯＭ２と、機械語のプ
ログラムを格納するＲＡＭ３と、シーケンスプログラム
を格納したＲＡＭ５と、シーケンスプログラムの基本命
令の処理及び応用命令を機械語にアッセンブルして機械
語のプログラムを格納するＲＡＭ３に格納する処理とを
行うシーケンスプログラム処理ＣＰＵ４とを備え、シー
ケンスプログラム処理ＣＰＵ４がシーケンスプログラム
の応用命令を機械語にアセンブルして機械語のプログラ
ムを格納するＲＡＭ３に格納することにより、機械語を
処理するＣＰＵが機械語のプログラムを実行するのと同
様に応用命令を処理する。
Description
【０００１】
【産業上の利用分野】本発明はシーケンスプログラムの
処理を行うシーケンス制御装置に関するものである。
処理を行うシーケンス制御装置に関するものである。
【０００２】
【従来の技術】従来のシーケンス制御装置の一例を図３
に示す。
に示す。
【０００３】図３において、シーケンス制御装置は、機
械語を処理する応用命令処理ＣＰＵ１１と、機械語のプ
ログラムが格納されているＲＯＭ１２と、シーケンスプ
ログラムを処理するＣＰＵ１３と、シーケンスプログラ
ムが格納されているＲＡＭ１４にて構成されている。
械語を処理する応用命令処理ＣＰＵ１１と、機械語のプ
ログラムが格納されているＲＯＭ１２と、シーケンスプ
ログラムを処理するＣＰＵ１３と、シーケンスプログラ
ムが格納されているＲＡＭ１４にて構成されている。
【０００４】次にその動作を説明すると、シーケンスプ
ログラム処理ＣＰＵ１３がシーケンスプログラムを処理
する場合、シーケンスプログラム処理ＣＰＵ１３はシー
ケンスプログラムが格納されているＲＡＭ１４よりシー
ケンスプログラムをシリアルに読み出し、その基本命令
の処理のみを行う。その間に応用命令になると、シーケ
ンスプログラム処理ＣＰＵ１３は、機械語を処理する応
用命令処理ＣＰＵ１１に処理を依頼する。応用命令処理
ＣＰＵ１１は、シーケンスプログラムから処理する応用
命令を読み込み、オペランド等の解析を行い、処理して
いる。その処理が終わると、シーケンスプログラム処理
ＣＰＵ１３に処理を戻している。
ログラム処理ＣＰＵ１３がシーケンスプログラムを処理
する場合、シーケンスプログラム処理ＣＰＵ１３はシー
ケンスプログラムが格納されているＲＡＭ１４よりシー
ケンスプログラムをシリアルに読み出し、その基本命令
の処理のみを行う。その間に応用命令になると、シーケ
ンスプログラム処理ＣＰＵ１３は、機械語を処理する応
用命令処理ＣＰＵ１１に処理を依頼する。応用命令処理
ＣＰＵ１１は、シーケンスプログラムから処理する応用
命令を読み込み、オペランド等の解析を行い、処理して
いる。その処理が終わると、シーケンスプログラム処理
ＣＰＵ１３に処理を戻している。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ような処理形態では、応用命令処理ＣＰＵ１１がシーケ
ンスプログラムの応用命令を処理する場合、機械語を処
理する応用命令処理ＣＰＵ１１はシーケンスプログラム
が格納されているＲＡＭ１４より応用命令とオペランド
を読み出し、機械語のプログラムを格納したＲＯＭ１２
にアクセスしてインタプリタ的に処理を行うため、応用
命令の処理に非常に時間がかかり、又機械語のプログラ
ムも非常に複雑なものとなるという問題があった。
ような処理形態では、応用命令処理ＣＰＵ１１がシーケ
ンスプログラムの応用命令を処理する場合、機械語を処
理する応用命令処理ＣＰＵ１１はシーケンスプログラム
が格納されているＲＡＭ１４より応用命令とオペランド
を読み出し、機械語のプログラムを格納したＲＯＭ１２
にアクセスしてインタプリタ的に処理を行うため、応用
命令の処理に非常に時間がかかり、又機械語のプログラ
ムも非常に複雑なものとなるという問題があった。
【０００６】本発明は上記従来の問題点に鑑み、応用命
令の処理を短時間で行えるシーケンス制御装置を提供す
ることを目的とする。
令の処理を短時間で行えるシーケンス制御装置を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】本発明のシーケンス制御
装置は、機械語を処理する応用命令処理ＣＰＵと、機械
語のプログラムを格納するＲＯＭと、機械語のプログラ
ムを格納するＲＡＭと、シーケンスプログラムを格納す
るＲＡＭと、シーケンスプログラムの基本命令の処理及
び応用命令を機械語にアッセンブルして機械語を格納す
るプログラムＲＡＭに格納する処理を行うシーケンスプ
ログラム処理ＣＰＵとを備えたことを特徴とする。
装置は、機械語を処理する応用命令処理ＣＰＵと、機械
語のプログラムを格納するＲＯＭと、機械語のプログラ
ムを格納するＲＡＭと、シーケンスプログラムを格納す
るＲＡＭと、シーケンスプログラムの基本命令の処理及
び応用命令を機械語にアッセンブルして機械語を格納す
るプログラムＲＡＭに格納する処理を行うシーケンスプ
ログラム処理ＣＰＵとを備えたことを特徴とする。
【０００８】又、好適にはシーケンスプログラム処理Ｃ
ＰＵがアクセス可能に応用命令の機械語を格納するＲＯ
Ｍを設ける。
ＰＵがアクセス可能に応用命令の機械語を格納するＲＯ
Ｍを設ける。
【０００９】
【作用】本発明は上記した構成によって、シーケンスプ
ログラム処理ＣＰＵが、シーケンスプログラムの応用命
令を機械語にアセンブルして機械語を格納するプログラ
ムＲＡＭに格納することにより、機械語を処理する応用
命令処理ＣＰＵは機械語のプログラムを実行するのと同
様に処理することができ、高速でシーケンスプログラム
の応用命令を処理することができる。
ログラム処理ＣＰＵが、シーケンスプログラムの応用命
令を機械語にアセンブルして機械語を格納するプログラ
ムＲＡＭに格納することにより、機械語を処理する応用
命令処理ＣＰＵは機械語のプログラムを実行するのと同
様に処理することができ、高速でシーケンスプログラム
の応用命令を処理することができる。
【００１０】また、応用命令の機械語を格納したＲＯＭ
を設けて、シーケンスプログラム処理ＣＰＵが応用命令
を実行する時にこのＲＯＭから機械語を一部書き換えて
機械語を格納するプログラムＲＡＭにコピーするように
することにより、シーケンスプログラム処理ＣＰＵを簡
単に構築できる。
を設けて、シーケンスプログラム処理ＣＰＵが応用命令
を実行する時にこのＲＯＭから機械語を一部書き換えて
機械語を格納するプログラムＲＡＭにコピーするように
することにより、シーケンスプログラム処理ＣＰＵを簡
単に構築できる。
【００１１】
【実施例】以下、本発明の一実施例のシーケンス制御装
置について図１を参照しながら説明する。
置について図１を参照しながら説明する。
【００１２】図１において、１は機械語を処理する応用
命令処理ＣＰＵ、２は機械語のプログラムを格納するＲ
ＯＭである。３は機械語のプログラムを格納するＲＡＭ
である。４はシーケンスプログラムの基本命令を処理
し、応用命令を機械語にコンパイルするシーケンスプロ
グラム処理ＣＰＵである。５はシーケンスプログラムを
格納したＲＡＭである。
命令処理ＣＰＵ、２は機械語のプログラムを格納するＲ
ＯＭである。３は機械語のプログラムを格納するＲＡＭ
である。４はシーケンスプログラムの基本命令を処理
し、応用命令を機械語にコンパイルするシーケンスプロ
グラム処理ＣＰＵである。５はシーケンスプログラムを
格納したＲＡＭである。
【００１３】次に、以上の構成によりシーケンスプログ
ラムを処理する順序を説明する。
ラムを処理する順序を説明する。
【００１４】１） まず、シーケンスプログラム処理Ｃ
ＰＵ４が、シーケンスプログラムを格納したＲＡＭ５か
らシーケンスプログラムを読み出す。
ＰＵ４が、シーケンスプログラムを格納したＲＡＭ５か
らシーケンスプログラムを読み出す。
【００１５】２） 次に、読み出した命令が基本命令な
ら、その処理を行い、その次の命令を読み出す。
ら、その処理を行い、その次の命令を読み出す。
【００１６】３） 読み出した命令が応用命令なら、シ
ーケンスプログラム処理ＣＰＵ４は、その応用命令とオ
ペランドに応じて機械語を処理する応用命令処理ＣＰＵ
１が実行できる機械語にアセンブルし、機械語のプログ
ラムを格納するＲＡＭ３に格納する。
ーケンスプログラム処理ＣＰＵ４は、その応用命令とオ
ペランドに応じて機械語を処理する応用命令処理ＣＰＵ
１が実行できる機械語にアセンブルし、機械語のプログ
ラムを格納するＲＡＭ３に格納する。
【００１７】４） 次に、シーケンスプログラム処理Ｃ
ＰＵ４は、機械語処理ＣＰＵ１に応用命令の処理を依頼
する。
ＰＵ４は、機械語処理ＣＰＵ１に応用命令の処理を依頼
する。
【００１８】５） その後応用命令処理ＣＰＵ１は、機
械語のプログラムを格納されたＲＡＭ３に格納されてい
る機械語の応用命令を直接実行する。
械語のプログラムを格納されたＲＡＭ３に格納されてい
る機械語の応用命令を直接実行する。
【００１９】６） 以降、シーケンスプログラム処理Ｃ
ＰＵ４が上記と同様にシーケンスプログラムの処理を繰
り返す。
ＰＵ４が上記と同様にシーケンスプログラムの処理を繰
り返す。
【００２０】以上のような構成及び処理形態をとること
により、応用命令の処理が、機械語を処理するＣＰＵの
機械語実行と同等にできるため、処理速度が非常に速く
なるとともに、応用命令処理ＣＰＵ１は、機械語プログ
ラムにより応用命令を処理する必要が殆どなくなるた
め、非常に簡単になる。
により、応用命令の処理が、機械語を処理するＣＰＵの
機械語実行と同等にできるため、処理速度が非常に速く
なるとともに、応用命令処理ＣＰＵ１は、機械語プログ
ラムにより応用命令を処理する必要が殆どなくなるた
め、非常に簡単になる。
【００２１】次に、本発明の第２の実施例のシーケンス
制御装置について、図２を参照して説明する。この実施
例においては、上記第１の実施例の構成に付加してシー
ケンスプログラム処理ＣＰＵ４がアクセス可能な応用命
令の機械語を格納するＲＯＭ６が設けられている。
制御装置について、図２を参照して説明する。この実施
例においては、上記第１の実施例の構成に付加してシー
ケンスプログラム処理ＣＰＵ４がアクセス可能な応用命
令の機械語を格納するＲＯＭ６が設けられている。
【００２２】次に、この実施例によりシーケンスプログ
ラムを処理する順序を説明する。
ラムを処理する順序を説明する。
【００２３】１） まず、シーケンスプログラム処理Ｃ
ＰＵ４は、シーケンスプログラムを格納したＲＡＭ５か
ら、シーケンスプログラムを読み出す。
ＰＵ４は、シーケンスプログラムを格納したＲＡＭ５か
ら、シーケンスプログラムを読み出す。
【００２４】２） 次に、読み出した命令が基本命令な
ら、その処理を行い、その次の命令を読み出す。
ら、その処理を行い、その次の命令を読み出す。
【００２５】３） 読み出した命令が応用命令なら、シ
ーケンスプログラム処理ＣＰＵ４は、その応用命令とオ
ペランドに応じて、応用命令の機械語の入ったＲＯＭ６
にアクセスして機械語を一部書き換え、機械語のプログ
ラムを格納するＲＡＭ３にコピーし、機械語を処理する
応用命令処理ＣＰＵ１が実行できる機械語の形で格納す
る。
ーケンスプログラム処理ＣＰＵ４は、その応用命令とオ
ペランドに応じて、応用命令の機械語の入ったＲＯＭ６
にアクセスして機械語を一部書き換え、機械語のプログ
ラムを格納するＲＡＭ３にコピーし、機械語を処理する
応用命令処理ＣＰＵ１が実行できる機械語の形で格納す
る。
【００２６】４） 次に、シーケンスプログラム処理Ｃ
ＰＵ４は、機械語処理ＣＰＵ１に応用命令の処理を依頼
する。
ＰＵ４は、機械語処理ＣＰＵ１に応用命令の処理を依頼
する。
【００２７】５） その後応用命令処理ＣＰＵ１は、機
械語の格納されたＲＡＭ３に格納されている機械語の応
用命令を直接実行する。
械語の格納されたＲＡＭ３に格納されている機械語の応
用命令を直接実行する。
【００２８】６） 以降、シーケンスプログラム処理Ｃ
ＰＵ４が上記と同様にシーケンスプログラムの処理を繰
り返す。
ＰＵ４が上記と同様にシーケンスプログラムの処理を繰
り返す。
【００２９】以上のような、構成及び処理形態を取るこ
とにより、応用命令の処理が機械語を処理するＣＰＵの
機械語実行と同等にできるため、処理速度が非常に速く
なるとともに、応用命令処理ＣＰＵ１は、機械語プログ
ラムにより応用命令を処理する必要が殆どなくなるた
め、非常に簡単になる。また、シーケンスプログラム処
理ＣＰＵ４は、応用命令の機械語の入ったＲＯＭ６から
機械語を一部書き換え、機械語を格納するＲＡＭ３にコ
ピーすることにより、シーケンスプログラム処理ＣＰＵ
４を簡単に構築できる。
とにより、応用命令の処理が機械語を処理するＣＰＵの
機械語実行と同等にできるため、処理速度が非常に速く
なるとともに、応用命令処理ＣＰＵ１は、機械語プログ
ラムにより応用命令を処理する必要が殆どなくなるた
め、非常に簡単になる。また、シーケンスプログラム処
理ＣＰＵ４は、応用命令の機械語の入ったＲＯＭ６から
機械語を一部書き換え、機械語を格納するＲＡＭ３にコ
ピーすることにより、シーケンスプログラム処理ＣＰＵ
４を簡単に構築できる。
【００３０】
【発明の効果】本発明によれば、以上のようにシーケン
スプログラム処理ＣＰＵが、シーケンスプログラムの応
用命令を機械語にアセンブルして機械語のプログラムを
格納するＲＡＭに格納することにより、機械語を処理す
る応用命令処理ＣＰＵは機械語のプログラムを実行する
のと同様に処理することができ、高速でシーケンスプロ
グラムの応用命令を処理することができる。
スプログラム処理ＣＰＵが、シーケンスプログラムの応
用命令を機械語にアセンブルして機械語のプログラムを
格納するＲＡＭに格納することにより、機械語を処理す
る応用命令処理ＣＰＵは機械語のプログラムを実行する
のと同様に処理することができ、高速でシーケンスプロ
グラムの応用命令を処理することができる。
【００３１】また、応用命令の機械語を格納したＲＯＭ
を設けて、シーケンスプログラム処理ＣＰＵが応用命令
を実行する時にこのＲＯＭから機械語を一部書き換えて
機械語を格納するプログラムＲＡＭにコピーするように
することにより、シーケンスプログラム処理ＣＰＵを簡
単に構築できる。
を設けて、シーケンスプログラム処理ＣＰＵが応用命令
を実行する時にこのＲＯＭから機械語を一部書き換えて
機械語を格納するプログラムＲＡＭにコピーするように
することにより、シーケンスプログラム処理ＣＰＵを簡
単に構築できる。
【図１】本発明の第１の実施例におけるシーケンス制御
装置の概要を示すブロック図である。
装置の概要を示すブロック図である。
【図２】本発明の第２の実施例におけるシーケンス制御
装置の概要を示すブロック図である。
装置の概要を示すブロック図である。
【図３】従来例のシーケンス制御装置の概要を示すブロ
ック図である。
ック図である。
１ 応用命令処理ＣＰＵ ２ 機械語のプログラムを格納するＲＯＭ ３ 機械語のプログラムを格納するＲＡＭ ４ シーケンスプログラム処理ＣＰＵ ５ シーケンスプログラムを格納するＲＡＭ ６ 応用命令の機械語を格納するＲＯＭ
Claims (2)
- 【請求項１】 機械語を処理する応用命令処理ＣＰＵ
と、機械語のプログラムを格納するＲＯＭと、機械語の
プログラムを格納するＲＡＭと、シーケンスプログラム
を格納するＲＡＭと、シーケンスプログラムの基本命令
の処理及び応用命令を機械語にアッセンブルして機械語
を格納するプログラムＲＡＭに格納する処理を行うシー
ケンスプログラム処理ＣＰＵとを備えたことを特徴とす
るシーケンス制御装置。 - 【請求項２】 シーケンスプログラム処理ＣＰＵがアク
セス可能に応用命令の機械語を格納するＲＯＭを設けた
ことを特徴とする請求項１記載のシーケンス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4911992A JPH05250150A (ja) | 1992-03-06 | 1992-03-06 | シーケンス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4911992A JPH05250150A (ja) | 1992-03-06 | 1992-03-06 | シーケンス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05250150A true JPH05250150A (ja) | 1993-09-28 |
Family
ID=12822179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4911992A Pending JPH05250150A (ja) | 1992-03-06 | 1992-03-06 | シーケンス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05250150A (ja) |
-
1992
- 1992-03-06 JP JP4911992A patent/JPH05250150A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05250150A (ja) | シーケンス制御装置 | |
| JPH01277934A (ja) | パラメータリスト参照方法の切換え方式 | |
| JPS5922143A (ja) | 高速インタプリタ方式 | |
| JPS605302A (ja) | シ−ケンスコントロ−ラのプログラム方法 | |
| JPS63305449A (ja) | マイクロプロセツサシステム | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPH07210403A (ja) | タスク切換システム | |
| JPH04205430A (ja) | プログラム実行制御装置 | |
| JPS6249502A (ja) | プログラマブルコントロ−ラ | |
| JPH01288931A (ja) | Ｐｌ／ｉプログラムのデバック方式 | |
| JPH0239305A (ja) | 数値制御装置 | |
| JPH03233703A (ja) | シーケンス制御装置 | |
| JPH04178734A (ja) | プログラム言語処理装置 | |
| JPH04107605A (ja) | 制御プログラム用言語処理装置 | |
| JPH04347704A (ja) | 駆動制御装置 | |
| JPH08249019A (ja) | 演算装置およびその演算装置を使用したプログラマブルコントローラ | |
| JPH01250143A (ja) | プログラムの修正方式 | |
| JPH08249024A (ja) | プログラマブルコントローラ | |
| JPH02112026A (ja) | Ｐｒｏｌｏｇプログラムの処理方法 | |
| JPS59165151A (ja) | 計算機におけるタスク・スケジユ−リング方法 | |
| JPS6429934A (en) | Program execution control system | |
| JPH02242442A (ja) | プログラムデバッグ方式 | |
| JPH01185729A (ja) | オーバレイ構造プログラム実行方式 | |
| JPS6330906A (ja) | Ｎｃ装置 | |
| JPH05100720A (ja) | プログラムの管理装置 |