JPH05244617A - 映像信号処理回路 - Google Patents
映像信号処理回路Info
- Publication number
- JPH05244617A JPH05244617A JP4039405A JP3940592A JPH05244617A JP H05244617 A JPH05244617 A JP H05244617A JP 4039405 A JP4039405 A JP 4039405A JP 3940592 A JP3940592 A JP 3940592A JP H05244617 A JPH05244617 A JP H05244617A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- luminance
- circuit
- digital
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Color Television Image Signal Generators (AREA)
Abstract
(57)【要約】
【目的】 従来アナログ信号処理にて行われていたクロ
マ抑圧を新規且つ簡便なディジタル回路で実現し、従来
のアナログ信号処理では限界のあった無調整化、高信頼
化を図る。 【構成】輝度信号と色信号とを独立に処理するディジタ
ル映像信号処理回路において、低輝度検出を行う低輝度
検出回路８と、色信号のゲインをコントロールする乗算
器１０と、ディジタル輝度信号をシフトするシフトレジ
スタ４と、上記信号に定数を加える加算器５と、上記デ
ィジタル輝度信号をクリップするスイッチ７を具備し、
輝度信号が一定以下の低輝度のとき色信号をその輝度信
号の大きさに応じ抑圧するように構成している。
マ抑圧を新規且つ簡便なディジタル回路で実現し、従来
のアナログ信号処理では限界のあった無調整化、高信頼
化を図る。 【構成】輝度信号と色信号とを独立に処理するディジタ
ル映像信号処理回路において、低輝度検出を行う低輝度
検出回路８と、色信号のゲインをコントロールする乗算
器１０と、ディジタル輝度信号をシフトするシフトレジ
スタ４と、上記信号に定数を加える加算器５と、上記デ
ィジタル輝度信号をクリップするスイッチ７を具備し、
輝度信号が一定以下の低輝度のとき色信号をその輝度信
号の大きさに応じ抑圧するように構成している。
Description
【０００１】
【産業上の利用分野】本発明は、ビデオカメラにおける
ディジタル信号処理に関するものである。
ディジタル信号処理に関するものである。
【０００２】
【従来の技術】従来、ビデオカメラの信号処理はアナロ
グ信号処理であった。図７は特開昭５７−４４３８５号
公報に示された従来のアナログ映像信号処理回路を示す
図である。図において、１１は光電変換装置、１２〜１
４はプリアンプ、１５〜１７はプロセス回路、１８は輝
度マトリックス回路、１９，２０は色差マトリックス回
路、２１，２２は色差信号増幅回路、２３は輝度信号増
幅回路、２４はレベル検出回路、２５はカラーエンコー
ダ、２６は出力端子である。
グ信号処理であった。図７は特開昭５７−４４３８５号
公報に示された従来のアナログ映像信号処理回路を示す
図である。図において、１１は光電変換装置、１２〜１
４はプリアンプ、１５〜１７はプロセス回路、１８は輝
度マトリックス回路、１９，２０は色差マトリックス回
路、２１，２２は色差信号増幅回路、２３は輝度信号増
幅回路、２４はレベル検出回路、２５はカラーエンコー
ダ、２６は出力端子である。
【０００３】以下、上記アナログクロマサプレスの動作
原理について説明する。光電変換素子１１より出力され
る映像信号はプリアンプ１２〜１４、プロセス回路１５
〜１７を得て、輝度マトリックス回路１８により輝度信
号を、色差マトリックス回路１９，色差マトリックス回
路２０により色差信号を形成する。上記信号はそれぞれ
色差信号増幅回路２１，色差信号増幅回路２２、輝度信
号増幅回路２３に入力される。輝度信号がレベルが既定
の値に対して過不足があれば、それを補うように色差信
号増幅回路２１、色差信号増幅回路２２、輝度信号増幅
回路２３の利得を制御する。輝度信号が既定の値より低
いとき、すなわち低輝度の時は、色差信号の増幅利得を
下げ、色雑音を軽減する。
原理について説明する。光電変換素子１１より出力され
る映像信号はプリアンプ１２〜１４、プロセス回路１５
〜１７を得て、輝度マトリックス回路１８により輝度信
号を、色差マトリックス回路１９，色差マトリックス回
路２０により色差信号を形成する。上記信号はそれぞれ
色差信号増幅回路２１，色差信号増幅回路２２、輝度信
号増幅回路２３に入力される。輝度信号がレベルが既定
の値に対して過不足があれば、それを補うように色差信
号増幅回路２１、色差信号増幅回路２２、輝度信号増幅
回路２３の利得を制御する。輝度信号が既定の値より低
いとき、すなわち低輝度の時は、色差信号の増幅利得を
下げ、色雑音を軽減する。
【０００４】
【発明が解決しようとする課題】従来のアナログ映像信
号処理回路は、アナログ入力信号を処理するため、各々
の信号処理ブロックを通過する毎に信号対雑音比（以
下、Ｓ／Ｎ比という）は原理的に劣化する。従って、調
整箇所等、非常に複雑なシステム構造となり、できあが
った製品の性能上のバラツキを大きくしている一要因と
なるなどの問題点があった。
号処理回路は、アナログ入力信号を処理するため、各々
の信号処理ブロックを通過する毎に信号対雑音比（以
下、Ｓ／Ｎ比という）は原理的に劣化する。従って、調
整箇所等、非常に複雑なシステム構造となり、できあが
った製品の性能上のバラツキを大きくしている一要因と
なるなどの問題点があった。
【０００５】本発明は上記のような問題点を解消するた
めになされたもので、映像信号処理回路をディジタル回
路で構成し、従来のアナログ信号処理方式では限界のあ
った、高信頼化、無調整な映像信号処理回路を得ること
を目的とする。
めになされたもので、映像信号処理回路をディジタル回
路で構成し、従来のアナログ信号処理方式では限界のあ
った、高信頼化、無調整な映像信号処理回路を得ること
を目的とする。
【０００６】
【課題を解決するための手段】請求項１における本発明
に係る映像信号処理回路は、輝度信号と色信号とを独立
に処理する映像信号処理回路において、低輝度検出する
低輝度検出回路と、色信号のゲインをコントロールする
ゲインコントロール回路と、上記ゲインコントロール回
路を制御するゲインコントロール制御回路とを具備し、
上記の信号処理を加算器と、シフトレジスタと、スイッ
チと、乗算器、ＯＲ回路より構成されるディジタル回路
にてディジタル信号処理を行うものである。
に係る映像信号処理回路は、輝度信号と色信号とを独立
に処理する映像信号処理回路において、低輝度検出する
低輝度検出回路と、色信号のゲインをコントロールする
ゲインコントロール回路と、上記ゲインコントロール回
路を制御するゲインコントロール制御回路とを具備し、
上記の信号処理を加算器と、シフトレジスタと、スイッ
チと、乗算器、ＯＲ回路より構成されるディジタル回路
にてディジタル信号処理を行うものである。
【０００７】請求項２における本発明に係る映像信号処
理回路は、輝度信号と色信号とを独立に処理する映像信
号処理回路において、入力信号を反転させる反転回路
と、高輝度検出する高輝度検出回路と、色信号のゲイン
をコントロールするゲインコントロール回路と、上記ゲ
インコントロール回路を制御するゲインコントロール制
御回路とを具備し、上記の信号処理を加算器と、インバ
ータと、シフトレジスタと、スイッチと、乗算器、ＯＲ
回路より構成されるディジタル回路にてディジタル信号
処理を行うものである。
理回路は、輝度信号と色信号とを独立に処理する映像信
号処理回路において、入力信号を反転させる反転回路
と、高輝度検出する高輝度検出回路と、色信号のゲイン
をコントロールするゲインコントロール回路と、上記ゲ
インコントロール回路を制御するゲインコントロール制
御回路とを具備し、上記の信号処理を加算器と、インバ
ータと、シフトレジスタと、スイッチと、乗算器、ＯＲ
回路より構成されるディジタル回路にてディジタル信号
処理を行うものである。
【０００８】請求項３における本発明に係る映像信号処
理回路は、輝度信号と色信号とを独立に処理する映像信
号処理回路において、入力信号を反転させる反転回路
と、高輝度、低輝度を検出する高輝度低輝度検出回路
と、色信号のゲインをコントロールするゲインコントロ
ール回路と、上記ゲインコントロール回路を制御するゲ
インコントロール制御回路とを具備し、上記の信号処理
を加算器と、インバータと、シフトレジスタと、スイッ
チと、乗算器、ＯＲ回路より構成されるディジタル回路
にてディジタル信号処理を行うものである。
理回路は、輝度信号と色信号とを独立に処理する映像信
号処理回路において、入力信号を反転させる反転回路
と、高輝度、低輝度を検出する高輝度低輝度検出回路
と、色信号のゲインをコントロールするゲインコントロ
ール回路と、上記ゲインコントロール回路を制御するゲ
インコントロール制御回路とを具備し、上記の信号処理
を加算器と、インバータと、シフトレジスタと、スイッ
チと、乗算器、ＯＲ回路より構成されるディジタル回路
にてディジタル信号処理を行うものである。
【０００９】
【実施例】実施例１．以下、本発明を図に基づいて説明
する。図１は請求項１における本発明の映像信号処理回
路の基本構成を示す図である。図において、１は輝度信
号入力端子、２はクロマ信号入力端子、３はクロマ信号
出力端子、４はシフトレジスタ、５は加算器、６は電源
端子、７はスイッチ、８は低輝度検出回路、９はＯＲ回
路、１０は乗算器である。
する。図１は請求項１における本発明の映像信号処理回
路の基本構成を示す図である。図において、１は輝度信
号入力端子、２はクロマ信号入力端子、３はクロマ信号
出力端子、４はシフトレジスタ、５は加算器、６は電源
端子、７はスイッチ、８は低輝度検出回路、９はＯＲ回
路、１０は乗算器である。
【００１０】上記のように構成された信号処理回路につ
いて、その動作を説明する。輝度信号入力端子１より入
力されたディジタル輝度信号Ａはシフトレジスタ４によ
り３ビット上位へシフトされる。図１中の信号を、アナ
ログ信号にて図２に示す。
いて、その動作を説明する。輝度信号入力端子１より入
力されたディジタル輝度信号Ａはシフトレジスタ４によ
り３ビット上位へシフトされる。図１中の信号を、アナ
ログ信号にて図２に示す。
【００１１】ここで、輝度信号Ａを１２ビットとする。
シフトレジスタ４は信号Ａを上位へ３ビットシフトした
後、信号Ｃを出力する。加算器５は信号Ｃに定数 1000
00000111（バイナリ表示）を加算し信号Ｅを出力する。
低輝度検出回路８はＯＲ回路９で構成される。ＯＲ回路
９は信号Ａの内、上位４ビットが入力される。ＯＲ回路
９は上位４ビットがすべてＬＯＷ（以下、Ｌと示す）の
時、Ｌを出力し、スイッチ７は信号Ｅを選択し、信号Ｅ
は信号Ｆとしてスイッチ７より出力する。上位全てがＬ
でないとき、ＯＲ回路９はＨＩＧＨ（以下、Ｈと示す）
を出力し、スイッチ７は電源端子６を選択し、信号Ｆは
全ビットＨとなる。信号Ｆは乗算器１０に入力され、ク
ロマ信号入力端子２より入力されたディジタルクロマ信
号Ｇに乗算され、信号Ｉとなりクロマ信号出力端子３よ
り出力される。スイッチ７によって信号Ｅが選択される
信号Ａの最大値（図２Ａのａ）は 0000 1111 1111 であ
り、これは信号ＡのＤレンジの6.23％である。すなはち
低輝度検出回路８により、輝度信号のＤレンジの6.23％
以下が検出され、クロマ信号を抑圧する。信号Ａがすべ
てＬのとき（図２Ａのｂ）、図２ＦのｃはＤレンジの5
0.4％である。よって、このときクロマ信号Ｇはー６db
抑圧されることとなる。
シフトレジスタ４は信号Ａを上位へ３ビットシフトした
後、信号Ｃを出力する。加算器５は信号Ｃに定数 1000
00000111（バイナリ表示）を加算し信号Ｅを出力する。
低輝度検出回路８はＯＲ回路９で構成される。ＯＲ回路
９は信号Ａの内、上位４ビットが入力される。ＯＲ回路
９は上位４ビットがすべてＬＯＷ（以下、Ｌと示す）の
時、Ｌを出力し、スイッチ７は信号Ｅを選択し、信号Ｅ
は信号Ｆとしてスイッチ７より出力する。上位全てがＬ
でないとき、ＯＲ回路９はＨＩＧＨ（以下、Ｈと示す）
を出力し、スイッチ７は電源端子６を選択し、信号Ｆは
全ビットＨとなる。信号Ｆは乗算器１０に入力され、ク
ロマ信号入力端子２より入力されたディジタルクロマ信
号Ｇに乗算され、信号Ｉとなりクロマ信号出力端子３よ
り出力される。スイッチ７によって信号Ｅが選択される
信号Ａの最大値（図２Ａのａ）は 0000 1111 1111 であ
り、これは信号ＡのＤレンジの6.23％である。すなはち
低輝度検出回路８により、輝度信号のＤレンジの6.23％
以下が検出され、クロマ信号を抑圧する。信号Ａがすべ
てＬのとき（図２Ａのｂ）、図２ＦのｃはＤレンジの5
0.4％である。よって、このときクロマ信号Ｇはー６db
抑圧されることとなる。
【００１２】上記のように輝度信号が6.23％より低輝度
のときクロマ信号を抑圧しＳ／Ｎの良い映像信号を提供
する。
のときクロマ信号を抑圧しＳ／Ｎの良い映像信号を提供
する。
【００１３】実施例２．以下、 本発明を図に基づいて
説明する。図３は請求項２における本発明をの映像信号
処理回路の基本構成を示す図であり、図４は図３中に示
された信号をアナログ信号にて示した図である。図にお
いて、１〜７、９、１０は実施例１と同様であり、説明
を省略する。２７は高輝度検出回路、２８はインバータ
である。
説明する。図３は請求項２における本発明をの映像信号
処理回路の基本構成を示す図であり、図４は図３中に示
された信号をアナログ信号にて示した図である。図にお
いて、１〜７、９、１０は実施例１と同様であり、説明
を省略する。２７は高輝度検出回路、２８はインバータ
である。
【００１４】上記のように構成された信号処理回路につ
いて、その動作を説明する。ここで、輝度信号Ａを１２
ビットとする。高輝度検出回路２７はインバータ２８と
ＯＲ回路９とで構成される。輝度信号入力端子１より入
力された輝度信号Ａはインバータ２６により反転する事
により、信号Ａは図４に示すように、高低の反転した信
号Ｊとなる。信号Ｊはシフトレジスタ４により３ビット
上へシフトした後、信号Ｋを出力する。加算器５は信号
Ｋに定数 1000 0000 0111 を加算し、信号Ｍを出力す
る。ＯＲ回路９は反転された信号Ｊの内、上位４ビット
が入力される。上位４ビットがすべてＬの時、ＯＲ回路
９はＬを出力し、スイッチ７は信号Ｍを選択し、信号Ｎ
としてスイッチ７より出力する。上位４ビットが全てＬ
でないとき、ＯＲ回路９はＨを出力し、スイッチ７は電
源端子６を選択し、信号Ｎは全ビットＨとなる。信号Ｎ
は乗算器１０に出力され、クロマ信号入力端子２より入
力されたディジタルクロマ信号Ｇに乗算され、信号Ｐと
なりクロマ信号出力端子３より出力される。スイッチ７
によって信号Ｍが選択される信号Ｊの最大値（図４Ｊの
ｊ）は 0000 1111 1111 であり、これは信号Ａのａにお
いて、 1111 0000 0000 であり、Ｄレンジの93.8％であ
る。すなわち、高輝度検出回路２７により、輝度信号の
Ｄレンジの93.8％以上が検出され、クロマ信号を抑圧す
る。輝度信号のＤレンジが100％にてクロマ信号Ｇは-6d
b抑圧されることとなる。
いて、その動作を説明する。ここで、輝度信号Ａを１２
ビットとする。高輝度検出回路２７はインバータ２８と
ＯＲ回路９とで構成される。輝度信号入力端子１より入
力された輝度信号Ａはインバータ２６により反転する事
により、信号Ａは図４に示すように、高低の反転した信
号Ｊとなる。信号Ｊはシフトレジスタ４により３ビット
上へシフトした後、信号Ｋを出力する。加算器５は信号
Ｋに定数 1000 0000 0111 を加算し、信号Ｍを出力す
る。ＯＲ回路９は反転された信号Ｊの内、上位４ビット
が入力される。上位４ビットがすべてＬの時、ＯＲ回路
９はＬを出力し、スイッチ７は信号Ｍを選択し、信号Ｎ
としてスイッチ７より出力する。上位４ビットが全てＬ
でないとき、ＯＲ回路９はＨを出力し、スイッチ７は電
源端子６を選択し、信号Ｎは全ビットＨとなる。信号Ｎ
は乗算器１０に出力され、クロマ信号入力端子２より入
力されたディジタルクロマ信号Ｇに乗算され、信号Ｐと
なりクロマ信号出力端子３より出力される。スイッチ７
によって信号Ｍが選択される信号Ｊの最大値（図４Ｊの
ｊ）は 0000 1111 1111 であり、これは信号Ａのａにお
いて、 1111 0000 0000 であり、Ｄレンジの93.8％であ
る。すなわち、高輝度検出回路２７により、輝度信号の
Ｄレンジの93.8％以上が検出され、クロマ信号を抑圧す
る。輝度信号のＤレンジが100％にてクロマ信号Ｇは-6d
b抑圧されることとなる。
【００１５】上記のように輝度信号が93.8％より高輝度
のときクロマ信号の色相ズレを防止すると共にハイライ
トクロマキラーにより色信号を消去した部分との境目を
なめらかにする波形成形を施し、自然な画像の映像信号
を提供する。
のときクロマ信号の色相ズレを防止すると共にハイライ
トクロマキラーにより色信号を消去した部分との境目を
なめらかにする波形成形を施し、自然な画像の映像信号
を提供する。
【００１６】実施例３．以下、本発明を図に基づいて説
明する。図５請求項３におけるは本発明の映像信号処理
回路の基本構成を示す図であり、図６は図５中に示され
た信号をアナログ信号にて示した図である。図におい
て、１〜７、９、１０は実施例２と同様であり、説明を
省略する。２９は低輝度高輝度検出回路、３０はスイッ
チ、３１はスイッチ、３２はＯＲ回路、３３はインバー
タ、３４はスイッチの１端子、３５はスイッチのもう一
方の１端子である。
明する。図５請求項３におけるは本発明の映像信号処理
回路の基本構成を示す図であり、図６は図５中に示され
た信号をアナログ信号にて示した図である。図におい
て、１〜７、９、１０は実施例２と同様であり、説明を
省略する。２９は低輝度高輝度検出回路、３０はスイッ
チ、３１はスイッチ、３２はＯＲ回路、３３はインバー
タ、３４はスイッチの１端子、３５はスイッチのもう一
方の１端子である。
【００１７】上記のように構成された信号処理回路に付
いて、以下その動作を説明する。ここで、輝度信号Ａを
１２ビットとする。低輝度高輝度検出回路２９はスイッ
チ３０と、スイッチ３１と、ＯＲ回路３２と、インバー
タ３３と、ＯＲ回路９とで構成される。輝度信号入力端
子１の上位４ビットはＯＲ回路３２に入力される。輝度
信号Ａの上位４ビットがすべてＬのときのみＯＲ回路３
２はＬを出力し、スイッチ３０，スイッチ３１は端子３
４を選択する。ＯＲ回路３２の出力がＨのときは、スイ
ッチ３０，スイッチ３１は端子３５を選択し、輝度信号
Ａはインバータ３３により反転し、高低の反転した信号
となる。上記のことにより信号Ａは図６に示すように信
号Ｑとなりシフトレジスタ４により上位３ビット上へシ
フトした後、信号Ｒを出力する。加算器５は信号Ｒに定
数 1000 0000 0111 を加算し、信号Ｓを出力する。ＯＲ
回路９は信号Ｑの内、上位４ビットが入力される。上位
４ビットがすべてＬの時、Ｌを出力し、スイッチ７は信
号Ｓを選択する。ＯＲ回路９の出力がＨの時、スイッチ
７は電源端子６を選択し、信号ＴはすべてＨとなる。信
号Ｔは乗算器１０に出力され、クロマ信号入力端子２よ
り入力されたディジタルクロマ信号Ｇに乗算され、信号
Ｕとなりクロマ信号出力端子３より出力される。上記の
ことにより、低輝度高輝度検出回路２９は輝度信号Ａが
Ｄレンジの6.23％以下、93.7％以上を検出し、クロマ信
号Ｇを図６Ｕに示すよう輝度信号Ａの大きさによって抑
圧し、最終的に-6dbまで抑圧する。
いて、以下その動作を説明する。ここで、輝度信号Ａを
１２ビットとする。低輝度高輝度検出回路２９はスイッ
チ３０と、スイッチ３１と、ＯＲ回路３２と、インバー
タ３３と、ＯＲ回路９とで構成される。輝度信号入力端
子１の上位４ビットはＯＲ回路３２に入力される。輝度
信号Ａの上位４ビットがすべてＬのときのみＯＲ回路３
２はＬを出力し、スイッチ３０，スイッチ３１は端子３
４を選択する。ＯＲ回路３２の出力がＨのときは、スイ
ッチ３０，スイッチ３１は端子３５を選択し、輝度信号
Ａはインバータ３３により反転し、高低の反転した信号
となる。上記のことにより信号Ａは図６に示すように信
号Ｑとなりシフトレジスタ４により上位３ビット上へシ
フトした後、信号Ｒを出力する。加算器５は信号Ｒに定
数 1000 0000 0111 を加算し、信号Ｓを出力する。ＯＲ
回路９は信号Ｑの内、上位４ビットが入力される。上位
４ビットがすべてＬの時、Ｌを出力し、スイッチ７は信
号Ｓを選択する。ＯＲ回路９の出力がＨの時、スイッチ
７は電源端子６を選択し、信号ＴはすべてＨとなる。信
号Ｔは乗算器１０に出力され、クロマ信号入力端子２よ
り入力されたディジタルクロマ信号Ｇに乗算され、信号
Ｕとなりクロマ信号出力端子３より出力される。上記の
ことにより、低輝度高輝度検出回路２９は輝度信号Ａが
Ｄレンジの6.23％以下、93.7％以上を検出し、クロマ信
号Ｇを図６Ｕに示すよう輝度信号Ａの大きさによって抑
圧し、最終的に-6dbまで抑圧する。
【００１８】実施例４．上記に示した実施例において低
輝度検出にＯＲ回路９を、高輝度検出にインバータ２８
と、ＯＲ回路９を用いたが、上記回路の変わりに他の論
理回路を用いて、クロマ抑圧を行う設定値を任意に変え
れることは言うまでもない。このとき設定値が加算器５
により全ビットＨとなるように加算する定数を選択す
る。
輝度検出にＯＲ回路９を、高輝度検出にインバータ２８
と、ＯＲ回路９を用いたが、上記回路の変わりに他の論
理回路を用いて、クロマ抑圧を行う設定値を任意に変え
れることは言うまでもない。このとき設定値が加算器５
により全ビットＨとなるように加算する定数を選択す
る。
【００１９】実施例５．上記に示した実施例は輝度信号
を１２ビットと設定したが、設計上より求められる適切
なビット数にても実現できる（ただし、５ビット以
上）。
を１２ビットと設定したが、設計上より求められる適切
なビット数にても実現できる（ただし、５ビット以
上）。
【００２０】
【発明の効果】請求項１における本発明は、輝度信号と
色信号とを独立に処理するディジタル映像信号処理回路
において、低輝度クロマ抑圧を新規且つ簡便なディジタ
ル回路で構成しているので、従来のアナログ信号処理で
は限界のあった無調整化、高信頼化を図ることができる
という優れた効果が得られるものである。
色信号とを独立に処理するディジタル映像信号処理回路
において、低輝度クロマ抑圧を新規且つ簡便なディジタ
ル回路で構成しているので、従来のアナログ信号処理で
は限界のあった無調整化、高信頼化を図ることができる
という優れた効果が得られるものである。
【００２１】請求項２における本発明は、輝度信号と色
信号とを独立に処理するディジタル映像信号処理回路に
おいて、高輝度クロマ抑圧を新規且つ簡便なディジタル
回路で構成しているので、従来のアナログ信号処理では
限界のあった無調整化、高信頼化を図ることができると
いう優れた効果が得られるものである。
信号とを独立に処理するディジタル映像信号処理回路に
おいて、高輝度クロマ抑圧を新規且つ簡便なディジタル
回路で構成しているので、従来のアナログ信号処理では
限界のあった無調整化、高信頼化を図ることができると
いう優れた効果が得られるものである。
【００２２】請求項３における本発明は、輝度信号と色
信号とを独立に処理するディジタル映像信号処理回路に
おいて、クロマ抑圧を新規且つ簡便なディジタル回路で
構成しているので、従来のアナログ信号処理では限界の
あった無調整化、高信頼化を図ることができるという優
れた効果が得られるものである。
信号とを独立に処理するディジタル映像信号処理回路に
おいて、クロマ抑圧を新規且つ簡便なディジタル回路で
構成しているので、従来のアナログ信号処理では限界の
あった無調整化、高信頼化を図ることができるという優
れた効果が得られるものである。
【図１】請求項１における本発明の映像信号処理回路の
基本構成を示す図である。
基本構成を示す図である。
【図２】請求項１における本発明の映像信号処理回路の
信号をアナログにて示した図である。
信号をアナログにて示した図である。
【図３】請求項２における本発明の映像信号処理回路の
基本構成を示す図である。
基本構成を示す図である。
【図４】請求項２における本発明の映像信号処理回路の
信号をアナログにて示した図である。
信号をアナログにて示した図である。
【図５】請求項３における本発明の映像信号処理回路の
基本構成を示す図である。
基本構成を示す図である。
【図６】請求項３における本発明の映像信号処理回路の
信号をアナログにて示した図である。
信号をアナログにて示した図である。
【図７】従来の映像信号処理回路を示す図である
１ 輝度信号入力端子 ２ クロマ信号入力端子 ３ クロマ信号出力端子 ４ シフトレジスタ ５ 加算器 ６ 電源端子 ７ スイッチ ８ 低輝度検出回路 ９ ＯＲ回路 １０ 乗算器 １１ 光電変換素子 １２、１３、１４ プリアンプ １５、１６、１７ プロセス回路 １８ 輝度マトリックス回路 １９、２０ 色差マトリックス回路 ２１、２２ 色差信号増幅回路 ２３ 輝度信号増幅回路 ２４ レベル検出回路 ２５ カラーエンコーダ ２６ 出力端子 ２７ 高輝度検出回路 ２８ インバータ ２９ 低輝度高輝度検出回路 ３０、３１ スイッチ ３２ ＯＲ回路 ３３ インバータ ３４ スイッチの１端子 ３５ スイッチのもう一方の１端子
Claims (3)
- 【請求項１】 輝度信号と色信号とを独立に処理するデ
ィジタル映像信号処理回路において、低輝度検出を行う
低輝度検出回路と、色信号のゲインをコントロールする
乗算器と、ディジタル輝度信号をシフトするシフトレジ
スタと、上記信号に定数を加える加算器と、上記ディジ
タル輝度信号をクリップするスイッチとを具備し、輝度
信号が一定値以下の低輝度のとき色信号をその輝度信号
の大きさに応じて抑圧することを特徴とする映像信号処
理回路。 - 【請求項２】 輝度信号と色信号とを独立に処理するデ
ィジタル映像信号処理回路において、高輝度検出を行う
高輝度検出回路と、色信号のゲインをコントロールする
乗算器と、ディジタル輝度信号をシフトするシフトレジ
スタと、上記信号に定数を加える加算器と、上記ディジ
タル輝度信号をクリップするスイッチとを具備し、輝度
信号が一定値以上の高輝度のとき色信号をその輝度信号
の大きさに応じて抑圧することを特徴とする映像信号処
理回路。 - 【請求項３】 輝度信号と色信号とを独立に処理するデ
ィジタル映像信号処理回路において、低輝度検出を行う
低輝度検出回路と、高輝度検出を行う高輝度検出回路
と、色信号のゲインをコントロールする乗算器と、ディ
ジタル輝度信号をシフトするシフトレジスタと、上記信
号に定数を加える加算器と、上記ディジタル輝度信号を
クリップするスイッチとを具備し、輝度信号が第１の設
定値以下、及び第２の設定値以上の場合、色信号をその
輝度信号の大きさに応じて抑圧することを特徴とする映
像信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4039405A JPH05244617A (ja) | 1992-02-26 | 1992-02-26 | 映像信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4039405A JPH05244617A (ja) | 1992-02-26 | 1992-02-26 | 映像信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05244617A true JPH05244617A (ja) | 1993-09-21 |
Family
ID=12552086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4039405A Pending JPH05244617A (ja) | 1992-02-26 | 1992-02-26 | 映像信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05244617A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005318536A (ja) * | 2004-04-27 | 2005-11-10 | Magnachip Semiconductor Ltd | サチュレーション処理によるイメージ品質向上方法 |
-
1992
- 1992-02-26 JP JP4039405A patent/JPH05244617A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005318536A (ja) * | 2004-04-27 | 2005-11-10 | Magnachip Semiconductor Ltd | サチュレーション処理によるイメージ品質向上方法 |
| JP4559885B2 (ja) * | 2004-04-27 | 2010-10-13 | クロステック・キャピタル，リミテッド・ライアビリティ・カンパニー | サチュレーション処理によるイメージ品質向上方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3634730B2 (ja) | 色調補正回路および色相補正回路 | |
| US5691821A (en) | A/D converting apparatus and image sensing apparatus | |
| KR0139418B1 (ko) | 애퍼튜어 보정 회로 | |
| EP0467602A2 (en) | Contrast corrector for video signal | |
| JPH055432B2 (ja) | ||
| US5124786A (en) | Color signal enhancing cirucit for improving the resolution of picture signals | |
| EP0746166B1 (en) | Image sensing apparatus and method | |
| JPH0884348A (ja) | 撮像装置 | |
| JPH05244617A (ja) | 映像信号処理回路 | |
| JPH03272294A (ja) | カラー映像信号の色調補正装置 | |
| JPH0888863A (ja) | 高輝度圧縮装置 | |
| JPH03270392A (ja) | 色ずれ軽減装置 | |
| JP3531015B2 (ja) | 映像表示装置 | |
| JPH08256344A (ja) | 映像信号処理装置 | |
| JP2569882B2 (ja) | 映像非加算混合装置 | |
| JP3395333B2 (ja) | 映像信号処理回路 | |
| JP2812271B2 (ja) | 映像非加算混合装置 | |
| US7139037B1 (en) | Circle correction in digital low-pass filter | |
| JP3299781B2 (ja) | 画像処理装置 | |
| JPS60264189A (ja) | 非加算混合回路 | |
| JP2629928B2 (ja) | クロマ信号ノイズリデユーサ | |
| JP2763305B2 (ja) | ディジタル信号処理装置 | |
| JPH04140992A (ja) | 撮像装置 | |
| JP3739066B2 (ja) | テレビジョンカメラ装置 | |
| JPH04227187A (ja) | 撮像装置 |