JPH05243982A - 信号を同期するための方法と装置 - Google Patents

信号を同期するための方法と装置

Info

Publication number
JPH05243982A
JPH05243982A JP4220987A JP22098792A JPH05243982A JP H05243982 A JPH05243982 A JP H05243982A JP 4220987 A JP4220987 A JP 4220987A JP 22098792 A JP22098792 A JP 22098792A JP H05243982 A JPH05243982 A JP H05243982A
Authority
JP
Japan
Prior art keywords
signal
period
int
sync
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4220987A
Other languages
English (en)
Inventor
Jacques Meyer
メイヤー ジャック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Publication of JPH05243982A publication Critical patent/JPH05243982A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】 本発明は、ディジタル位相同期ループに関
し、大きな追従範囲と良い分解能を備えた簡単なディジ
タルＰＬＬを提供することを目的とする。 【構成】 基準周期を有する基準信号に関連して内部信
号を同期する方法であって、内部信号は基準周期がその
間に通常では包含される長い周期あるいは短い周期を有
し、ａ）長い周期と短い周期の時間期間に関して基準周
期の時間期間を分析する段階と、ｂ）もし基準周期が短
い周期より長い周期に近ければ、短い周期を増加せしめ
る段階と、ｃ）もし基準周期が長い周期より短い周期に
近ければ、長い周期を減少せしめる段階と、ｄ）もし基
準周期が長い周期より大きければ、長い周期を増加せし
める段階と、ｅ）もし基準周期が短い周期より小さけれ
ば、短い周期を減少せしめる段階と、を備えて構成す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は位相同期ループ（ＰＬ
Ｌ）に関し、さらに詳しくは、ディジタル位相同期ルー
プに関する。
【０００２】
【従来の技術】ＰＬＬは、基準信号と同一の位相と周波
数を持つ、基準信号に関して同期させた信号を提供す
る。基準信号がない場合、ＰＬＬは基準信号の定格周波
数にほぼ等しい周波数を提供する。ＰＬＬの機能は、基
準信号を追跡することであり、そして基準信号が偶発的
に欠落した場合に基準信号に類似した信号を提供するこ
とである。
【０００３】図１Ａは従来の簡単なディジタルＰＬＬを
示し、基準信号ＳＹＮＣのパルスに関して内部信号Ｆ
int のパルスを同期させようとするものである。このＰ
ＬＬは、信号Ｆint と信号ＳＹＮＣを受信してその出力
に信号ＳＧＮを提供するディジタル位相比較器（PHASE-
COMP）１０を備える。信号Ｆint の位相が信号ＳＹＮＣ
の位相より進んでいる場合、すなわち、信号Ｆint のパ
ルスが信号ＳＹＮＣのパスるに先立って現われれば、信
号ＳＧＮは第１の論理状態（“１”）であると仮定し、
信号Ｆint が遅れた位相を有する場合は信号ＳＧＮは第
２の論理状態（“０”）であると仮定する。信号Ｆint
は、位相比較器の信号ＳＧＮによって制御される除算器
（ＤＩＶ ＮH −ＮL ）１２を介してクロック信号ＣＫ
を除算することによってえられる。除算器１２は、信号
ＳＧＮが“１”である場合は一定の大きな数ＮH によっ
て信号ＣＫを除算し、信号ＳＧＮが“０”出ある場合は
一定の小さな数ＮL で信号ＣＫを除算する。
【０００４】数値ＮH は、この数値ＮH でクロック信号
ＣＫを割ることによってえられる信号Ｆint が基準信号
ＳＹＮＣの定格周期より大きい(higher)周期(period)を
有する様な数値である。数値ＮL は信号Ｆint が基準信
号ＳＹＮＣの定格周期より小さい(lower) 周期を有する
様な数値である。
【０００５】図１Ｂは、図１ＡのＰＬＬのテレビジョン
信号への適例となる応用での信号ＳＹＮＣ、信号Ｆ
int 、および信号ＳＧＮを示し、ここで信号Ｆint はラ
イン・スキャンを生成することに使用される。そして、
信号ＳＹＮＣは受信回路あるいは磁気テープ・レコーダ
によって生成され、その定格周期は64μｓである。
【０００６】信号ＳＹＮＣの周期Ｔは、特に、テープの
走行速度によってそれが決定されるビデオ・テープ・レ
コーダの場合には、相当に大きい範囲内で変化する。数
値ＮH は、対応する信号Ｆint が信号ＳＹＮＣの最大周
期、例えば65μｓ、より大きい長い周期ＴH を有するよ
うに選択される。数値ＮL は、対応する信号Ｆint が信
号ＳＹＮＣの最小周期、例えば63μｓ、より小さい短い
周期ＴL を有するように選択される。
【０００７】図１Ｂは、信号ＳＹＮＣがその定格周期
（64μｓ）であると仮定したときの定常状態(steady st
ate)で得られる信号を示す。
【０００８】時刻ｔ0 において、信号Ｆint からのパル
スは信号ＳＹＮＣからの同期パルスに先立って検出さ
れ、そのことは、信号ＳＹＮＣが信号Ｆint に関して位
相遅延を有することを示す。位相比較器の信号ＳＧＮは
“１”となりクロック信号ＣＫを大きい数値ＮH で除算
することを選択する。信号Ｆint の次の周期は、したが
って、65μｓに固定される。
【０００９】時刻ｔ1 において、信号ＳＹＮＣの次の同
期パルスは信号Ｆint からのパルスの前に検出される。
このことは、信号Ｆint が信号ＳＹＮＣに関して位相遅
延を有することを示す。信号ＳＧＮは“０”となり、小
さい数値ＮL による除算を選択し、したがって、信号Ｆ
int の周期は63μｓとなる。
【００１０】時刻ｔ2 において、信号Ｆint からのパル
スが、信号ＳＹＮＣからの次の同期信号に先立って検出
され、位相遅延を示している。信号ＳＧＮは状態“１”
に切り替わり、処理は時刻ｔ0 のときと同様の方法で続
行される。
【００１１】基準信号ＳＹＮＣの周期Ｔが一定でまた信
号Ｆint の長いそして短い周期の平均値に等しいような
上記の場合には、信号Ｆint の周期はそれぞれの周期に
おいて63μｓと65μｓとの間を変動する。
【００１２】もし周期Ｔが64μｓよりわずかに大きけれ
ば、信号Ｆint の周期は、時々、いくつかの連続する65
μｓの周期であるような変動である。もし周期Ｔが65μ
ｓよりわずかに小さければ、信号Ｆint の周期は、時々
63μｓの周期を伴う65μｓの周期を有する。実際に、信
号Ｆint の長いあるいは短い周期は、信号Ｆint の周期
の多くの数にわたって計算される平均周波数が信号ＳＹ
ＮＣのそれに等しいように、連続的に発生する。信号Ｓ
ＧＮの動作周期(duty cycle)は（Ｔ−ＴL ）／（ＴH −
ＴL ）によって表現されることが証明される。
【００１３】周期Ｔが65μｓより大きければ、信号Ｆ
int の周期は65μｓでブロックされ、したがって、それ
は誤り(false) となる。
【００１４】周期Ｔが63μｓから64μｓの範囲にあると
きは、相補的な状態が起こる。
【００１５】
【発明が解決しようとする課題】このようにして、この
ＰＬＬは、基準信号ＳＹＮＣの周期Ｔが定められた制限
値内の範囲（ここでは、63μｓと65μｓ）にある場合に
のみ、その基準信号ＳＹＮＣを追跡する能力がある。し
たがって、追従範囲(tracking range)を増加させるため
に、信号Ｆint の両端の制限値をできるだけ広く分離す
ることは有益なことである。
【００１６】しかしながら、この範囲を増加させること
によって、ＰＬＬの分解能(resolution)は減少せしめら
れるのである。実際に、信号ＳＹＮＣがテレビジョンの
ライン・スキャン同期信号であると仮定すると、スキャ
ンがそれから生成される信号Ｆint の両端の周期の間で
絶えず変化するその周期は、画面上のラインが一方が他
方に関連して進んであるいは遅れて交互に開始する形で
現れるのである。もし信号Ｆint の両端の周期が大きす
ぎれば、これらのラインの食い違いは視覚的に目立って
不快なものとなる（垂直ラインがぎざぎざとなる）。
【００１７】本発明の目的は大きな追従範囲と良い分解
能を備えた簡単なディジタルＰＬＬを提供することであ
る。
【００１８】
【課題を解決するための手段および作用】この目的は、
基準周期を有する基準信号に関連して内部信号を同期す
る方法であって、内部信号は基準周期がその間に通常で
は包含される長い周期あるいは短い周期を有し、ａ）長
い周期と短い周期の時間期間に関して基準周期の時間期
間を分析する段階と、ｂ）もし基準周期が短い周期より
長い周期に近ければ、短い周期を増加せしめる段階と、
ｃ）もし基準周期が長い周期より短い周期に近ければ、
長い周期を減少せしめる段階と、ｄ）もし基準周期が長
い周期より大きければ、長い周期を増加せしめる段階
と、ｅ）もし基準周期が短い周期より小さければ、短い
周期を減少せしめる段階と、を備える方法によって達成
される。
【００１９】本発明の実施例によれば、段階ａ）は内部
信号と基準信号との間の予め定められた数の最新の連続
する位相差を分析することからなり、段階ｂ）〜ｅ）の
要件が、それぞれ、− 進んでいる位相の数が遅れてい
る位相の数より多い、− 遅れている位相の数が進んで
いる位相の数より多い、− 遅れている位相がない、−
進んでいる位相がない、を満足すれば段階ｂ）〜ｅ）
のそれぞれの動作が実行される。
【００２０】本発明の実施例によれば、もし進んでいる
位相の連続する数が予め定められた数より多ければ、長
い周期が増加せしめられ、もし遅れている位相の連続す
る数が予め定められた数より多ければ、短い周期が減少
せしめられる。
【００２１】本発明の実施例によれば次の段階が実行さ
れる。長い周期を短い周期と比較し、長い周期と短い周
期との間の差が予め定められたスレッショールドより小
さいとき、長い周期を減少させることと短い周期を増加
させることを禁止する。
【００２２】本発明の実施例によれば次の段階が提供さ
れる。長い周期を最大周期と比較し、もしそれらの周期
が等しければ長い周期を増加させることを禁止する。短
い周期を最小周期と比較し、もしそれらの周期が等しけ
れば短い周期を減少させることを禁止する。
【００２３】本発明はまた、基準信号に関連して内部信
号を同期する装置であって、それぞれの信号は定格の周
波数で発生する通常のパルスを備え、もし内部信号の位
相が同期信号の位相に関して進んでいれば、予め定めら
れた論理状態（“１”）の位相比較信号を提供し、もし
そうでなければ、相補的な論理状態（“０”）の位相比
較信号を提供する、位相比較器と、クロックを供給され
内部信号を提供するプログラマブル周波数除算器と、除
算器をプログラムするために、もし位相比較信号が予め
定められた状態（“１”）であれば大きな２進数を除算
器に提供し、もしそうでなければ、小さな２進数を除算
器に提供する、マルチプレクサと、位相比較信号の最新
の状態を順次に格納するための手段と、内部信号によっ
てクロックされマルチプレクサに大きな２進数を提供す
る第１のカウント手段と、位相比較信号の格納された最
新の状態が予め定められた状態（“１”）の単一の状態
を有するとき、第１のカウント手段をカウント・ダウン
する位置に設定する、第１の検出手段と、内部信号によ
ってクロックされマルチプレクサに小さな２進数を提供
する第２のカウント手段と、位相比較信号の格納された
最新の状態が相補的な状態（“０”）の単一の状態を有
するとき、第２のカウント手段をカウント・アップする
位置に設定する、第２の検出手段と、を備えた装置を提
供する。
【００２４】本発明の実施例によれば、この装置は、さ
らに、位相比較信号の格納されたすべての状態が予め定
められた状態（“１”）であるとき、第１のカウント手
段をカウント・アップする位置に設定する、第３の検出
手段と、位相比較信号の格納されたすべての状態が相補
的な状態（“０”）であるとき、第２のカウント手段を
カウント・ダウンする位置に設定する、第４の検出手段
と、を備える。
【００２５】本発明の実施例によれば、この装置は、さ
らに、大きな２進数と小さな２進数とを比較し、もし大
きな２進数が小さな２進数より小さいかあるいは等しい
ときに、第１のカウント手段と第２のカウント手段を待
機状態に設定する、第１の比較器を備える。
【００２６】本発明の実施例によれば、この装置は、さ
らに、大きな２進数を最大２進数と比較し、もし大きな
２進数が大きければ、カウント手段を待機状態に設定す
る、第２の比較器と、小さな２進数を最小２進数と比較
し、もし小さな２進数が小さけ０ば、カウント手段を待
機状態に設定する、第３の比較器と、を備える。
【００２７】本発明の実施例によれば、プログラマブル
除算器は、マルチプレクサによって提供される数値によ
ってプログラムされるパルス発生器の出力信号によって
いずれかが選択される２つの別個の数値による除算器を
備える。
【００２８】
【実施例】図１Ａに示すようなＰＬＬを備えた同期シス
テムにおいて、本発明による方法は、信号ＳＹＮＣの現
在の安定した周期Ｔが長い周期と短い周期の間に存在す
ることを提供するとともに、信号Ｆint の長い周期（Ｔ
H ）と短い周期（ＴL ）をできるだけ信号ＳＹＮＣの現
在の安定した周期Ｔにより近いものにするために、信号
Ｆint の長い周期（ＴH ）と短い周期（ＴL ）を修正す
ることにある。このことは次のようにして達成される。
【００２９】信０ＳＹＮＣの周波数のさらなるシフトの
ために、信号ＳＹＮＣの周期Ｔは信号Ｆint の長い周期
と短い周期との間にはもはや含まれない。もし周期Ｔ
が、例えば、長い周期より大きければ、この長い周期は
それが再び周期Ｔより大きくなるまで増加せしめられ
る。もし周期Ｔが短い周期より小さければ、その短い周
期はそれが再び周期Ｔより小さくなるまで減少せしめら
れる。したがって、周期Ｔから最も離れた信号Ｆint の
周期は、信号Ｆint のその他の周期が最も離れるまで、
そして、長い周期および短い周期が、周期Ｔの両側に存
在すると同時に予め定められた最小値によってお互いに
分離されるまで、より近いものにされる。
【００３０】図２は、図１Ａの除算の数値ＮH およびＮ
L を適切に修正することによって、信号Ｆint の長い周
期および短い周期のこの修正を可能とする、本発明の実
施例によるＰＬＬの概略図である。そのＰＬＬは、図１
Ａの従来のＰＬＬで使用されたものと同一の、信号ＳＹ
ＮＣと信号Ｆint を受信し信号ＳＧＮを提供する、ディ
ジタル位相比較器１０を備える。信号Ｆint は、クロッ
ク信号ＣＫをＮがプログラマブルである除算器（ＤＩＶ
Ｎ）１３によって除算することによって得られる。除
算器１３は数値Ｎで示されるプログラムのための入力(p
rogrammation input) を備える。この数値Ｎは２入力マ
ルチプレクサ１４によって提供される。信号ＳＧＮの状
態“１”は、メモリー１６に格納された大きい数値ＮH
で示されるマル０プレクサの第１の入力を選択する。信
号ＳＧＮの状態“０”は、メモリー１７に格納された小
さい数値ＮL で示されるマルチプレクサの第２の入力を
選択する。
【００３１】本発明によるＰＬＬの上述した構成要素は
図１Ａの従来のＰＬＬの構成要素と同じ機能を有し、そ
して、同様に、多くの数にわたって計算される信号Ｆ
int の平均周期が信号ＳＹＮＣの周期Ｔに等しくなるよ
うに連続的に発生する短い周期ＴL および長い周期ＴH
とを備えた信号Ｆint を提供する。
【００３２】数値ＮH あるいは数値ＮL による従来の除
算器１２はプログラマブル除算器１３に置き換えられ、
それには、信号ＳＧＮによって切り換えられるマルチプ
レクサ１４を介して数値ＮH あるいは数値ＮL のいずれ
かが外部から提供される。したがって、数値ＮH および
数値ＮL を修正することによって、周期ＴH および周期
ＴL が上述した方法によって修正される。本発明の好ま
しい実施例による数値ＮH および数値ＮL を修正する方
法が以下で詳しく記述される。
【００３３】制御回路（ＣＴＲＬ）１８は、信号ＳＧＮ
の一連の状態の関数として、メモリー１６および１７の
数値ＮH および数値ＮL を増加あるいは減少させる。制
御回路１８は、予め定められた周期の数、例えば４個、
を備える窓(window)の中の信号ＳＧＮの最新の一連の状
態を分析する。信号ＳＧＮの状態の解釈は、次のような
状態を検出しそれに対応する動作を生じさせることを可
能とする。
【００３４】ａ）信号ＳＧＮが“１”と“０”との間を
交互に繰り返す状態（その動作周期は0.5 である）を示
す。図１Ｂに関連して示されたように、信号ＳＹＮＣの
周期Ｔは信号Ｆint の短い周期ＴL と長い周期ＴH との
間の中央に置かれる。信号ＳＧＮのこれらの半周期は分
析の窓の中で検出され、小さな数値ＮL がその他の周期
毎に増加せしめられるとともに大きな数値ＮH が他の２
つの周期毎に減少せしめられる。したがって、信号Ｆ
int の長い周期ＴH と短い周期ＴL の信号ＳＹＮＣの周
期Ｔへの素早い収束が得られる。
【００３５】ｂ）信号ＳＧＮが連続的に“１”（結果と
しての信号Ｆint が長い周期にブロックされる）であ
る。このことは、信号Ｆint の長い周期ＴH が、信号Ｓ
ＹＮＣの現在の周期Ｔより小さいか、あるいは位相遅延
を素早く復旧するためには少なくとも不十分であること
を示す。信号ＳＧＮが、例えば、４つの周期を通じて
“１”である場合、大きな数値ＮH は、信号ＳＧＮが
“０”として検出されるまで、それぞれの連続する周期
において１ユニットだけ増加せしめられる。
【００３６】ｃ）信号ＳＧＮが時々１つの“０”を伴う
“１”の連続を示す（その動作周期は１に近い）。この
ことは、長い周期ＴH が周期Ｔより大きいが短い周期Ｔ
L よりも周期Ｔに近いことを示す。“０”が検出される
それぞれのときに、小さな数値ＮL が１ユニットだけ増
加せしめられて短い周期ＴL は周期Ｔと周期ＴH により
近づけられる。したがって、連続する“１”の数が、交
互の複数の“１”と複数の“０”が現れるまで、結果と
しての信号Ｆint の平均周期が周期Ｔに等しくなるよう
に、減少せしめられる。
【００３７】しかしながら、複数の“１”の数が非常に
多い場合には、小さい数値ＮL は非常にゆっくりと増加
せしめられる。収束を早めるためには、次のように動作
することが望ましい。ｂ）の場合のように、大きい数値
ＮH が、４つの連続した“１”が分析の窓の中に検出さ
れたときの周期の次のぞれぞれの周期で増加せしめられ
る。このことは、周期Ｔが長い周期ＴH と短い周期ＴL
との間の中央に素早く置かれることとなる。実際に、信
号ＳＧＮの“０”に続く４つの“１”の周期を除くすべ
ての周期を通じて数値ＮH と数値ＮL のいずれの修正を
も得ることができる。周期Ｔが中央に置かれたとき、収
束が素早い上述のａ）の状態を得る。
【００３８】次のｄ）とｅ）の状態がｂ）とｃ）の状態
の相補的な状態に対応し、同一の推論が成立する。
【００３９】ｄ）信号ＳＧＮが常に“０”である。この
ことは、短い周期ＴL が周期Ｔより大きいことを示す。
信号ＳＧＮが４つの周期を通じて“０”となったとき、
小さな数値ＮL は、信号ＳＧＮが“１”として検出され
るまで、それぞれの連続する周期において１ユニットだ
け減少せしめられる。
【００４０】ｅ）信号ＳＧＮが時々１つの“１”を伴う
“０”の連続的な列を示す（その動作周期は０に近
い）。このことは、短い周期ＴL が周期Ｔより小さいが
長い周期ＴH より周期Ｔに近いことを示す。“１”が検
出されるそれぞれのときに、大きな数値ＮH は１ユニッ
トだけ減少せしめられる。小さな数値ＮL は、交互の
“１”と“０”が現れるまで、分析の窓の中に４つの連
続する“０”が検出されたときの次のそれぞれの周期で
増加せしめられる。
【００４１】もちろん、本発明によるＰＬＬは予め定め
られた要件が満足される場合のみ動作する。特に、数値
ＮH は数値ＮL より大きくなければならず、ゆえに、段
階ａ）において数値ＮH と数値ＮL が１ユニットだけし
か違わない場合、数値ＮH を減少させることをあるいは
数値ＮL を増加させることを避ける必要がある。図３に
関連してどのようにしてこれらの要件を満足させるかが
わかる。
【００４２】図３は図２のＰＬＬの実施例を詳細に示し
たものである。図３においては再び図２の位相比較器１
０、マルチプレクサ１４、およびプログラマブル除算器
１３が示される。大きな数値ＮH および小さな数値ＮL
を含むメモリー１６および１７は、プログラマブル除算
器１３によって生成される信号Ｆint によってクロック
されるアップ／ダウン・カウンタである。次に記述され
る付加的な構成要素は図２の制御回路１８を構成する。
【００４３】位相比較器１０の出力信号ＳＧＮの最後の
３つの状態ＳＧＮ−１、ＳＧＮ−２、およびＳＧＮ−３
はシフト・レジスタ３５の３つのフリップ・フロップ３
４に格納され、ＳＧＮ−０は現在の信号ＳＧＮの状態を
示している。シフト・レジスタ３５は信号Ｆint によっ
てクロックされ上述の分析窓を構成する。
【００４４】状態ＳＧＮ−０〜ＳＧＮ−３がそれぞれ、
４入力ＡＮＤゲート３７の入力に適用され、その出力
は、２入力ＡＮＤゲート３８を介してアップ／ダウン・
カウンタ１６のカウント・アップ有効入力（ＵＰ）に接
続される。
【００４５】状態ＳＧＮ−０〜ＳＧＮ−３の補数がそれ
ぞれ、４入力ＡＮＤゲート４０の入力に適用され、その
出力が、２入力ＡＮＤゲート４１を介してアップ／ダウ
ン・カウンタ１７のカウント・ダウン有効入力（ＤＯＷ
Ｎ）に接続される。
【００４６】状態ＳＧＮ−０の補数、状態ＳＧＮ−１、
および状態ＳＧＮ−２の補数がそれぞれ３入力ＡＮＤゲ
ート４３の入力に適用され、その出力が、２入力ＡＮＤ
ゲート４４を介してアップ／ダウン・カウンタ１６のカ
ウント・ダウン有効入力（ＤＯＷＮ）に接続される。
【００４７】状態ＳＧＮ−０、状態ＳＧＮ−１の補数、
状態ＳＧＮ−２がそれぞれ３入力ＡＮＤゲート４６の入
力に適用され、その出力が、２入力ＡＮＤゲート４７を
介してアップ／ダウン・カウンタ１７のカウント・アッ
プ有効入力（ＵＰ）に接続される。
【００４８】まず最初に、ＡＮＤゲート３８、４１、４
４、４７、および図示されない回路のその他の構成要素
は考慮しない。なぜなら、それらはＰＬＬの主たる動作
に影響するものではないからである。ＡＮＤゲート３
７、４０、４３、および４６の出力は直接にアップ／ダ
ウン・カウンタ１６および１７のアップあるいはダウン
の有効入力に接続され、数値ＮH は数値ＮL より大き
い、と仮定する。本発明によるＰＬＬの動作が図３に関
連して記述される。
【００４９】上述したｂ）およびｃ）の状態に対応する
信号ＳＧＮの４つの連続する“１”は、カウンタ１６の
カウント・アップを可能とする、したがって、信号Ｆ
int の次のパルスを通じて数値ＮH を１ユニットだけ増
加させることを可能とするＡＮＤゲート３７によって検
出される。
【００５０】上述したｄ）およびｅ）の状態に対応する
信号ＳＧＮの４つの連続する“０”は、カウンタ１７の
カウント・ダウンを可能とする、したがって、信号Ｆ
int の次のパルスを通じて数値ＮL を１ユニットだけ減
少させることを可能とするＡＮＤゲート４０によって検
出される。
【００５１】上述したａ）およびｃ）の状態に対応する
信号ＳＧＮの状態１、０、１の連続は、カウンタ１７の
アップ・カウントを可能とする、したがって、信号Ｆ
int の次のパルスを通じて数値ＮL を１ユニットだけ増
加させることを可能とするゲート４６によって検出され
る。
【００５２】上述したａ）およびｅ）の状態に対応する
信号ＳＧＮの状態０、１、０の連続は、カウンタ１６の
ダウン・カウントを可能とする、したがって、信号Ｆ
int の次のパルスを通じて数値ＮH を１ユニットだけ減
少させることを可能とするゲート４３によって検出され
る。
【００５３】本発明による回路は付加的な構成要素を備
え、その中で、ＡＮＤゲート３８、４１、４４、および
４７は、数値ＮH および数値ＮL が誤りの値、つまり、
ＮH＞Ｎmax 、ＮL ＜Ｎmin 、ＮH ＜ＮL のような値、
を有することを防止する。数値Ｎmax および数値Ｎmin
はそれぞれ信号Ｆint の両端の周期に対応する数値を示
し、それらの間で信号ＳＹＮＣが変化すると仮定され
る。
【００５４】カウンタ１６が数値Ｎmax を越えてカウン
トしないように、それの出力（ＮH）は、数値ＮH と数
値Ｎmax を比較しＮH ＞Ｎmax のときＡＮＤゲート３８
の第２の入力に状態“０”を提供することによってカウ
ンタ１６のカウント・アップを禁止する比較器５０に接
続される。
【００５５】カウンタ１７が数値Ｎmin より以下にカウ
ントしないように、それの出力（ＮL ）は、数値ＮL と
数値Ｎmin を比較しＮL ＜Ｎmin のときＡＮＤゲート４
１の第２の入力に状態“０”を提供することによってカ
ウンタ１７のカウント・ダウンを禁止する比較器５２に
接続される。
【００５６】数値ＮH および数値ＮL もまた、ＮH ＜Ｎ
L のときにＡＮＤゲート４４および４７の第２の入力に
状態“０”を提供することによってカウンタ１６のカウ
ント・ダウンおよびカウンタ１７のカウント・アップを
禁止する比較器５４において比較される。
【００５７】数値ＮH および数値ＮL は大きな値に近い
ものとなる数値であり、後述される実際の例では約7000
である。カウンタ１６および１７においてわずかしか変
化しない大きな数値を格納することは有益なことではな
い。なぜなら、多くのビット数を備えたカウンタが必要
とされるからである。許容できるビット数で符号化でき
るゼロからある数値の間で構成される中間の大きな数値
（ｎH ）および小さな数値（ｎL ）をカウンタ１６およ
び１７に格納することが望ましく、したがって、これら
の数値が、これらの数値から適切な除算要素(division
factor) Ｎを計算する特定のプログラマブル除算器に提
供される。
【００５８】数値ＮH および数値ＮL は一定の値をｎH
とｎL に加算することによって簡単に得られる。
【００５９】図４は、プログラマブル除算器のもう１つ
の実施例を示し、本発明を実現するために種々の変形が
なされることを示そうとするものである。図４のプログ
ラマブル除算器は、クロック信号ＣＫを受信し中間信号
Ｆi を提供する9 あるいは10で除算される除算器（ＤＩ
Ｖ ９／１０）６０を備える。9 による除算（例えば、
クロック信号ＣＫの９個のパルス毎のパルスの準備(pro
vision) ）あるいは10による除算（例えば、クロック信
号ＣＫの１０個のパルス毎のパルスの準備）かは信号10
/ 9*によって選択される。この信号の状態“１”は10に
よる除算を生じ、状態“０”は9 による除算を生じる結
果となる。信号Ｆint は中間信号Ｆi から除算器６２に
よって信号Ｆi を除算することによって得られる。
【００６０】信号10/9* は、中間信号Ｆi を受信しそし
てマルチプレクサ１４（図２および図３）によって提供
される上述の中間の数値ｎH およびｎL のいずれか一方
である数値ｎによってプログラムされるプログラマブル
・パルス発生器（ｎ−ＰＬＳ）６４によって提供され
る。入力信号Ｆi のパルスの予め定められた数（ｎより
大きい）が発生するそれぞれの度に、パルス発生器６４
はｎ個のパルスだけ転送している。
【００６１】テレビジョンに適合される例では、クロッ
ク信号ＣＫは111MHzの周波数を有し、除算器６２は768
で除算される除算器であり、パルス発生器６４は信号Ｆ
i の1024個のパルスの間でｎ個のパルスを発生する発生
器であり、カウンタ１６あるいは１７によって提供され
る数値ｎは0 〜511 の範囲の２進数（９ビットで符号化
される）である。
【００６２】この除算器の構成によって、信号Ｆi は10
24個のパルスの連続を生じさせ、それのｎ個はクロック
信号ＣＫの10周期によってそれぞれ分離され、それの
（1024−ｎ）個はクロック信号ＣＫの9 周期によってそ
れぞれ分離される。信号Ｆintは信号Ｆi の768 個のパ
ルス毎に1 個のパルスを生じさせる。
【００６３】したがって、信号Ｆint の周波数は、N =
768[( n / 1024) + 9 ] によって除算されるクロック信
号ＣＫの周波数に等しい。もし n = 256であれば、N =
7104であり信号Ｆint の周波数は定格のライン周波数15
625Hz に等しい。
【００６４】この除算器が本発明によるＰＬＬに用いら
れるとき、大きな中間数値（ｎH ）と小さな中間数値
（ｎL ）が１ユニットだけ異なるやいなや、信号Ｆint
の長い周期と短い周期との間の差は6.7ns であり、それ
はテレビジョン画面で感じることのできないシフトに対
応する。
【００６５】
【発明の効果】加えて、本発明によるＰＬＬは62.3μｓ
から65.7μｓまで変化する（それぞれｎL ＝ 0 および
ｎH ＝511 に対応する）周期を有する信号ＳＹＮＣに追
従することができる。これらの両端を有する周期は、よ
り多くのビット数を備えたアップ／ダウン・カウンタお
よびプログラマブル除算器を使用することによって、そ
して、除算器６２の除算要素を減少させることによっ
て、増大させることができる。短い周期と長い周期との
間の最小の差は、高い周波数を備えたクロック信号ＣＫ
を使用することによって、そして、除算器６２の除算要
素を増加させることによって、減少させることができ
る。
【００６６】図３に関連して記述された実施例におい
て、信号Ｆint の永続する位相の進みあるいは遅れは４
つの周期（ＡＮＤゲート３７および４０）にわたって検
出される。偶発的な位相差の発生は３つの周期（ＡＮＤ
ゲート４３および４６）にわたって検出される。両方の
場合において３つの周期にわたっての検出を達成するこ
ともできる。
【００６７】本発明がテレビジョン信号に関連して記述
されたが、この分野に精通した者であれば、この回路
が、クロック信号の周波数と、除算器の除算要素と、数
値ＮHと数値ＮL の差と、を適合することによって、従
来のいかなるＰＬＬの代わりとしても使用することので
きるディジタルＰＬＬであることがわかるであろう。本
発明の種々の変形と変更がこの分野に精通した者によっ
て考えつくであろう。例えば、カウンタと、論理ゲート
と、除算器と、はマイクロプロセッサを適切にプログラ
ミングすることによって達成され、シフト・レジスタ３
５はメモリー・セルによって置き換えられてもよい。記
述されたこれらのロジック回路と同じ機能を有する他の
ロジック回路を考え出すこともできる。
【００６８】
【図面の簡単な説明】
【図１Ａ】従来のディジタルＰＬＬの概略構成図。
【図１Ｂ】従来のディジタルＰＬＬの信号のタイム・チ
ャート。
【図２】本発明によるディジタルＰＬＬの概略構成図。
【図３】図２のＰＬＬの典型的な実施例の構成図。
【図４】図２および図３のＰＬＬに使用することのでき
るプログラマブル除算器の実施例の構成図。
【符号の説明】
１０ 位相比較器 １２、１３、６０、６２ 除算器 １４ マルチプレクサ １６、１７ カウンタ １８ 制御回路 ３５ シフト・レジスタ ３７、３８、４０、４１、４３、４４、４６、４７
ＡＮＤゲート回路 ５０、５２、５４ 比較器

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 基準周期（Ｔ）を有する基準信号（ＳＹ
    ＮＣ）に関連して内部信号（Ｆint ）を同期する方法で
    あって、前記内部信号は前記基準周期（Ｔ）がその間に
    通常では包含される長い周期（ＴH ）あるいは短い周期
    （ＴL ）を有し、 ａ）長い周期（ＴH ）と短い周期（ＴL ）の時間期間に
    関して前記基準周期（Ｔ）の時間期間を分析する段階
    と、 ｂ）もし基準周期（Ｔ）が短い周期（ＴL ）より長い周
    期（ＴH ）に近ければ、短い周期（ＴL ）を増加せしめ
    る段階と、 ｃ）もし基準周期（Ｔ）が長い周期（ＴH ）より短い周
    期（ＴL ）に近ければば、長い周期（ＴH ）を減少せし
    める段階と、 ｄ）もし基準周期（Ｔ）が長い周期（ＴH ）より大きけ
    れば、長い周期（ＴH）を増加せしめる段階と、 ｅ）もし基準周期（Ｔ）が短い周期（ＴL ）より小さけ
    れば、短い周期（ＴL）を減少せしめる段階と、 を備えたことを特徴とする基準信号（ＳＹＮＣ）に関連
    して内部信号（Ｆint）を同期する方法。
  2. 【請求項２】 段階ａ）が前記内部信号（Ｆint ）と前
    記基準信号（ＳＹＮＣ）との間の予め定められた数の最
    新の連続する位相差を分析することからなり、段階ｂ）
    〜ｅ）の用件が、それぞれ、 − 進んでいる位相の数が遅れている位相の数より多
    い、 − 遅れている位相の数が進んでいる位相の数より多
    い、 − 遅れている位相がない、 − 進んでいる位相がない、 を満足すれば段階ｂ）〜ｅ）のそれぞれの動作が実行さ
    れる、請求項１に記載の基準信号（ＳＹＮＣ）に関連し
    て内部信号（Ｆint ）を同期する方法。
  3. 【請求項３】 − もし進んでいる位相の連続する数が
    予め定められた数より多ければ、長い周期（ＴH ）を増
    加せしめる段階と、 − もし遅れている位相の連続する数が予め定められた
    数より多ければ、短い周期（ＴL ）を減少せしめる段階
    と、 を備えた請求項２に記載の基準信号（ＳＹＮＣ）に関連
    して内部信号（Ｆint）を同期する方法。
  4. 【請求項４】 − 長い周期（ＴH ）と短い周期（Ｔ
    L ）を比較する段階と、 − 長い周期（ＴH ）と短い周期（ＴL ）との間の差が
    予め定められたスレッショールドより小さいとき、長い
    周期を減少させることと短い周期を増加させることを禁
    止する段階と、 を備えた請求項１に記載の基準信号（ＳＹＮＣ）に関連
    して内部信号（Ｆint）を同期する方法。
  5. 【請求項５】 − 長い周期（ＴH ）を最大周期と比較
    し、もしそれらの周期が等しければ長い周期を増加させ
    ることを禁止する段階と、 − 短い周期（ＴL ）を最小周期と比較し、もしそれら
    の周期が等しければ短い周期を減少させることを禁止す
    る段階と、 を備えた請求項１に記載の基準信号（ＳＹＮＣ）に関連
    して内部信号（Ｆint）を同期する方法。
  6. 【請求項６】 基準信号（ＳＹＮＣ）に関連して内部信
    号（Ｆint ）を同期する装置であって、前記それぞれの
    信号は定格の周波数で発生する通常のパルスを備え、 − もし前記内部信号（Ｆint ）の位相が同期信号（Ｓ
    ＹＮＣ）の位相に関して進んでいれば、予め定められた
    論理状態（“１”）の位相比較信号（ＳＧＮ）を提供
    し、もしそうでなければ、相補的な論理状態（“０”）
    の位相比較信号（ＳＧＮ）を提供する、位相比較器（１
    ０）と、 − クロック（ＣＫ）を供給され前記内部信号（Ｆ
    int ）を提供するプログラマブル周波数除算器（１３）
    と、 − 前記除算器をプログラムするために、もし前記位相
    比較信号が予め定められた状態（“１”）であれば大き
    な２進数（ＮH ）を前記除算器に提供し、もしそうでな
    ければ、小さな２進数（ＮL ）を前記除算器に提供す
    る、マルチプレクサ（１４）と、 − 位相比較信号（ＳＧＮ）の最新の状態を順次に格納
    するための手段（３４）と、 − 前記内部信号（Ｆint ）によってクロックされマル
    チプレクサに前記大きな２進数（ＮH ）を提供する第１
    のカウント手段（１６）と、 − 位相比較信号（ＳＧＮ）の格納された最新の状態が
    予め定められた状態（“１”）の単一の状態を有すると
    き、第１のカウント手段（１６）をカウント・ダウンす
    る位置に設定する、第１の検出手段（４３）と、 − 前記内部信号（Ｆint ）によってクロックされマル
    チプレクサ（１４）に前記小さな２進数（ＮL ）を提供
    する第２のカウント手段（１７）と、 − 位相比較信号（ＳＧＮ）の格納された最新の状態が
    相補的な状態（“０”）の単一の状態を有するとき、第
    ２のカウント手段（１７）をカウント・アップする位置
    に設定する、第２の検出手段（４６）と、 を備えたことを特徴とする基準信号（ＳＹＮＣ）に関連
    して内部信号（Ｆint）を同期する装置。
  7. 【請求項７】 − 位相比較信号（ＳＧＮ）の格納さ
    れたすべての状態が予め定められた状態（“１”）であ
    るとき、第１のカウント手段（１６）をカウント・アッ
    プする位置に設定する、第３の検出手段（３７）と、 − 位相比較信号（ＳＧＮ）の格納されたすべての状態
    が相補的な状態（“０”）であるとき、第２のカウント
    手段（１７）をカウント・ダウンする位置に設定する、
    第４の検出手段（４０）と、 を備えた請求項６に記載の基準信号（ＳＹＮＣ）に関連
    して内部信号（Ｆint）を同期する装置。
  8. 【請求項８】 前記大きな２進数（ＮH ）と小さな２進
    数（ＮL ）とを比較し、もし前記大きな２進数が小さな
    ２進数より小さいかあるいは等しいときに、前記第１の
    カウント手段（１６）と第２のカウント手段（１７）を
    待機状態に設定する、第１の比較器（５４）を備えた請
    求項７に記載の基準信号（ＳＹＮＣ）に関連して内部信
    号（Ｆint ）を同期する装置。
  9. 【請求項９】 − 前記大きな２進数（ＮH ）を最大２
    進数（５１１）と比較し、もし前記大きな２進数（Ｎ
    H ）が大きければ、前記カウント手段（１６）を待機状
    態に設定する、第２の比較器と、 − 前記小さな２進数（ＮL ）を最小２進数（０）と比
    較し、もし前記小さな２進数（ＮL ）が小さければ、前
    記カウント手段（１７）を待機状態に設定する、第３の
    比較器と、 を備えた請求項６に記載の基準信号（ＳＹＮＣ）に関連
    して内部信号（Ｆint）を同期する装置。
  10. 【請求項１０】 前記プログラマブル除算器（１３）
    が、マルチプレクサ（１４）によって提供される数値に
    よってプログラムされるパルス発生器（６４）の出力信
    号によっていずれかが選択される２つの別個の数値によ
    る除算器（６０）を備える、請求項６に記載の基準信号
    （ＳＹＮＣ）に関連して内部信号（Ｆin t ）を同期する
    装置。
JP4220987A 1991-07-30 1992-07-29 信号を同期するための方法と装置 Withdrawn JPH05243982A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9109925 1991-07-30
FR9109925A FR2680058B1 (fr) 1991-07-30 1991-07-30 Procede et dispositif de synchronisation d'un signal.

Publications (1)

Publication Number Publication Date
JPH05243982A true JPH05243982A (ja) 1993-09-21

Family

ID=9415924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4220987A Withdrawn JPH05243982A (ja) 1991-07-30 1992-07-29 信号を同期するための方法と装置

Country Status (5)

Country Link
US (2) US5319681A (ja)
EP (1) EP0526359B1 (ja)
JP (1) JPH05243982A (ja)
DE (1) DE69214055T2 (ja)
FR (1) FR2680058B1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5832048A (en) * 1993-12-30 1998-11-03 International Business Machines Corporation Digital phase-lock loop control system
US5570066A (en) * 1994-08-30 1996-10-29 Motorola, Inc. Method of programming a frequency synthesizer
US6310922B1 (en) * 1995-12-12 2001-10-30 Thomson Consumer Electronics, Inc. Method and apparatus for generating variable rate synchronization signals
US5784332A (en) * 1996-12-12 1998-07-21 Micron Technology Corporation Clock frequency detector for a synchronous memory device
US6172935B1 (en) 1997-04-25 2001-01-09 Micron Technology, Inc. Synchronous dynamic random access memory device
US6628276B1 (en) 2000-03-24 2003-09-30 Stmicroelectronics, Inc. System for high precision signal phase difference measurement
US6826247B1 (en) 2000-03-24 2004-11-30 Stmicroelectronics, Inc. Digital phase lock loop

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646452A (en) * 1971-02-16 1972-02-29 Ibm Second order digital phaselock loop
DE2413604A1 (de) * 1974-03-21 1975-09-25 Blaupunkt Werke Gmbh Phasenverriegelte regelschleife
US4280099A (en) * 1979-11-09 1981-07-21 Sperry Corporation Digital timing recovery system
US4400817A (en) * 1980-12-30 1983-08-23 Motorola, Inc. Method and means of clock recovery in a received stream of digital data
DE3374829D1 (en) * 1983-09-07 1988-01-14 Ibm Phase-locked clock
US4748644A (en) * 1986-01-29 1988-05-31 Digital Equipment Corporation Method and apparatus for a constant frequency clock source in phase with a variable frequency system clock
JPH0744448B2 (ja) * 1986-03-31 1995-05-15 株式会社東芝 デジタル位相同期ル−プ回路
JPH0770991B2 (ja) * 1986-08-27 1995-07-31 日本電気株式会社 クロツク再生回路
US4820993A (en) * 1987-08-17 1989-04-11 Cyclotomics, Inc. Digital phase lock loop
DE3882489T2 (de) * 1987-11-16 1994-02-17 Sanyo Electric Co PLL-Schaltung zum Generieren eines mit einem Eingangssignal mittels eines geschalteten Teilers synchronisierten Ausgangssignals.
US4890305A (en) * 1988-02-12 1989-12-26 Northern Telecom Limited Dual-tracking phase-locked loop
US5077529A (en) * 1989-07-19 1991-12-31 Level One Communications, Inc. Wide bandwidth digital phase locked loop with reduced low frequency intrinsic jitter

Also Published As

Publication number Publication date
EP0526359B1 (fr) 1996-09-25
FR2680058A1 (fr) 1993-02-05
USRE36090E (en) 1999-02-09
EP0526359A1 (fr) 1993-02-03
DE69214055D1 (de) 1996-10-31
FR2680058B1 (fr) 1994-01-28
US5319681A (en) 1994-06-07
DE69214055T2 (de) 1997-04-03

Similar Documents

Publication Publication Date Title
US4791386A (en) Digital phase-locked loop with random walk filter
US6304116B1 (en) Delay locked looped circuits and methods of operation thereof
US6737896B2 (en) Synchronous circuit
IE49241B1 (en) Digital phase control circuit including an auxiliary circuit
US5574757A (en) Phase-locked loop circuit having a timing holdover function
US5012198A (en) Digital PLL circuit having reduced lead-in time
US4617520A (en) Digital lock detector for a phase-locked loop
US5197086A (en) High speed digital clock synchronizer
US4531102A (en) Digital phase lock loop system
US4689577A (en) Circuit for synchronizing an oscillator to a pulse train
US5214682A (en) High resolution digitally controlled oscillator
JPH05243982A (ja) 信号を同期するための方法と装置
US5126693A (en) Circuit and method of reducing phase jitter in a phase lock loop
US6757349B1 (en) PLL frequency synthesizer with lock detection circuit
KR200314154Y1 (ko) 디피피엘엘에서 주파수와 위상 동시 보상 장치
JPS5957530A (ja) 位相同期回路
EP0479237B1 (en) Phase-locked oscillation circuit system with measure against shut-off of input clock
JP2770204B2 (ja) 位相同期ループ用デジタルロック検出器及び方法
JP2806675B2 (ja) 収束モード切り換え式ディジタルｐｌｌ装置
US5715286A (en) Digital phase synchronous circuit and data receiving circuit including the same
JP3132657B2 (ja) クロック切替回路
JP3159585B2 (ja) クロック抽出回路
JPH0349319A (ja) 同期検出方式
JP3005549B1 (ja) Ｐｌｌ回路及びそのｐｌｌ同期方法
JP2919153B2 (ja) ディジタルｐｌｌ回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991005