JPH05243981A - ディジタルフェーズロックループの動作モードの制御方法及び装置 - Google Patents

ディジタルフェーズロックループの動作モードの制御方法及び装置

Info

Publication number
JPH05243981A
JPH05243981A JP4266316A JP26631692A JPH05243981A JP H05243981 A JPH05243981 A JP H05243981A JP 4266316 A JP4266316 A JP 4266316A JP 26631692 A JP26631692 A JP 26631692A JP H05243981 A JPH05243981 A JP H05243981A
Authority
JP
Japan
Prior art keywords
signal
input
loop
phase
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4266316A
Other languages
English (en)
Other versions
JP2710901B2 (ja
Inventor
Jean-Luc Lafon
ジヤン−リユツク・ラフオン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Original Assignee
Alcatel CIT SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel CIT SA filed Critical Alcatel CIT SA
Publication of JPH05243981A publication Critical patent/JPH05243981A/ja
Application granted granted Critical
Publication of JP2710901B2 publication Critical patent/JP2710901B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1077—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the phase or frequency detection means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】 ディジタルフェーズロックループの動作モー
ドの制御方法及び装置を提供する。 【構成】 本発明方法は、ループ内部のディジタルクロ
ック信号の周波数の増分または減分を制御する所謂カウ
ンタを含むディジタルフェーズロックループの動作モー
ドの制御方法であって、前記ループの入力信号が個々の
存在毎に任意の位相状態で断続的に印加され、制御方法
が順次に以下の段階、即ち、前記入力信号の存在開始を
検出する段階、前記ループを比較的高速で同期させるた
めに前記カウンタの比較的小さい値のカウント範囲を選
択する段階、前記ループの同期を検出する段階、前記存
在中に発生する前記入力信号の位相の不測の変動を比較
的強力にフィルタリングするために前記カウンタの比較
的大きい値のカウント範囲を選択し、これを次の入力信
号の存在開始を検出するまで維持する段階を含む。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はディジタル信号処理の分
野に関する。より詳細には本発明は、ディジタルフェー
ズロックループと呼ばれる装置に関する。
【０００２】
【従来の技術】この種の装置はよく知られている。この
種の装置が、ループによって供給される出力側のディジ
タル信号の位相を該ループによって受信された入力側の
ディジタル信号の位相に従属させること、及び、装置
が、ループの内部発振器によって供給されるクロック信
号の周波数を、入力側の前記信号と出力側の前記信号と
の間に存在する位相差に従って増分または減分すること
を主要機能としていることをまず確認しておく。
【０００３】前記発振器によって供給されるクロック信
号の周波数の増分または減分の制御信号は、カウンタの
オーバーフロー出力から供給される。該カウンタは、前
記位相差を表示する信号によって励起され、前記内部発
振器によって供給されるクロック信号のクロックサイク
ルに従ってカウントする。この種のループによって位相
制御を行なうためには、カウンタのカウント範囲に従っ
て多少とも高度な低域フィルタリングまたは積分を行な
うことが必要である。一般にカウント範囲は（前記ルー
プの次数が１に等しいかまたは１よりも大きいかに従っ
て）カウンタの１つまたは複数の制御係数を操作するこ
とによって調整される。
【０００４】このようなループの用途次第で、この種の
フィルタリングを任意に使用し得る。但し、高度なフィ
ルタリングを行なうほどループの同期時間が長くなるこ
とは勿論理解されよう。
【０００５】
【発明が解決しようとする課題】本発明は、短時間の同
期及び高度なフィルタリングの２つの目的を果たすこと
が要求される用途に適している。
【０００６】本発明は特に、所謂アダプタ装置を介して
非同期モード転送形電気通信網に接続された電気通信端
末の同期のために使用される。アダプタ装置は、該端末
に対する同期インタフェースを復元し得る。かかるアダ
プタ装置は実際、前記同期インタフェースの基本周波数
に等しい平均周波数を有するクロック信号を発生するた
めにディジタルフェーズロックループを使用する。この
ようにして発生するクロック信号の位相は、アダプタ装
置によって通信網から受信されたデータのクロックサイ
クルに等しいクロックサイクルを有する入力側のクロッ
ク信号の位相に従属する。
【０００７】このような用途では実際、該端末に対する
呼（ｃｏｍｍｕｎｉｃａｔｉｏｎ）を成立させるために
比較的短時間で同期を得ることが必要であり、同時に、
インタフェース管理規格によって規定された一般に厳格
な条件を満たすために、前記同期インタフェースの基本
周波数に等しい平均周波数を有するクロック信号の許容
最大ジッタに基づく比較的高度なフィルタリングが要求
される。
【０００８】
【課題を解決するための手段】本発明の目的は、ループ
内部の発振器から供給されるディジタルクロック信号の
周波数の増分または減分を制御する所謂カウンタを含む
ディジタルフェーズロックループの動作モードの制御方
法であって、前記ループの入力信号が、個々の存在毎に
任意の位相状態で断続的に印加され、制御方法が、順次
に以下の段階、即ち、前記入力信号の存在開始を検出す
る段階、前記ループを比較的高速で同期させるために前
記カウンタの比較的小さい値のカウント範囲を選択する
段階、前記ループの同期を検出する段階、前記存在中に
発生する前記入力信号の位相の不測の変動を比較的強力
にフィルタリングするために前記カウンタの比較的大き
い値のカウント範囲を選択し、これを次の入力信号の存
在開始を検出するまで維持する段階を含むことを特徴と
するディジタルフェーズロックループの動作モードの制
御方法を提供することである。
【０００９】本発明の別の目的は、本発明の方法を実施
する装置を提供することである。
【００１０】本発明装置の特徴は、前記フェーズロック
ループが、入力側の前記信号と出力側の前記信号との間
の位相差を検出する位相差検出器を含み、前記位相差検
出器の出力信号が、出力側の信号の所与のタイプの遷移
と一致する第１タイプの遷移と、入力側の信号の所与の
タイプの遷移と一致する第２タイプの遷移とを有し、装
置が、前記同期検出段階を実行するための同期検出手段
を含み、前記同期検出手段は、出力側の信号が前記所与
のタイプの反対のタイプの遷移を有するときに位相検出
器の出力信号をサンプリングする手段と、サンプリング
によって得られた３つ以上の連続するサンプルのグルー
プを記憶する手段と、前記サンプルの少なくとも２つが
同じ論理レベルを有していなかった最初の時刻を検出す
る手段とを含むことである。
【００１１】
【実施例】添付図面に示す非限定実施例に基づく以下の
記載より本発明のその他の目的及び特徴がより十分に理
解されよう。
【００１２】図１は、例えば１に等しい次数を有するデ
ィジタルフェーズロックループ１を示す。このフェーズ
ロックループの内部構造は図１に示していないが、この
フェーズロックループは、入力側に信号ＦＩＮを受容
し、出力側に信号ＦＯＵＴを供給する。このループは更
に、係数選択手段２を介して、増分または減分を制御す
るカウンタのカウント範囲制御係数Ｋを受容し、更に、
位相検出器から出力信号ＥＣＰＤを供給する。
【００１３】この実施例の位相検出器は、印加された信
号の遷移に基づく制御を行なう型の検出器であり、例え
ば以下の記載では、信号ＦＯＵＴの立下り遷移が信号Ｅ
ＣＰＤを高レベルに移行させ、その後に生じた信号ＦＩ
Ｎの立下り遷移が信号ＥＣＰＤを低レベルに移行させ
る。
【００１４】図１は更に、入力信号の存在開始の検出手
段３を示す。前記に挙げたような非同期モードで転送す
べき電気通信網に接続された電気通信端末の同期のため
に本発明を使用する場合、入力側の信号が存在するとき
には、これらの入力側の信号はセル列または一定長さの
パケット列から構成されており、同列中のセルは該通信
網を介して成立する同一の呼に所属する。従って得られ
たセル列は、該当する端末に対する呼が生じているか否
かに従って断続的に供給される。
【００１５】検出手段３はディジタル信号ＳＹＣＥを受
信する。該信号のクロックサイクルはこれらのセルの到
着クロックサイクルから成る。該信号はまたフェーズロ
ックループに対する入力信号ＦＩＮを構成する。
【００１６】図１は更に、フェーズロックループ１の同
期検出手段５及び係数選択手段２の制御手段６を示す。
手段５は、図２を参照しながら後述するように信号ＥＣ
ＰＤ及びＦＯＵＴに基づいて動作する。手段６は図２を
参照しながら後述するように手段５から供給される信号
ＲＥＳと信号ＰＰＳＣＥ及びＦＯＵＴに基づいて動作
し、係数選択手段２の制御信号ＳＹＢ１Ｂ２を供給す
る。
【００１７】図２によれば、同期検出手段５は、信号Ｅ
ＣＰＤを信号ＦＯＵＴによってサンプリングし、得られ
た複数の連続サンプルを記憶する手段５０を含む。図２
の実施例では記憶される連続サンプル数は３であるが、
記憶されるサンプル数がもっと多い数でもよい。
【００１８】図２に示す手段５０は３つのＤ型フリップ
フロップ５１、５２、５３を含み、該フリップフロップ
のクロック入力Ｃは、信号ＦＯＵＴを受信し、フリップ
フロップ５１のＤ入力は信号ＥＣＰＤを受信し、フリッ
プフロップ５２のＤ入力はフリップフロップ５１のＱ出
力によって供給される信号Ｄ０を受信し、フリップフロ
ップ５３のＤ入力はフリップフロップ５２のＱ出力によ
って供給される信号Ｄ１を受信する。更に、フリップフ
ロップ５３のＱ出力によって信号Ｄ２が供給される。
【００１９】同期検出手段５はまた、手段５０に記憶さ
れたサンプルのうちの２つのサンプルの値の不一致を検
出する回路５４を含む。
【００２０】図２に示す回路５４はＯＲゲート５５を含
み、このＯＲゲート５５の第１入力は、信号Ｄ０、Ｄ
１、Ｄ２の反転信号−（Ｄ０）、−（Ｄ１）、−（Ｄ
２）を受信するＡＮＤゲート５６の出力信号を受容し、
ゲート５５の第２入力は信号Ｄ０、Ｄ１、Ｄ２を受信す
るＡＮＤゲート５７の出力信号を受容する。
【００２１】ＯＲゲート５５の出力信号が同期検出手段
の出力信号ＲＥＳを構成する。
【００２２】本発明によれば、ループが周波数の増分ま
たは減分によって処理されるため、即ち周波数の連続的
変化でなく不連続変化によって処理されるため、理想同
期時刻は実際に検出することはできないが、受容した信
号の遷移によって制御される位相検出器の出力信号ＥＣ
ＰＤが理想同期時刻を取り囲む反対レベルの２つのサン
プルを与えるという特性が利用される。
【００２３】手段５０によってこのように検出される同
期時刻は、前記のごとく記憶された３つのサンプルのう
ちの２つのサンプルが反対レベルを最初に有したときに
得られる。
【００２４】実際には、同期が一度得られた後は信号Ｅ
ＣＰＤがこの特性を比較的頻繁にチェックし、同期が得
られる前はあまり頻繁にはチェックしないので、信号Ｒ
ＥＳがそのままで図１の係数選択手段２によって使用さ
れるのでなく、後述するように回路６で処理された後で
使用される。
【００２５】論理レベル１をＤ入力に受信し信号ＲＥＳ
をインバータ５８によって反転させて得られた信号−
（ＲＥＳ）をクロック入力に受信するＤフリップフロッ
プ６１によって信号ＩＮＨＳＹがまず生成される。
【００２６】フリップフロップ６１は更に、その零リセ
ット入力ＲＤに、以下のごとく生成される信号ＣＰＳＣ
Ｅを受信する。
【００２７】信号ＣＰＳＣＥは、第１フリップフロップ
６３のＱ出力が第２フリップフロップ６４のＤ入力に接
続され該２フリップフロップ６４のＱ出力が第３フリッ
プフロップ６５のＤ入力に接続されることによってカス
ケード接続された３つのフリップフロップ６３、６４、
６５のＱ出力に夫々接続された３つの入力を有するＯＲ
ゲート６２の出力に得られる。
【００２８】更に、第１フリップフロップ６３のＤ入力
は更に、信号ＰＰＳＣＥの反転信号−（ＰＰＳＣＥ）を
受信し、これらの３つのフリップフロップのクロック入
力は信号ＦＯＵＴの周波数の１／４に等しい周波数の信
号ＱＦＯＵＴを受信する。
【００２９】従って信号ＩＮＨＳＹは、同期に対応して
信号ＲＥＳの最初の切換えを行なうために、入力信号の
存在開始の検出後に所定時間が経過した後の最初の信号
の切換えだけを考察する。この実施例でこの所定時間は
信号ＦＯＵＴの１／４周期に相当する。
【００３０】係数選択制御信号ＳＹＢ１Ｂ２は、信号Ｃ
ＰＳＣＥとＤ型フリップフロップ６７のＱ出力によって
供給される信号を夫々受信する２つの入力を有するＯＲ
ゲート６６の出力に得られる。このＤ型フリップフロッ
プ６７のＤ入力は論理レベル「１」を受容し、クロック
入力は信号ＩＮＨＳＹを受容し、零リセット入力は信号
ＣＰＳＣＥを受容する。
【００３１】従って、入力信号の存在開始の検出と同期
検出との間では信号ＳＹＢ１Ｂ２が第１論理レベルを有
し、この論理レベルでは、同期時間を短縮するための比
較的小さいカウント範囲に対応する第１係数値が選択さ
れ、同期検出の後または入力信号ＦＩＮが存在しないと
きには、信号ＳＹＢ１Ｂ２が第２論理レベルを有し、こ
の論理レベルでは、入力信号ＦＩＮの位相変化を有効に
フィルタリングするための比較的大きいカウント範囲に
対応する第２の係数値が選択される。
【００３２】図４はカウント範囲選択モードを示す時間
図である。図４の時間図の１行目は信号ＰＰＳＣＥを示
しており、この信号の論理レベル「０」から論理レベル
「１」への移行は入力信号の存在開始が検出されたこと
を示す。
【００３３】時間図の２行目は信号ＦＯＵＴを示す。
【００３４】時間図の３行目は信号ＣＰＳＣＥを示す。
この信号は、信号ＰＰＳＣＥの遷移後の信号ＦＯＵＴの
最初の遷移で論理レベル「１」になり、この実施例で
は、信号ＦＯＵＴの連続４周期のあいだ該論理レベル１
に維持される。
【００３５】時間図の４行目は信号ＲＥＳを示す。この
信号は、フェーズロックループの同期に対応する立下り
遷移を有している。実際にはこの立下り遷移に続いて時
間図に示すような立上り遷移が存在する。
【００３６】時間図の５行目は信号ＩＮＨＳＹを示す。
該信号は信号ＲＥＳの立下り遷移で論理レベル「０」か
ら論理レベル「１」に移行し、信号ＣＰＳＣＥが論理レ
ベル「０」に維持されている間は論理レベル「１」に維
持される。
【００３７】時間図の最後の行は、係数選択制御信号Ｓ
ＹＢ１Ｂ２を示す。これは以下のチェックテーブルでチ
ェックされる：
【００３８】
【表１】
【００３９】図３に示す入力信号の存在開始の検出手段
３は本質的に、連続するｎ個の入射セルをカウントする
ように入射信号ＳＹＣＥのクロックサイクルをｎによっ
て除算し、このカウントの結果を、この実施例では出力
側の信号ＦＯＵＴに基いて信号ＦＯＵＴのクロックサイ
クルを同じ値ｎで除算することによって得られたクロッ
クサイクルで処理する。
【００４０】図３に示した実施例ではｎの値として４が
選択されている。従ってこの検出手段３は、カウント数
ｎを有するカウンタ３０を含んでおり、カウンタ３０
は、カスケード接続された２つのフリップフロップ３
１、３２から形成されている。即ち第１フリップフロッ
プ３１のＱ出力が第２フリップフロップ３２のクロック
入力に接続されている。フリップフロップ３１のクロッ
ク入力は更に、入射クロック信号ＳＹＣＥを受信し、フ
リップフロップ３２は出力信号ＱＦＥＮを与える。これ
らの２つのフリップフロップ３１、３２は夫々、信号Ｆ
ＯＵＴから誘導されるクロック信号発生器３３から発生
した信号ＲＴＤＦＮ及び信号ＲＴＱＦＮによって零にリ
セットされる。
【００４１】カウンタ３０から出力された信号ＱＦＥＮ
はＤ型フリップフロップ３４のクロック入力に印加され
る。該フリップフロップ３４のＤ入力は論理レベル
「１」になっている。
【００４２】フリップフロップ３４のＱ出力はフリップ
フロップ３５のＤ入力に接続されており、フリップフロ
ップ３５のクロック入力は発生器３３から送出された信
号ＲＴＱＦＮを受信する。フリップフロップ３５の出力
Ｑは入力信号の存在開始の表示信号ＰＰＳＣＥを供給す
る。
【００４３】また、フリップフロップ３４はその零リセ
ット入力に発生器３３から供給され信号ＲＴＱＦＮを受
信する。
【００４４】この実施例では発生器３３が、フリップフ
ロップ３１、３２と同様にカスケード接続された２つの
フリップフロップ３６、３７を含む除数４の分周器を含
んでいる。フリップフロップ３６は更に、そのクロック
入力に信号ＦＯＵＴを供給し、そのＱ出力に信号ＤＦＯ
ＵＴを受信し、フリップフロップ３７はその出力Ｑに信
号ＱＦＯＵＴを供給する。
【００４５】発生器３３は更に、信号ＤＦＯＵＴと信号
ＦＯＵＴの反転信号である信号−（ＦＯＵＴ）を受信
し、信号ＲＴＤＦＮを供給するＡＮＤゲート３８を含
む。
【００４６】発生器３３はまた、信号ＱＦＯＵＴと信号
ＤＦＯＵＴの反転信号である信号−（ＤＦＯＵＴ）を受
信し、信号ＲＴＱＦＮを供給するＡＮＤゲート３９を含
む。
【図面の簡単な説明】
【図１】ディジタルフェーズロックループに使用される
本発明の制御装置のブロック図である。
【図２】図１の制御装置で使用され得るフェーズロック
ループの同期検出手段とカウント範囲選択制御手段との
実施例の概略図である。
【図３】図１の制御装置で使用され得る入力信号の存在
開始の検出手段の実施例の概略図である。
【図４】前記カウント範囲選択の制御を示す時間図であ
る。
【符号の説明】
１ ディジタルフェーズロックループ ２ 係数選択手段 ３ 入力信号の存在開始の検出手段 ５ 同期検出手段 ６ 制御手段
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１１月３０日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図４】
【図３】

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ループ内部の発振器から供給されるディ
    ジタルクロック信号の周波数の増分または減分を制御す
    る所謂カウンタを含むディジタルフェーズロックループ
    の動作モードの制御方法であって、前記ループの入力信
    号が個々の存在毎に任意の位相状態で断続的に印加さ
    れ、制御方法が順次に以下の段階、即ち、 前記入力信号の存在開始を検出する段階、 前記ループを比較的高速で同期させるために前記カウン
    タの比較的小さい値のカウント範囲を選択する段階、 前記ループの同期を検出する段階、 前記存在中に発生する前記入力信号の位相の不測の変動
    を比較的強力にフィルタリングするために前記カウンタ
    の比較的大きい値のカウント範囲を選択し、これを次の
    入力信号の存在開始を検出するまで維持する段階を含む
    ことを特徴とするディジタルフェーズロックループの動
    作モードの制御方法。
  2. 【請求項２】 前記フェーズロックループが、入力側の
    前記信号と出力側の前記信号との間の位相差を検出する
    位相差検出器を含み、前記位相差検出器の出力信号が、
    出力側の信号の所与のタイプの遷移と一致する第１タイ
    プの遷移と、入力側の信号の所与のタイプの遷移と一致
    する第２タイプの遷移とを有し、装置が、前記同期検出
    段階を実行するための同期検出手段を含み、前記同期検
    出手段は、出力側の信号が前記所与のタイプの反対のタ
    イプの遷移を有するときに位相検出器の出力信号をサン
    プリングする手段と、サンプリングによって得られた３
    つ以上の連続するサンプルのグループを記憶する手段
    と、前記サンプルの少なくとも２つが同じ論理レベルを
    有していなかった最初の時刻を検出する手段とを含むこ
    とを特徴とする請求項１に記載の方法を実施する装置。
  3. 【請求項３】 装置が、前記カウント範囲選択段階を実
    行するための２進信号発生器を含み、前記２進信号発生
    器は、論理レベル「１」に設定されたＤ入力と同期検出
    手段から出力された信号を受容するクロック入力と、入
    力側の信号の存在開始の検出手段からタイミング手段を
    介して信号を受信する零リセット入力とを有するＤ型フ
    リップフロップと、一方では前記フリップフロップのＱ
    出力によって供給される信号を受容し他方では前記フリ
    ップフロップの零リセット入力に印加された信号を受容
    し、且つ２進信号を供給するＯＲ論理ゲートとを含むこ
    とを特徴とする請求項１に記載の方法を実施する装置。
JP4266316A 1991-10-04 1992-10-05 ディジタルフェーズロックループの動作モードの制御方法及び装置 Expired - Lifetime JP2710901B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9112265A FR2682236B1 (fr) 1991-10-04 1991-10-04 Procede et dispositif de commande de mode de fonctionnement d'une boucle a verrouillage de phase numerique
FR9112265 1991-10-04

Publications (2)

Publication Number Publication Date
JPH05243981A true JPH05243981A (ja) 1993-09-21
JP2710901B2 JP2710901B2 (ja) 1998-02-10

Family

ID=9417617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4266316A Expired - Lifetime JP2710901B2 (ja) 1991-10-04 1992-10-05 ディジタルフェーズロックループの動作モードの制御方法及び装置

Country Status (8)

Country Link
US (1) US5268653A (ja)
EP (1) EP0541408B1 (ja)
JP (1) JP2710901B2 (ja)
AT (1) ATE157491T1 (ja)
CA (1) CA2079762C (ja)
DE (1) DE69221818T2 (ja)
ES (1) ES2104871T3 (ja)
FR (1) FR2682236B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3241079B2 (ja) * 1992-02-24 2001-12-25 株式会社日立製作所 ディジタル位相同期回路
JP2964912B2 (ja) * 1995-04-28 1999-10-18 日本電気株式会社 デジタルｐｌｌ
US6570947B1 (en) 1999-09-24 2003-05-27 Motorola, Inc. Phase lock loop having a robust bandwidth and a calibration method thereof
US6208211B1 (en) 1999-09-24 2001-03-27 Motorola Inc. Low jitter phase locked loop having a sigma delta modulator and a method thereof
US6181168B1 (en) 1999-09-24 2001-01-30 Motorola, Inc. High speed phase detector and a method for detecting phase difference

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62232219A (ja) * 1986-04-01 1987-10-12 Sanyo Electric Co Ltd デジタル位相同期回路
JPS6468127A (en) * 1987-09-09 1989-03-14 Nec Corp Oscillation circuit
JPH0338673A (ja) * 1989-07-06 1991-02-19 Dai Ichi Kasei Kk マグネットローラの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3989931A (en) * 1975-05-19 1976-11-02 Rockwell International Corporation Pulse count generator for wide range digital phase detector
US4316152A (en) * 1979-09-24 1982-02-16 Hewlett-Packard Company Data tracking phase locked loop
US4587496A (en) * 1984-09-12 1986-05-06 General Signal Corporation Fast acquisition phase-lock loop
IT1184024B (it) * 1985-12-17 1987-10-22 Cselt Centro Studi Lab Telecom Perfezionamenti ai circuiti ad aggancio di fase numerici

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62232219A (ja) * 1986-04-01 1987-10-12 Sanyo Electric Co Ltd デジタル位相同期回路
JPS6468127A (en) * 1987-09-09 1989-03-14 Nec Corp Oscillation circuit
JPH0338673A (ja) * 1989-07-06 1991-02-19 Dai Ichi Kasei Kk マグネットローラの製造方法

Also Published As

Publication number Publication date
EP0541408A1 (fr) 1993-05-12
CA2079762C (fr) 1999-08-03
DE69221818T2 (de) 1998-01-02
JP2710901B2 (ja) 1998-02-10
FR2682236B1 (fr) 1997-01-03
FR2682236A1 (fr) 1993-04-09
CA2079762A1 (fr) 1993-04-05
ATE157491T1 (de) 1997-09-15
DE69221818D1 (de) 1997-10-02
EP0541408B1 (fr) 1997-08-27
ES2104871T3 (es) 1997-10-16
US5268653A (en) 1993-12-07

Similar Documents

Publication Publication Date Title
EP0375770B1 (en) Fast locking phase-locked loop utilizing frequency estimation
JP3098027B2 (ja) 位相ロック回路及び該位相ロック回路より成る周波数逓倍器
US4573017A (en) Unitary phase and frequency adjust network for a multiple frequency digital phase locked loop
US4574243A (en) Multiple frequency digital phase locked loop
US5313496A (en) Digital demodulator circuit
JPS6340370B2 (ja)
US5012198A (en) Digital PLL circuit having reduced lead-in time
US4668917A (en) Phase comparator for use with a digital phase locked loop or other phase sensitive device
US4466110A (en) Artificial sync signal adding circuit
JPH07245603A (ja) ジッタ抑圧制御方法およびその回路
US5268652A (en) Circuit for detecting locking of a digital phase locked loop
CN113300799B (zh) 适用于jesd204b协议的时钟同步方法、电路及逻辑设备
EP0670635B1 (en) Phase-locked loop oscillator, and moving-average circuit, and division-ratio equalization circuit suitable for use in the same
JPH05243981A (ja) ディジタルフェーズロックループの動作モードの制御方法及び装置
JPS5957530A (ja) 位相同期回路
EP0490178B1 (en) Lock detector for a digital phase locked loop
US4653074A (en) Bit sync generator
JPH0349319A (ja) 同期検出方式
EP0475468A2 (en) Phase comparator for a digital phase locked loop
JPH08316948A (ja) ビット同期回路及びビット同期方法
US6683501B2 (en) High speed digitally voltage controlled oscillator
JPH0440029A (ja) シンボルタイミング再生回路
JPH01296734A (ja) クロック、データ信号の位相同期回路
RU2167493C1 (ru) Устройство синхронизации
JP3047967B2 (ja) 網同期クロック制御システム及び網同期クロック制御方法