JPH05243415A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPH05243415A JPH05243415A JP7514492A JP7514492A JPH05243415A JP H05243415 A JPH05243415 A JP H05243415A JP 7514492 A JP7514492 A JP 7514492A JP 7514492 A JP7514492 A JP 7514492A JP H05243415 A JPH05243415 A JP H05243415A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- protrusion
- wiring board
- solder bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 実装されたＩＣチップからの放熱を容易に
し、バンプ間の短絡の発生を防止して、実装の信頼性を
向上する。 【構成】 ＩＣチップ１が実装される配線基板３に、Ｉ
Ｃチップ１と面接触可能な凸部５を一体に形成した。
し、バンプ間の短絡の発生を防止して、実装の信頼性を
向上する。 【構成】 ＩＣチップ１が実装される配線基板３に、Ｉ
Ｃチップ１と面接触可能な凸部５を一体に形成した。
Description
【０００１】
【産業上の利用分野】本発明は、フリップチップ実装ま
たはＴＡＢ実装などにより、ＩＣチップがフェイスダウ
ンで実装される配線基板に関する。
たはＴＡＢ実装などにより、ＩＣチップがフェイスダウ
ンで実装される配線基板に関する。
【０００２】
【従来の技術】消費電力の大きいＩＣチップなどをフェ
イスダウンでセラミック基板などに実装するとき、ＩＣ
チップから発生する熱をＩＣ端子部を介して基板から放
熱させるだけでは十分に放熱できない場合がある。この
ような場合、従来は図６に示すように、ＩＣチップ１１
の裏面にヒートシンク１２を取り付けて放熱を行なって
いた。なお、図６に示すＩＣチップ１１は、リード１３
を介して基板１４上のランド１５にＴＡＢ実装した場合
を示している。
イスダウンでセラミック基板などに実装するとき、ＩＣ
チップから発生する熱をＩＣ端子部を介して基板から放
熱させるだけでは十分に放熱できない場合がある。この
ような場合、従来は図６に示すように、ＩＣチップ１１
の裏面にヒートシンク１２を取り付けて放熱を行なって
いた。なお、図６に示すＩＣチップ１１は、リード１３
を介して基板１４上のランド１５にＴＡＢ実装した場合
を示している。
【０００３】
【発明が解決しようとする課題】しかしながら図６に示
す従来の放熱構造では、ヒートシンク１２を取り付ける
ために高密度実装や薄型実装が困難となり、しかも別部
品としてのヒートシンク１２が必要なため、コスト高に
なるという問題があった。
す従来の放熱構造では、ヒートシンク１２を取り付ける
ために高密度実装や薄型実装が困難となり、しかも別部
品としてのヒートシンク１２が必要なため、コスト高に
なるという問題があった。
【０００４】また大型のＩＣチップを半田バンプを介し
て基板上にフリップチップ実装する場合、ＩＣペレット
の自重が重いため、半田溶融中にＩＣチップが沈下して
半田バンプをつぶし、隣接するバンプ間に短絡が生じる
おそれもあった。
て基板上にフリップチップ実装する場合、ＩＣペレット
の自重が重いため、半田溶融中にＩＣチップが沈下して
半田バンプをつぶし、隣接するバンプ間に短絡が生じる
おそれもあった。
【０００５】本発明はこのような状況に鑑みてなされた
もので、ＩＣチップからの放熱を容易にして高密度実
装、薄型実装を可能とすることができ、しかもバンプ間
の短絡を防止して、実装の信頼性を向上することのでき
る配線基板を提供することを目的とする。
もので、ＩＣチップからの放熱を容易にして高密度実
装、薄型実装を可能とすることができ、しかもバンプ間
の短絡を防止して、実装の信頼性を向上することのでき
る配線基板を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の配線基板は、Ｉ
Ｃチップ１が実装される配線基板３において、基板３に
ＩＣチップ１と面接触可能な凸部５を一体に形成したこ
とを特徴とする。
Ｃチップ１が実装される配線基板３において、基板３に
ＩＣチップ１と面接触可能な凸部５を一体に形成したこ
とを特徴とする。
【０００７】
【作用】上記構成の配線基板３においては、基板３に一
体に形成された凸部５が直接ＩＣチップ１に面接触して
いるので、ＩＣチップ１から発生する熱は十分に基板３
から放熱される。またＩＣチップ実装時に、凸部５の厚
みによってＩＣチップ１の高さ方向の位置を制御するこ
とができ、ＩＣペレットの自重によるバンプ２のつぶれ
がなくなり、バンプ２間の短絡の発生を防止することが
できる。
体に形成された凸部５が直接ＩＣチップ１に面接触して
いるので、ＩＣチップ１から発生する熱は十分に基板３
から放熱される。またＩＣチップ実装時に、凸部５の厚
みによってＩＣチップ１の高さ方向の位置を制御するこ
とができ、ＩＣペレットの自重によるバンプ２のつぶれ
がなくなり、バンプ２間の短絡の発生を防止することが
できる。
【０００８】
【実施例】以下、本発明の配線基板１の一実施例を図面
を参照して説明する。
を参照して説明する。
【０００９】図１及び図２に本発明の一実施例の構成を
示す。ＩＣチップ１の表面には、各端子に対応する位置
に半田バンプ２が設けられている。またＩＣチップ１を
フェイスダウンで基板３に実装するときに、半田バンプ
２に対向する位置における基板３上には、それぞれ電極
４が形成されている。さらに基板３の電極４の内側に
は、ほぼ正方形状で厚さ０.４mm以下の凸部５が、基板
３と同一材料で一体に突出して形成されている。そし
て、凸部５はＩＣチップ１を基板３に実装したときに、
ＩＣチップ１の各端子に設けられた半田バンプ２に当接
しないようになっている。
示す。ＩＣチップ１の表面には、各端子に対応する位置
に半田バンプ２が設けられている。またＩＣチップ１を
フェイスダウンで基板３に実装するときに、半田バンプ
２に対向する位置における基板３上には、それぞれ電極
４が形成されている。さらに基板３の電極４の内側に
は、ほぼ正方形状で厚さ０.４mm以下の凸部５が、基板
３と同一材料で一体に突出して形成されている。そし
て、凸部５はＩＣチップ１を基板３に実装したときに、
ＩＣチップ１の各端子に設けられた半田バンプ２に当接
しないようになっている。
【００１０】次に図３を参照して、ＩＣチップ１の実装
工程を説明する。図３（ａ）に示すように、ＩＣチップ
１に設けられた半田バンプ２と基板３上に形成された電
極４とを位置合わせし、ＩＣチップ１をフェイスダウン
で基板３上にマウントする。この状態では凸部５は半田
バンプ２の内側に位置している。次に図３（ｂ）に示す
ように半田バンプ２を加熱溶融して電極４に対して半田
付けを行なう。このときＩＣチップ１は自重により沈下
し、下面が基板３に形成された凸部５に面接触し、凸部
５によって規制される高さに位置決めされる。
工程を説明する。図３（ａ）に示すように、ＩＣチップ
１に設けられた半田バンプ２と基板３上に形成された電
極４とを位置合わせし、ＩＣチップ１をフェイスダウン
で基板３上にマウントする。この状態では凸部５は半田
バンプ２の内側に位置している。次に図３（ｂ）に示す
ように半田バンプ２を加熱溶融して電極４に対して半田
付けを行なう。このときＩＣチップ１は自重により沈下
し、下面が基板３に形成された凸部５に面接触し、凸部
５によって規制される高さに位置決めされる。
【００１１】本実施例によれば、基板３の凸部５に直接
ＩＣチップ１が面接触するため、ＩＣチップ１から発生
した熱は凸部５を介して基板３側に十分に放熱される。
従って、図６に示すようなヒートシンク１２を取り付け
る必要がなくなり、高密度実装、薄型実装が可能とな
る。
ＩＣチップ１が面接触するため、ＩＣチップ１から発生
した熱は凸部５を介して基板３側に十分に放熱される。
従って、図６に示すようなヒートシンク１２を取り付け
る必要がなくなり、高密度実装、薄型実装が可能とな
る。
【００１２】また凸部５の厚みによってＩＣチップ１の
高さ方向の位置が制御されるので、ＩＣペレットの自重
による半田バンプ２のつぶれが制限され、隣接するバン
プ間の短絡の発生を防止できる。さらにＩＣチップ１と
基板３との間の距離が一定となるため、実装の信頼性が
向上する。
高さ方向の位置が制御されるので、ＩＣペレットの自重
による半田バンプ２のつぶれが制限され、隣接するバン
プ間の短絡の発生を防止できる。さらにＩＣチップ１と
基板３との間の距離が一定となるため、実装の信頼性が
向上する。
【００１３】なお、図４に示すように基板３に形成され
た凸部５の外周をＩＣチップ１のバンプ２に当接するこ
とにより、ＩＣチップ１の基板３に対する面方向の位置
決めを行なうことができる。また図５に示すように、凸
部５に凹部５ａを形成し、凹部５ａの底面に電極４ａを
設け、ＩＣチップ１のバンプ２ａを電極４ａに半田付け
することによっても、ＩＣチップ１の位置決めを行なう
ことができる。
た凸部５の外周をＩＣチップ１のバンプ２に当接するこ
とにより、ＩＣチップ１の基板３に対する面方向の位置
決めを行なうことができる。また図５に示すように、凸
部５に凹部５ａを形成し、凹部５ａの底面に電極４ａを
設け、ＩＣチップ１のバンプ２ａを電極４ａに半田付け
することによっても、ＩＣチップ１の位置決めを行なう
ことができる。
【００１４】上記各実施例ではＩＣチップ１を基板３に
対しフリップチップ実装を行なった場合について説明し
たが、ＴＡＢ実装を行なう場合にも応用することがで
き、同様の効果が得られる。
対しフリップチップ実装を行なった場合について説明し
たが、ＴＡＢ実装を行なう場合にも応用することがで
き、同様の効果が得られる。
【００１５】
【発明の効果】以上説明したように、本発明の配線基板
によれば、ＩＣチップが実装された配線基板にＩＣチッ
プと面接触可能な凸部を一体に形成したので、基板から
の放熱が可能となり、ヒートシンクを取り付ける必要が
なく、高密度実装、薄型実装が可能となる。またバンプ
のつぶれがなくなりバンプ間の短絡の発生を防止するこ
とができ実装の信頼性が向上する。
によれば、ＩＣチップが実装された配線基板にＩＣチッ
プと面接触可能な凸部を一体に形成したので、基板から
の放熱が可能となり、ヒートシンクを取り付ける必要が
なく、高密度実装、薄型実装が可能となる。またバンプ
のつぶれがなくなりバンプ間の短絡の発生を防止するこ
とができ実装の信頼性が向上する。
【図１】本発明の配線基板の一実施例の構成を示す斜視
図である。
図である。
【図２】図１の縦断面図である。
【図３】本実施例による配線基板へのＩＣチップの実装
工程を示す説明図である。
工程を示す説明図である。
【図４】本実施例の第１の応用例を示す縦断面図であ
る。
る。
【図５】本実施例の第２の応用例を示す縦断面図であ
る。
る。
【図６】従来の配線基板への実装状態を示す断面図であ
る。
る。
１ ＩＣチップ ３ 配線基板 ５ 凸部
Claims (1)
- 【請求項１】 ＩＣチップが実装される配線基板におい
て、 前記基板に前記ＩＣチップと面接触可能な凸部を一体に
形成したことを特徴とする配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7514492A JPH05243415A (ja) | 1992-02-26 | 1992-02-26 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7514492A JPH05243415A (ja) | 1992-02-26 | 1992-02-26 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243415A true JPH05243415A (ja) | 1993-09-21 |
Family
ID=13567714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7514492A Pending JPH05243415A (ja) | 1992-02-26 | 1992-02-26 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243415A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003051568A (ja) * | 2001-08-08 | 2003-02-21 | Nec Corp | 半導体装置 |
| JP2009533865A (ja) * | 2006-04-14 | 2009-09-17 | アギア システムズ インコーポレーテッド | 集積回路および回路ボードのダイレクト・チップ・アタッチ結合構成における熱エネルギーの消散を改善するための方法および装置 |
-
1992
- 1992-02-26 JP JP7514492A patent/JPH05243415A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003051568A (ja) * | 2001-08-08 | 2003-02-21 | Nec Corp | 半導体装置 |
| JP2009533865A (ja) * | 2006-04-14 | 2009-09-17 | アギア システムズ インコーポレーテッド | 集積回路および回路ボードのダイレクト・チップ・アタッチ結合構成における熱エネルギーの消散を改善するための方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0871352B1 (en) | Integrated circuit device cooling structure | |
| JP3073644B2 (ja) | 半導体装置 | |
| US20020114135A1 (en) | Heat sink chip package | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| JPH06260532A (ja) | フリップチップの接続構造 | |
| JP2000068403A (ja) | 半導体装置およびその基板接続構造 | |
| US6650015B2 (en) | Cavity-down ball grid array package with semiconductor chip solder ball | |
| JP2708309B2 (ja) | マルチチップ型半導体装置 | |
| JP2000232186A (ja) | 半導体装置およびその製造方法 | |
| JP2003110080A (ja) | 半導体装置 | |
| JPH05243415A (ja) | 配線基板 | |
| JPH05275580A (ja) | 半導体装置 | |
| JP3018789B2 (ja) | 半導体装置 | |
| US20020066592A1 (en) | Ball grid array package capable of increasing heat-spreading effect and preventing electromagnetic interference | |
| JPH0563136A (ja) | 混成集積回路装置 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JPS62150837A (ja) | 半導体装置 | |
| JP2685039B2 (ja) | 半導体装置 | |
| JP2907187B2 (ja) | ベアチップ実装方法および半導体集積回路装置 | |
| JPH03191554A (ja) | 半導体装置 | |
| JPH02288255A (ja) | 半導体装置 | |
| JPH0347585B2 (ja) | ||
| JP3055675B2 (ja) | 半導体装置 | |
| JP2002270762A (ja) | 半導体装置 | |
| JPH05211379A (ja) | 混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010330 |