JPH05243224A - 半導体装置の配線構造 - Google Patents
半導体装置の配線構造Info
- Publication number
- JPH05243224A JPH05243224A JP4545792A JP4545792A JPH05243224A JP H05243224 A JPH05243224 A JP H05243224A JP 4545792 A JP4545792 A JP 4545792A JP 4545792 A JP4545792 A JP 4545792A JP H05243224 A JPH05243224 A JP H05243224A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tungsten
- layer
- wiring
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 タングステン配線の寸法精度の改善
【構成】 タングステン膜３上にそれよりも反射率が低
く、表面モホロジーの良い膜７を形成することで、写真
製版時におけるタングステン膜よりの反射光を抑制し、
レジストパターンを寸法精度良く形成する。従って、そ
のレジストパターンをマスクにしたタングステン膜のエ
ッチングによる配線形成の、寸法精度の向上がはかれ
る。
く、表面モホロジーの良い膜７を形成することで、写真
製版時におけるタングステン膜よりの反射光を抑制し、
レジストパターンを寸法精度良く形成する。従って、そ
のレジストパターンをマスクにしたタングステン膜のエ
ッチングによる配線形成の、寸法精度の向上がはかれ
る。
Description
【０００１】
【産業上の利用分野】本発明は、タングステン、又は、
タングステンシリサイド等の高融点金属材料配線を有す
る半導体装置の配線構造に関するものである。
タングステンシリサイド等の高融点金属材料配線を有す
る半導体装置の配線構造に関するものである。
【０００２】
【従来の技術】図４ａ〜ｅは、従来のタングステン配
線、または、タングステンシリサイド配線の形成方法、
及び配線構造を示す断面図であり、図において、１は導
電層、２は絶縁膜、３はタングステン膜、またはタング
ステンシリサイド膜、４はレジスト、５はコンタクトホ
ールである。次に従来のタングステン配線、又はタング
ステンシリサイド配線の、従来の形成方法について説明
する。先ず、図４ａに示すように導電層１上の絶縁膜２
に良く知られた方法で、コンタクトホール５を形成す
る。次に図４ｂに示すように、化学気相成長法（以下、
ＣＶＤ法という）でタングステン膜３を形成する。この
とき、一般にタングステン膜３と絶縁膜２とは、密着性
が良くないので、密着性を良くするために、図５に示す
ように、タングステン膜３と、絶縁膜２との間に密着性
の良い金属膜６（例えばＴｉＮ）を形成している場合も
ある。次に図４ｃで示すように、タングステン膜３に、
フォトレジスト４を塗布し、写真製版工程により、パタ
ーニングを施す。次に図４ｄで示すように、エッチング
処理し、レジストを除去して、図４ｅに示すように、タ
ングステンの配線３ａが形成される。このように、従来
技術で形成されたタングステン配線の配線構造は、図４
ｅ、図５に示す通り、Ｗ（タングステン）単一層もしく
は、Ｗ／ＴｉＮの構造となる。
線、または、タングステンシリサイド配線の形成方法、
及び配線構造を示す断面図であり、図において、１は導
電層、２は絶縁膜、３はタングステン膜、またはタング
ステンシリサイド膜、４はレジスト、５はコンタクトホ
ールである。次に従来のタングステン配線、又はタング
ステンシリサイド配線の、従来の形成方法について説明
する。先ず、図４ａに示すように導電層１上の絶縁膜２
に良く知られた方法で、コンタクトホール５を形成す
る。次に図４ｂに示すように、化学気相成長法（以下、
ＣＶＤ法という）でタングステン膜３を形成する。この
とき、一般にタングステン膜３と絶縁膜２とは、密着性
が良くないので、密着性を良くするために、図５に示す
ように、タングステン膜３と、絶縁膜２との間に密着性
の良い金属膜６（例えばＴｉＮ）を形成している場合も
ある。次に図４ｃで示すように、タングステン膜３に、
フォトレジスト４を塗布し、写真製版工程により、パタ
ーニングを施す。次に図４ｄで示すように、エッチング
処理し、レジストを除去して、図４ｅに示すように、タ
ングステンの配線３ａが形成される。このように、従来
技術で形成されたタングステン配線の配線構造は、図４
ｅ、図５に示す通り、Ｗ（タングステン）単一層もしく
は、Ｗ／ＴｉＮの構造となる。
【０００３】
【発明が解決しようとする課題】従来のタングステン配
線は、上述のように形成されるのであるが、図４ｃで示
したレジストのパターニングの際の写真工程において、
図６ａの構造図および、６ｂの入射光及び反射光の振幅
の関係を示す拡大模式図の様に、パターニングに寄与す
る光の強度は、入射光の強度10ａと、タングステン膜表
面よりの反射光の強度11ａとの合成できまる。タングス
テン表面からの反射率はかなり大きく（例えば５５％程
度）、このため、入射光と反射光の、位相を含めた合成
を行うと、深さ方向に光強度の変動を生じ、従って図６
ａに示す様にフォトレジストのエッチング面13ａに凹凸
を生じる結果となる。又、ＣＶＤ法で形成されたタング
ステン膜３は図６ｂに示すように、表面モホロジー（粗
さの形態）が悪いので、乱反射を起こし、この強度も入
射光の強度10ａと合成される。これらのことにより、タ
ングステン表面位置でのレジストのパターン幅14の寸法
がバラつき、タングステン配線を精度良くパターニング
出来ないという欠点があった。
線は、上述のように形成されるのであるが、図４ｃで示
したレジストのパターニングの際の写真工程において、
図６ａの構造図および、６ｂの入射光及び反射光の振幅
の関係を示す拡大模式図の様に、パターニングに寄与す
る光の強度は、入射光の強度10ａと、タングステン膜表
面よりの反射光の強度11ａとの合成できまる。タングス
テン表面からの反射率はかなり大きく（例えば５５％程
度）、このため、入射光と反射光の、位相を含めた合成
を行うと、深さ方向に光強度の変動を生じ、従って図６
ａに示す様にフォトレジストのエッチング面13ａに凹凸
を生じる結果となる。又、ＣＶＤ法で形成されたタング
ステン膜３は図６ｂに示すように、表面モホロジー（粗
さの形態）が悪いので、乱反射を起こし、この強度も入
射光の強度10ａと合成される。これらのことにより、タ
ングステン表面位置でのレジストのパターン幅14の寸法
がバラつき、タングステン配線を精度良くパターニング
出来ないという欠点があった。
【０００４】この発明は、上記のような問題点を解消す
るためになされたもので、レジストパターニング時の、
レジストの下層の金属膜からの反射光を抑えることによ
りパターニングの精度を改善し、配線を精度良く形成す
ることを目的とする。
るためになされたもので、レジストパターニング時の、
レジストの下層の金属膜からの反射光を抑えることによ
りパターニングの精度を改善し、配線を精度良く形成す
ることを目的とする。
【０００５】
【課題を解決するための手段】高融点金属材料よりなる
配線層の上部に、上記配線層よりも低い反射率の反射防
止膜を設けた半導体装置の配線構造を形成する。
配線層の上部に、上記配線層よりも低い反射率の反射防
止膜を設けた半導体装置の配線構造を形成する。
【０００６】
【作用】この発明の配線構造では、配線用のタングステ
ン等高融点金属膜表面上に、それよりも低反射率の膜を
備えているので、該タングステン膜上のフォトレジスト
のパターニングの際、タングステン表面よりの反射光を
削減し、正確なパターンを形成することができる。
ン等高融点金属膜表面上に、それよりも低反射率の膜を
備えているので、該タングステン膜上のフォトレジスト
のパターニングの際、タングステン表面よりの反射光を
削減し、正確なパターンを形成することができる。
【０００７】
実施例１．以下、本発明の１実施例の製造方法を図１ａ
〜ｆによって詳細に説明する。図１ｅが本発明の一実施
例を示す構造である。図１ａ〜ｆは、本発明の半導体装
置の配線構造を示す断面図であり、図において、前記図
４で説明したものと同じものについては同一符号を付し
詳細な説明は省略する。これらの図において、７は低反
射率膜である。次に本発明に係わる半導体装置の配線構
造を、図１により説明する。配線材料としてタングステ
ン、またはタングステンシリサイドのどちらを選んでも
同じ効果を示すので、ここでは配線材料としてタングス
テンを用いる場合についてのみ説明する。先ず、図１ａ
において、基板１上の絶縁膜２に所定の処理を施しコン
タクトホール５を形成する。次に、図１ｂにおいてＣＶ
Ｄ法でタングステン膜３を形成する。ここで図には記し
てないが従来例同様に密着性を向上させる目的で、絶縁
膜２とタングステン膜との間に密着性の良い金属膜６
（例えばＴｉＮ）を形成することもある。次に、図１ｃ
の様に、タングステン膜よりも反射率の低い膜７（例え
ばＴｉＮで反射率は約１０％程度）をスパッタ法、ＣＶ
Ｄ法などで形成する。 その後、図１ｄの様にフォトレ
ジスト４を塗布し、図１ｅに示すような写真製版工程を
施しフォトレジスト４をパターニングする。次に、図１
ｆの様に上記レジストパターンをマスクとして、タング
ステン膜３及び膜７をエッチングし、タングステン配線
３ａを形成する。以上の構造にすると、図１ｄで示した
フォトレジスト４のパターニングの際の写真工程におい
て、図２ａの構造図および、２ｂの入射光及び反射光の
振幅の関係を示す拡大模式図の様に、パターニングに寄
与する光の強度は、入射光の強度10ａと、タングステン
膜表面よりの反射光の強度11ｂとの合成できまる。Ｔｉ
Ｎ膜７の表面の反射率はタングステン膜表面の反射率
（例えば５５％程度）に比べかなり小さく、このため、
入射光と反射光の位相を含めた合成を行うと、光強度の
ほとんどが入射光できまるので深さ方向に光強度の変動
がなくなり、従って図２ａに示す様にフォトレジストの
エッチング面13は平になり、また図１ｅに示すパターン
幅14は精度よい。又、スパタ法またはＣＶＤ法で形成さ
れたＴｉＮ膜７の表面モフォロジーはタングステン膜３
の表面モホロジーにくらべ格段によく、乱反射による光
強度の変動も大幅に削減される。以上述べた効果により
レジストのパターニング精度14が上がり、その後のエッ
チングによる配線の寸法精度15を向上させることが可能
となる。
〜ｆによって詳細に説明する。図１ｅが本発明の一実施
例を示す構造である。図１ａ〜ｆは、本発明の半導体装
置の配線構造を示す断面図であり、図において、前記図
４で説明したものと同じものについては同一符号を付し
詳細な説明は省略する。これらの図において、７は低反
射率膜である。次に本発明に係わる半導体装置の配線構
造を、図１により説明する。配線材料としてタングステ
ン、またはタングステンシリサイドのどちらを選んでも
同じ効果を示すので、ここでは配線材料としてタングス
テンを用いる場合についてのみ説明する。先ず、図１ａ
において、基板１上の絶縁膜２に所定の処理を施しコン
タクトホール５を形成する。次に、図１ｂにおいてＣＶ
Ｄ法でタングステン膜３を形成する。ここで図には記し
てないが従来例同様に密着性を向上させる目的で、絶縁
膜２とタングステン膜との間に密着性の良い金属膜６
（例えばＴｉＮ）を形成することもある。次に、図１ｃ
の様に、タングステン膜よりも反射率の低い膜７（例え
ばＴｉＮで反射率は約１０％程度）をスパッタ法、ＣＶ
Ｄ法などで形成する。 その後、図１ｄの様にフォトレ
ジスト４を塗布し、図１ｅに示すような写真製版工程を
施しフォトレジスト４をパターニングする。次に、図１
ｆの様に上記レジストパターンをマスクとして、タング
ステン膜３及び膜７をエッチングし、タングステン配線
３ａを形成する。以上の構造にすると、図１ｄで示した
フォトレジスト４のパターニングの際の写真工程におい
て、図２ａの構造図および、２ｂの入射光及び反射光の
振幅の関係を示す拡大模式図の様に、パターニングに寄
与する光の強度は、入射光の強度10ａと、タングステン
膜表面よりの反射光の強度11ｂとの合成できまる。Ｔｉ
Ｎ膜７の表面の反射率はタングステン膜表面の反射率
（例えば５５％程度）に比べかなり小さく、このため、
入射光と反射光の位相を含めた合成を行うと、光強度の
ほとんどが入射光できまるので深さ方向に光強度の変動
がなくなり、従って図２ａに示す様にフォトレジストの
エッチング面13は平になり、また図１ｅに示すパターン
幅14は精度よい。又、スパタ法またはＣＶＤ法で形成さ
れたＴｉＮ膜７の表面モフォロジーはタングステン膜３
の表面モホロジーにくらべ格段によく、乱反射による光
強度の変動も大幅に削減される。以上述べた効果により
レジストのパターニング精度14が上がり、その後のエッ
チングによる配線の寸法精度15を向上させることが可能
となる。
【０００８】実施例２．上記、実施例１では、タングス
テン配線上にＴｉＮ膜を有する構造であったが、ＴｉＮ
膜のかわりに、プラズマＣＶＤ等で形成した窒化膜（Ｓ
ｉＮｘ）、或はスピンコートにより形成した有機のＰＰ
ＳＱ（ｐｏｌｙ ｐｈｅｎｙｌ ｓｙｌｓｅｓ ｑｕｉ
ｏｘａｎｅ）等に代表される低反射率の膜を有する構造
であってもよく、上記実施例と同様の効果を奏すること
はいうまでもない。
テン配線上にＴｉＮ膜を有する構造であったが、ＴｉＮ
膜のかわりに、プラズマＣＶＤ等で形成した窒化膜（Ｓ
ｉＮｘ）、或はスピンコートにより形成した有機のＰＰ
ＳＱ（ｐｏｌｙ ｐｈｅｎｙｌ ｓｙｌｓｅｓ ｑｕｉ
ｏｘａｎｅ）等に代表される低反射率の膜を有する構造
であってもよく、上記実施例と同様の効果を奏すること
はいうまでもない。
【０００９】実施例３．図３に示すように、実施例１で
形成したタングステン配線３ａのＴｉＮ層７の上層に、
更に、絶縁膜８を形成するプロセス、フォトレジストを
塗布するプロセス、フォトマスクを施すプロセス、エッ
チングを行うプロセスを順次施こして、タングステン配
線とその上層回路との接続のためのコンタクトホール９
を形成するいわゆる多層配線構造のものでも、ＴｉＮ膜
７により反射光が抑制されるため、ＴｉＮ膜７の上層部
のフォトレジスト８位置における光強度は、ほとんど入
射光強度に依存するので、ホール９のエッチングが精度
良く実施できる。
形成したタングステン配線３ａのＴｉＮ層７の上層に、
更に、絶縁膜８を形成するプロセス、フォトレジストを
塗布するプロセス、フォトマスクを施すプロセス、エッ
チングを行うプロセスを順次施こして、タングステン配
線とその上層回路との接続のためのコンタクトホール９
を形成するいわゆる多層配線構造のものでも、ＴｉＮ膜
７により反射光が抑制されるため、ＴｉＮ膜７の上層部
のフォトレジスト８位置における光強度は、ほとんど入
射光強度に依存するので、ホール９のエッチングが精度
良く実施できる。
【００１０】
【発明の効果】以上のように、この発明によれば、高融
点金属材配線上にそれよりも反射率の低い膜を形成する
ことにより、写真製版工程時のレジスト下層からの反射
光を抑制することが出来、レジストパターンの寸法精度
が向上する。従って、そのレジストパターンをマスクと
して形成した高融点金属配線の寸法精度が向上する。
点金属材配線上にそれよりも反射率の低い膜を形成する
ことにより、写真製版工程時のレジスト下層からの反射
光を抑制することが出来、レジストパターンの寸法精度
が向上する。従って、そのレジストパターンをマスクと
して形成した高融点金属配線の寸法精度が向上する。
【図１】この発明の一実施例による半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図２】実施例１の、タングステン膜上にＴｉＮ膜を形
成したことによる効果を説明する図。ｂは、ＴｉＮ膜上
での反射の様子を示したもの。
成したことによる効果を説明する図。ｂは、ＴｉＮ膜上
での反射の様子を示したもの。
【図３】第３の実施例に示す多層配線構造の図。
【図４】従来の半導体装置の配線構造の製造方法を示す
断面図である。
断面図である。
【図５】従来半導体装置の配線構造の他の実施例を示す
図。
図。
【図６】従来例のレジストパターニングを示す図で、６
ｂはタングステン膜面上での反射の様子を示したもの。
ｂはタングステン膜面上での反射の様子を示したもの。
１ 導電層 ２ 絶縁膜 ３ タングステン膜 ３ａ タングステン配線 ４ フォトレジスト ５ コンタクトホール ６ 密着性の良い金属膜 ７ 反射率の低い金属膜 ８ フォトレジスト ９ コンタクトホール 10 入射光 10ａ 入射光の強度 11ａ 反射光の強度 11ｂ 反射光の強度 12ａ （乱）反射光の方向 12ｂ （乱）反射光の方向 13 フォトレジストのエッチング面形状 13ａ フォトレジストのエッチング面形状 14 タングステン膜上の、フォトレジストのパターニン
グ幅 15 タングステン配線のエッチング幅
グ幅 15 タングステン配線のエッチング幅
Claims (1)
- 【請求項１】 導電層上に設けられた絶縁膜と、この絶
縁膜にコンタクトホールを介して上記導電層と接続する
高融点金属材料よりなる配線層とを有し、上記配線層の
上部に設けられ上記配線層よりも低い反射率の層を備え
たことを特徴とする半導体装置の配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4545792A JPH05243224A (ja) | 1992-03-03 | 1992-03-03 | 半導体装置の配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4545792A JPH05243224A (ja) | 1992-03-03 | 1992-03-03 | 半導体装置の配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243224A true JPH05243224A (ja) | 1993-09-21 |
Family
ID=12719888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4545792A Pending JPH05243224A (ja) | 1992-03-03 | 1992-03-03 | 半導体装置の配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243224A (ja) |
-
1992
- 1992-03-03 JP JP4545792A patent/JPH05243224A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5937326A (en) | Method for making semiconductor device having via hole | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH05243224A (ja) | 半導体装置の配線構造 | |
| KR0124638B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| KR100261578B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| KR960006694B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100252757B1 (ko) | 금속패턴 형성방법 | |
| KR100197129B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20010003687A (ko) | 반도체소자에서의 개선된 듀얼 대머신 공정 | |
| KR100349365B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR0144140B1 (ko) | 금속배선방법 | |
| KR100213190B1 (ko) | 반도체 장치의 미세패턴 형성 방법 | |
| KR0135142B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100232224B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPH0123944B2 (ja) | ||
| JPH0391243A (ja) | 半導体装置の製造方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPH0258212A (ja) | 半導体装置の製造方法 | |
| KR20040001454A (ko) | 듀얼 다마신용 정렬키 제조방법 | |
| KR19980048796A (ko) | 반도체 소자의 콘택 스탭커버리지 향상방법 | |
| JPH08153785A (ja) | 半導体装置の製造方法 | |
| KR20010061546A (ko) | 강유전체 메모리 소자의 콘택식각 방법 |