JPH05242045A - マルチプロセッサシステムの排他制御方式 - Google Patents

Abstract

(57)【要約】 【目的】 特殊なハードウエアを使用せず、簡単なプロ
グラム制御で共用資源に対する排他制御を行う。 【構成】 ＣＰＵｍはメモリの排他制御データ領域
（Ａ）の該当する（ｘ＋ｍ−１）番地に１を格納（Ｓ
２）。前記Ａの全番地に保持されているデータを読み取
る（Ｓ３）。（ｘ＋ｍ−１）番地以外の番地のデータ値
がすべて０か否かを確認（Ｓ４）。Ｓ４において（ｘ＋
ｍ−１）番地以外の番地の値がすべて０の場合は、Ｓ５
に進み専有可能と判断。専有可能と判断されると、この
排他制御の処理を正常終了（Ｓ６）。Ｓ４において（ｘ
＋ｍ−１）番地以外の番地の値が１つでも１の場合は、
ＣＰＵｍは専有を不可能とされる（Ｓ７）。専有不可能
とされた（ｘ＋ｍ−１）番地の１を取り消して、代わり
に０を格納（Ｓ８）。（ｘ＋ｍ−１）番地に０を格納し
終わったならば、異常終了する（Ｓ９）。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、複数のＣＰＵを備
え、バスラインを介してＣＰＵ間で共用資源を排他制御
するマルチプロセッサシステムにおける排他制御方式に
関する。

【０００２】

【従来の技術】従来、マルチプロセッサシステムの形態
は、一般的に次の３つの形態に分類されている。

【０００３】（１）密結合型マルチプロセッサシステム
（ＴＣ−ＭＰ：Ｔｉｇｈｔｌｙ Ｃｏｕｐｌｅｄ−Ｍｕ
ｌｔｉＰｒｏｃｅｓｓｏｒ）は、複数のＣＰＵを有する
が、メモリ、入出力装置などを共用し、共用メモリ上の
単一のＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）によ
って複数のＣＰＵが制御されるものである。

【０００４】（２）疎結合型マルチプロセッサシステム
（ＬＣ−ＭＰ：Ｌｏｏｓｅｌｙ Ｃｏｕｐｌｅｄ−Ｍｕ
ｌｔｉＰｒｏｃｅｓｓｏｒ）は、複数のＣＰＵ、メモリ
のセットを有し、これらにバスラインなどで結合された
共用のメモリ、入出力装置などを有するものである。ま
たＣＰＵに付帯するメモリ上に個別のＯＳを配置し、個
別のＯＳでＣＰＵが制御される。

【０００５】（３）分散構成型マルチプロセッサシステ
ム（Ｄ−ＭＰ：Ｄｉｓｔｒｉｂｕｔｅｄ−ＭｕｌｔｉＰ
ｒｏｃｅｓｓｏｒ）は、ＣＰＵ、メモリ、入出力装置な
どを有し、これらが高速のシリアルバスラインあるいは
ＬＡＮなどで結合されたものである。

【０００６】特に上記（１）の密結合型マルチプロセッ
サシステムの場合には、複数のＣＰＵを有するが、ＯＳ
によってあたかも単一のＣＰＵのように制御される。こ
のためＣＰＵ能力の向上を狙いとしたシステムを構築す
る際に用いられる。複数のＣＰＵが同一メモリ、バスラ
インなどを共用するため、メモリやバスラインの能力に
よってここでの待合わせが生じ、ＣＰＵを増やしていっ
ても性能向上の上限が比較的早くできてしまう。一般に
は４〜８台程度のＣＰＵが接続される。ＣＰＵ間での共
用資源（メモリ、入出力装置など）の排他制御が必要と
なる。

【０００７】

【発明が解決しようとする課題】このような上記密結合
型マルチプロセッサシステムにおいて、排他制御を行う
ためには、特殊なハードウエアが必要となっていた。

【０００８】例えば各ＣＰＵと共用資源（メモリなど）
を接続するバスラインに、データ／アドレスバス、メモ
リアクセス制御ライン、バス専有制御ラインなどを備
え、更にバス専有制御ラインに対してバスアービタなど
でバス専有の調停制御を行い、各ＣＰＵはこれらのライ
ンに所望のデータや制御信号を供給してメモリを制御し
なければならなかった。

【０００９】このようなハードウエアを必要とするため
このマルチプロセッサシステムのハードウエアが複雑に
なり、大型化する傾向にあったり、排他制御の方法を改
良したい場合にも、ハードウエアであるので容易に対応
することができなかった。

【００１０】この発明は、以上の課題に鑑み為されたも
のであり、その目的とするところは、特殊なハードウエ
アを使用せず、簡単なプログラム制御で共用資源の排他
制御が可能なマルチプロセッサシステムの排他制御方式
を提供することである。

【００１１】

【課題を解決するための手段】この発明は、以上の目的
を達成するために、マルチプロセッサシステムの排他制
御方式を改良した。

【００１２】つまり複数のＣＰＵを備え、バスラインを
介してＣＰＵ間での共用資源（例えば、メモリ、入出力
装置など）の排他制御を行うマルチプロセッサシステム
において、前記バスラインに接続され、各ＣＰＵからバ
スラインに対するアクセスを調停するバスラインアクセ
ス調停手段と、前記共用資源に、各ＣＰＵに対応して割
り当てられた専有要請データを保持する保持領域を備え
て、専有要請データを前記共用資源に出力したＣＰＵ
は、割り当てられた専有要請データの保持領域以外の、
他のＣＰＵに割り当てられている専有要請データの保持
領域の専有要請データを確認して、既に専有要請データ
が保持されている場合には、前記専有要請データに対す
る専有を不可とし、専有要請データが保持されていない
場合には、専有可とすることを特徴とする。

【００１３】

【作用】この発明によれば、前記バスラインに接続さ
れ、各ＣＰＵからバスラインに対するアクセスを調停す
るバスラインアクセス調停手段と、前記共用資源に、各
ＣＰＵに対応して割り当てられた専有要請データを保持
する保持領域を備えて、専有要請データを前記共用資源
に出力したＣＰＵは、割り当てられた専有要請データの
保持領域以外の、他のＣＰＵに割り当てられている専有
要請データの保持領域の専有要請データを確認して、既
に専有要請データが保持されている場合には、前記専有
要請データに対する専有を不可とし、専有要請データが
保持されていない場合には、専有可とすることによっ
て、共用資源の排他制御のために特殊なハードウエアを
使用せず、簡単なプログラム制御で可能にすることがで
きる。

【００１４】

【実施例】次にこの発明に係るマルチプロセッサシステ
ムの排他制御方式の好適な一実施例を図面を用いて説明
する。

【００１５】図１はこの実施例のマルチプロセッサシス
テムの排他制御方式を実現するための処理フローチャー
トである。この処理フローチャートを詳述する前に、マ
ルチプロセッサシステムの排他制御方式を実現するため
のマルチプロセッサシステムのハードウエア構成例を図
２を用いて説明する。この後に図１を詳述する。

【００１６】図２のマルチプロセッサシステムは、密結
合型マルチプロセッサシステムを成す構成である。ＣＰ
Ｕ１、２、ｎと、入出力装置２０（共用資源）、メモリ
２１（共用資源）、バスアービタ２３（バスラインアク
セス調停手段）で構成されている。これらの構成要素
は、バスライン２２で接続されている。

【００１７】バスアービタ２３は、例えばＣＰＵ１と２
から、全く同時にメモリ２１又は入出力装置２０に対し
て命令が出力された場合に、調停してどちらか一方の命
令をメモリ２１又は入出力装置２０に供給する。

【００１８】また各ＣＰＵ１、２、ｎは非同期で所望の
処理を行うものとする。

【００１９】入出力装置２０、メモリ２１には排他制御
データ領域２４（各ＣＰＵに割り当てられた専有要請デ
ータを保持する保持領域）、その他のデータ格納領域な
どを備えている。排他制御データ領域２４の構造を図３
に示す。排他制御データ領域２４には、ＣＰＵ１、２、
ｍ、ｎに対応して、格納アドレス（ｘ〜ｘ＋ｎ−１）を
有して、初期値として０を格納している。

【００２０】以上のハードウエア構成と排他制御データ
領域２４の構造を前提として、次に図１の処理フローチ
ャートを用いて、マルチプロセッサシステムの排他制御
方式の動作を詳述する。

【００２１】図１において、最初に各ＣＰＵ毎に自己に
ＣＰＵ番号を割り当てられる。例えばＣＰＵ１、ＣＰＵ
２〜ＣＰＵｎというように番号が割り当てられるとす
る。そして例えばＣＰＵｍを割り当てられたＣＰＵがま
ず処理を始めようとする（ステップ１）。ＣＰＵｍはメ
モリ２１の排他制御データ領域２４の該当する（ｘ＋ｍ
−１）番地に１を格納する（ステップ２）。１を格納す
るのは、ＣＰＵｍがメモリ２１を専有したい旨を要請す
るために行うのである。次に排他制御データ領域２４の
全番地に保持されているデータを読み取る（ステップ
３）。次に前記（ｘ＋ｍ−１）番地以外の番地に保持さ
れているデータ値がすべて０か否かを確認する（ステッ
プ４）。専有要請データが格納されていない場合には、
初期値０の状態で保持されているため、前記（ｘ＋ｍ−
１）番地以外の番地に１、０のいずれが保持されている
かによって、既に専有されているか否かを判断すること
ができる。

【００２２】前記ステップ４において、前記（ｘ＋ｍ−
１）番地以外の番地にすべて０が保持されていると判断
された場合には、ステップ５に進み、ここで専有可能と
判断する。専有可能と判断されると、この排他制御の処
理を正常終了して（ステップ６）、ＣＰＵｍはメモリ２
１を専有して、後の処理にメモリ２１を供することがで
きることになる。

【００２３】一方前記ステップ４において、前記（ｘ＋
ｍ−１）番地以外の番地に１つでも１が保持されている
と判断される場合には、既に他のＣＰＵが専有している
ものと判断して、ＣＰＵｍは専有を不可能とされる（ス
テップ７）。次に専有不可能とされた前記（ｘ＋ｍ−
１）番地に格納した１を取り消して、代わりに０を格納
する（ステップ８）。つまり０を格納して初期値状態に
しておく。（ｘ＋ｍ−１）番地に０を格納し終わったな
らば、ＣＰＵｍはメモリ２１の専有を行うことができな
かったので、異常終了し（ステップ９）、メモリ２１に
対する排他制御の処理を終了する。

【００２４】以上のようにして、密結合型マルチプロセ
ッサシステムにおいて、複数のＣＰＵ１、２、ｍ、ｎか
らバスライン２２を介して共用資源であるメモリ２１に
対する排他制御を行うことができる。したがって従来の
ようにバスラインに特別なハードウエア機構を必要とせ
ず、簡単なプログラム制御で実現することができるの
で、排他制御方法を改良したい場合に、容易に対応する
ことができる。

【００２５】以上の実施例においては、専有要請データ
として、１を格納し、専有を行わない場合には、０を格
納したが、この逆に格納しても実現することができる。

【００２６】また専有要請データとして、１又は０に限
らず、複数ビットで表されるデータであっても、以上の
排他制御を行うことができる。

【００２７】また以上の実施例においては、メモリ２１
に排他制御データ領域２４を設けたが、ＣＰＵに対する
他の共用資源である例えば入出力装置２０にも、排他制
御データ領域を設けると、入出力装置２０に対する排他
制御を行うことができる。

【００２８】

【発明の効果】以上述べたようにこの発明によれば、バ
スラインアクセス調停手段と、前記共用資源に、専有要
請データを保持する保持領域を備えて、専有要請データ
を前記共用資源に出力したＣＰＵは、割り当てられた専
有要請データの保持領域以外の、他のＣＰＵに割り当て
られている専有要請データの保持領域の専有要請データ
を確認して、既に専有要請データが保持されている場合
には、前記専有要請データに対する専有を不可とし、専
有要請データが保持されていない場合には、専有可とす
ることによって、共用資源の排他制御のために特殊なハ
ードウエアを使用せず、簡単なプログラム制御で可能に
することができる。したがって排他制御方法を改良した
い場合に、容易に対応することができる。

【図面の簡単な説明】

【図１】この実施例に係るマルチプロセッサシステムの
排他制御方式の処理フローチャートである。

【図２】図１に係るマルチプロセッサシステムのハード
ウエア構成図である。

【図３】図１に係る排他制御データ領域の構造図であ
る。

【符号の説明】

１〜２、ｍ、ｎ…ＣＰＵ、２０…入出力装置、２１…メ
モリ、２２…バスライン。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数のＣＰＵを備え、バスラインを介し
   てＣＰＵ間での共用資源の排他制御を行うマルチプロセ
   ッサシステムにおいて、 前記バスラインに接続され、各ＣＰＵからバスラインに
   対するアクセスを調停するバスラインアクセス調停手段
   と、 前記共用資源に、各ＣＰＵに対応して割り当てられた専
   有要請データを保持する保持領域を備えて、 専有要請データを前記共用資源に出力したＣＰＵは、割
   り当てられた専有要請データの保持領域以外の、他のＣ
   ＰＵに割り当てられている専有要請データの保持領域の
   専有要請データを確認して、既に専有要請データが保持
   されている場合には、前記専有要請データに対する専有
   を不可とし、専有要請データが保持されていない場合に
   は、専有可とすることを特徴とするマルチプロセッサシ
   ステムの排他制御方式。