JPH05235180A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05235180A JPH05235180A JP3655792A JP3655792A JPH05235180A JP H05235180 A JPH05235180 A JP H05235180A JP 3655792 A JP3655792 A JP 3655792A JP 3655792 A JP3655792 A JP 3655792A JP H05235180 A JPH05235180 A JP H05235180A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- insulating film
- natural oxide
- oxide film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】スルーホール界面の自然酸化膜を除去するとと
もに、絶縁物のデポジットを防止して、オープン不良を
解消する。 【構成】半導体基板１に絶縁膜２を形成したのち下層配
線となるＡｌ系合金３を形成する。つぎに層間絶縁膜と
なる絶縁膜２ａを堆積したのちスルーホールを開口す
る。つぎに厚さ数十ｎｍのＡｌ系合金３ａを堆積したの
ちエッチバックして自然酸化膜４を除去する。その上に
上層配線となるＡｌ系合金系合金３ｂを堆積してからパ
ターニングする。 【効果】エッチバックによって自然酸化膜を除去して、
良好なスルーホール特性を得ることができる。さらにエ
ッチバックのとき、スルーホール側壁に絶縁膜が露出し
ていないので、絶縁物の再付着がなくなる。その結果ス
ルーホール部の配線の信頼性が著しく向上した。
もに、絶縁物のデポジットを防止して、オープン不良を
解消する。 【構成】半導体基板１に絶縁膜２を形成したのち下層配
線となるＡｌ系合金３を形成する。つぎに層間絶縁膜と
なる絶縁膜２ａを堆積したのちスルーホールを開口す
る。つぎに厚さ数十ｎｍのＡｌ系合金３ａを堆積したの
ちエッチバックして自然酸化膜４を除去する。その上に
上層配線となるＡｌ系合金系合金３ｂを堆積してからパ
ターニングする。 【効果】エッチバックによって自然酸化膜を除去して、
良好なスルーホール特性を得ることができる。さらにエ
ッチバックのとき、スルーホール側壁に絶縁膜が露出し
ていないので、絶縁物の再付着がなくなる。その結果ス
ルーホール部の配線の信頼性が著しく向上した。
Description
【０００１】
【産業上の利用分野】本発明は多層配線構造を有する半
導体装置の製造方法に関するものである。
導体装置の製造方法に関するものである。
【０００２】
【従来の技術】従来の多層配線の形成方法について、図
３（ａ）〜（ｃ）を参照して説明する。
３（ａ）〜（ｃ）を参照して説明する。
【０００３】はじめに図３（ａ）に示すように、絶縁膜
２が形成された半導体基板１に下層配線であるＡｌ系合
金３を形成したのち、層間絶縁膜となる絶縁膜２ａを堆
積する。
２が形成された半導体基板１に下層配線であるＡｌ系合
金３を形成したのち、層間絶縁膜となる絶縁膜２ａを堆
積する。
【０００４】つぎに図３（ｂ）に示すように、スルーホ
ールを開口する。
ールを開口する。
【０００５】つぎに図３（ｃ）に示すように、上層配線
となるＡｌ系合金３ａを堆積したのちエッチングする。
となるＡｌ系合金３ａを堆積したのちエッチングする。
【０００６】スルーホールを開口したのち、大気に曝さ
れると自然酸化膜４が形成されて、下層配線と上層配線
との導通不良が発生する。
れると自然酸化膜４が形成されて、下層配線と上層配線
との導通不良が発生する。
【０００７】そこで自然酸化膜を除去する方法が開発さ
れた。
れた。
【０００８】もう１つの多層配線の形成方法について、
図４（ａ）〜（ｄ）を参照して説明する。
図４（ａ）〜（ｄ）を参照して説明する。
【０００９】はじめに図４（ａ）に示すように、絶縁膜
２が形成された半導体基板１に下層配線であるＡｌ系合
金３を形成したのち、層間絶縁膜となる絶縁膜２ａを堆
積する。
２が形成された半導体基板１に下層配線であるＡｌ系合
金３を形成したのち、層間絶縁膜となる絶縁膜２ａを堆
積する。
【００１０】つぎに図４（ｂ）に示すように、スルーホ
ールを開口する。このとき自然酸化膜４が形成される。
ールを開口する。このとき自然酸化膜４が形成される。
【００１１】つぎに図４（ｃ）に示すように、スパッタ
エッチングで自然酸化膜４を除去してから、上層配線と
なるＡｌ系合金３ａを堆積したのちエッチングする。
エッチングで自然酸化膜４を除去してから、上層配線と
なるＡｌ系合金３ａを堆積したのちエッチングする。
【００１２】しかしスルーホールの微細化が進んで、図
４（ｄ）に示すようにスルーホールの側壁がスパッタさ
れて厚さ１０〜２０ｎｍのデポジット（再付着）６が生
成する。高温保管や電流印加試験からなるストレスマイ
グレーション試験において、絶縁膜であるデポジット６
が剥離してオープン不良になることがわかった。
４（ｄ）に示すようにスルーホールの側壁がスパッタさ
れて厚さ１０〜２０ｎｍのデポジット（再付着）６が生
成する。高温保管や電流印加試験からなるストレスマイ
グレーション試験において、絶縁膜であるデポジット６
が剥離してオープン不良になることがわかった。
【００１３】その対策として３つめの多層配線の形成方
法について、図５（ａ）〜（ｄ）を参照して説明する。
法について、図５（ａ）〜（ｄ）を参照して説明する。
【００１４】はじめに図５（ａ）に示すように、絶縁膜
２が形成された半導体基板１にＡｌ系合金３からなる下
層配線を形成する。
２が形成された半導体基板１にＡｌ系合金３からなる下
層配線を形成する。
【００１５】つぎに図５（ｂ）に示すように、スルーホ
ールを開口する。このとき自然酸化膜４が形成される。
ールを開口する。このとき自然酸化膜４が形成される。
【００１６】つぎに図５（ｃ）に示すように、スパッタ
エッチングで自然酸化膜４を除去する。このときデポジ
ット６が形成される。
エッチングで自然酸化膜４を除去する。このときデポジ
ット６が形成される。
【００１７】つぎに図５（ｄ）に示すように、ＴｉＮ５
およびＡｌ系合金３ａからなる上層配線を形成する。
およびＡｌ系合金３ａからなる上層配線を形成する。
【００１８】このＡｌ／ＴｉＮ／Ａｌ構造は、初期のＡ
ｌ／Ａｌ構造よりもストレスマイグレーション試験にお
いてオープン不良が少なかった。
ｌ／Ａｌ構造よりもストレスマイグレーション試験にお
いてオープン不良が少なかった。
【００１９】
【発明が解決しようとする課題】Ａｌ／ＴｉＮ／Ａｌ構
造はストレスマイグレーション試験には耐えるが、スル
ーホール抵抗が１０Ω／個と、Ａｌ／Ａｌ構造の０．１
Ω／個に比べて非常に大きいのが欠点である。そのため
半導体集積回路などのアクセスのスピードが遅いという
問題があった。
造はストレスマイグレーション試験には耐えるが、スル
ーホール抵抗が１０Ω／個と、Ａｌ／Ａｌ構造の０．１
Ω／個に比べて非常に大きいのが欠点である。そのため
半導体集積回路などのアクセスのスピードが遅いという
問題があった。
【００２０】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の一主面上に形成された第１の絶
縁膜の上に下層金属配線を形成する工程と、全面に第２
の絶縁膜を堆積したのちスルーホールを開口する工程
と、全面に第１の金属膜を堆積したのちエッチバックし
て前記スルーホールの前記下層配線を露出させるする工
程と、全面に上層金属配線となる第２の金属膜を堆積す
る工程とを含むものである。
造方法は、半導体基板の一主面上に形成された第１の絶
縁膜の上に下層金属配線を形成する工程と、全面に第２
の絶縁膜を堆積したのちスルーホールを開口する工程
と、全面に第１の金属膜を堆積したのちエッチバックし
て前記スルーホールの前記下層配線を露出させるする工
程と、全面に上層金属配線となる第２の金属膜を堆積す
る工程とを含むものである。
【００２１】
【実施例】本発明の第１の実施例について、図１（ａ）
〜（ｄ）を参照して説明する。
〜（ｄ）を参照して説明する。
【００２２】はじめに図１（ａ）に示すように、半導体
基板１に絶縁膜２を形成する。つぎに厚さ０．５μｍの
Ａｌ系合金３を堆積したのち、レジスト（図示せず）を
マスクとしてエッチングすることによりＡｌ系合金３か
らなる下層配線を形成する。つぎに層間絶縁膜となる絶
縁膜２ａを形成する。
基板１に絶縁膜２を形成する。つぎに厚さ０．５μｍの
Ａｌ系合金３を堆積したのち、レジスト（図示せず）を
マスクとしてエッチングすることによりＡｌ系合金３か
らなる下層配線を形成する。つぎに層間絶縁膜となる絶
縁膜２ａを形成する。
【００２３】つぎに図１（ｂ）に示すように、レジスト
（図示せず）をマスクとして絶縁膜２ａをエッチングし
てスルーホールを開口する。このあと大気に曝されたと
きに自然酸化膜４が形成される。
（図示せず）をマスクとして絶縁膜２ａをエッチングし
てスルーホールを開口する。このあと大気に曝されたと
きに自然酸化膜４が形成される。
【００２４】つぎに図１（ｃ）に示すように、全面に厚
さ５０ｎｍのＡｌ系合金３ａを堆積する。
さ５０ｎｍのＡｌ系合金３ａを堆積する。
【００２５】つぎに図１（ｄ）に示すように、スルーホ
ール側壁を残してＡｌ系合金３ａおよび自然酸化膜４が
なくなるまでスパッタエッチング（エッチバック）す
る。つぎに上層配線となるＡｌ系合金３ｂを堆積したの
ちレジスト（図示せず）をマスクとしてエッチングす
る。
ール側壁を残してＡｌ系合金３ａおよび自然酸化膜４が
なくなるまでスパッタエッチング（エッチバック）す
る。つぎに上層配線となるＡｌ系合金３ｂを堆積したの
ちレジスト（図示せず）をマスクとしてエッチングす
る。
【００２６】本実施例ではデポジット４がＡｌ系合金３
ａからなるので、スルーホール部の配線構造はＡｌ／Ａ
ｌ構造となり、０．１μｍ□のスルーホール１個当りの
スルーホール抵抗は０．１Ωである。
ａからなるので、スルーホール部の配線構造はＡｌ／Ａ
ｌ構造となり、０．１μｍ□のスルーホール１個当りの
スルーホール抵抗は０．１Ωである。
【００２７】つぎに本発明の第２の実施例について、図
２（ａ）〜（ｄ）を参照して説明する。
２（ａ）〜（ｄ）を参照して説明する。
【００２８】はじめに図２（ａ）に示すように、半導体
基板１に絶縁膜２を形成する。つぎに厚さ０．５μｍの
Ａｌ系合金３を堆積したのち、レジスト（図示せず）を
マスクとしてエッチングすることによりＡｌ系合金３か
らなる下層配線を形成する。つぎに層間絶縁膜となる絶
縁膜２ａを形成する。つぎにレジスト（図示せず）をマ
スクとして絶縁膜２ａをエッチングしてスルーホールを
開口する。このあと大気に曝されたときに、自然酸化膜
４が形成される。
基板１に絶縁膜２を形成する。つぎに厚さ０．５μｍの
Ａｌ系合金３を堆積したのち、レジスト（図示せず）を
マスクとしてエッチングすることによりＡｌ系合金３か
らなる下層配線を形成する。つぎに層間絶縁膜となる絶
縁膜２ａを形成する。つぎにレジスト（図示せず）をマ
スクとして絶縁膜２ａをエッチングしてスルーホールを
開口する。このあと大気に曝されたときに、自然酸化膜
４が形成される。
【００２９】つぎに図２（ｂ）に示すように、全面に厚
さ１００ｎｍのＴｉＮ５を堆積する。
さ１００ｎｍのＴｉＮ５を堆積する。
【００３０】つぎに図２（ｃ）に示すように、スパッタ
エッチング（エッチバック）を行なって自然酸化膜４を
除去する。スルーホール底部のＴｉＮ５は薄いので、ほ
かの部分にはＴｉＮ５が残る。引き続いて同一真空中で
厚さ１．０μｍのＡｌ系合金３ａを堆積する。つぎにレ
ジスト（図示せず）をマスクとしてエッチングして、Ａ
ｌ系合金３ａからなる上層配線を形成する。
エッチング（エッチバック）を行なって自然酸化膜４を
除去する。スルーホール底部のＴｉＮ５は薄いので、ほ
かの部分にはＴｉＮ５が残る。引き続いて同一真空中で
厚さ１．０μｍのＡｌ系合金３ａを堆積する。つぎにレ
ジスト（図示せず）をマスクとしてエッチングして、Ａ
ｌ系合金３ａからなる上層配線を形成する。
【００３１】本実施例において、スルーホール部以外に
ＴｉＮ５を残すことにより、配線の信頼性を向上させる
ことができる。スルーホール底面部のデポジット４は極
めて薄いので、Ａｌ／Ａｌ構造と同様に０．１μｍ□の
スルーホール１個当りのスルーホール抵抗は０．１Ωと
なった。スルーホール抵抗は従来のＡｌ／ＴｉＮ／Ａｌ
構造よりもはるかに小さい。
ＴｉＮ５を残すことにより、配線の信頼性を向上させる
ことができる。スルーホール底面部のデポジット４は極
めて薄いので、Ａｌ／Ａｌ構造と同様に０．１μｍ□の
スルーホール１個当りのスルーホール抵抗は０．１Ωと
なった。スルーホール抵抗は従来のＡｌ／ＴｉＮ／Ａｌ
構造よりもはるかに小さい。
【００３２】なおＡｌ系合金またはＴｉＮおよび自然酸
化膜をエッチングするために用いたスパッタエッチング
の代りに、Ａｌ系合金またはＴｉＮを反応性イオンエッ
チングでエッチングしたのち自然酸化膜をスパッタエッ
チングで除去することもできる。このようにエッチング
を２段階に分けることにより長時間スパッタエッチング
しなくて済むので、パーティクルの発生を抑えることが
できる。
化膜をエッチングするために用いたスパッタエッチング
の代りに、Ａｌ系合金またはＴｉＮを反応性イオンエッ
チングでエッチングしたのち自然酸化膜をスパッタエッ
チングで除去することもできる。このようにエッチング
を２段階に分けることにより長時間スパッタエッチング
しなくて済むので、パーティクルの発生を抑えることが
できる。
【００３３】
【発明の効果】スルーホールを開口したのち、金属膜を
堆積してからエッチバックすることにより、自然酸化膜
を完全に除去して良好なスルーホール特性を得ることが
できる。スルーホール側壁から底面部に絶縁物が再付着
しなくなり、スルーホール部の配線接続の信頼性を著し
く向上させることができた。
堆積してからエッチバックすることにより、自然酸化膜
を完全に除去して良好なスルーホール特性を得ることが
できる。スルーホール側壁から底面部に絶縁物が再付着
しなくなり、スルーホール部の配線接続の信頼性を著し
く向上させることができた。
【図１】本発明の第１の実施例を工程順に示す断面図で
ある。
ある。
【図２】本発明の第２の実施例を工程順に示す断面図で
ある。
ある。
【図３】従来の多層配線の形成方法を示す断面図であ
る。
る。
【図４】従来の多層配線の形成方法を示す断面図であ
る。
る。
【図５】従来の多層配線の形成方法を示す断面図であ
る。
る。
１ 半導体基板 ２，２ａ 絶縁膜 ３，３ａ，３ｂ Ａｌ合金 ４ 自然酸化膜 ５ ＴｉＮ ６ デポジット
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/302 Ｎ 7353−4Ｍ 21/3205
Claims (1)
- 【請求項１】 半導体基板の一主面上に形成された第１
の絶縁膜の上に下層金属配線を形成する工程と、全面に
第２の絶縁膜を堆積したのちスルーホールを開口する工
程と、全面に第１の金属膜を堆積したのちエッチバック
して前記スルーホールの前記下層配線を露出させるする
工程と、全面に上層金属配線となる第２の金属膜を堆積
する工程とを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3655792A JPH05235180A (ja) | 1992-02-24 | 1992-02-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3655792A JPH05235180A (ja) | 1992-02-24 | 1992-02-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235180A true JPH05235180A (ja) | 1993-09-10 |
Family
ID=12473061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3655792A Withdrawn JPH05235180A (ja) | 1992-02-24 | 1992-02-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235180A (ja) |
-
1992
- 1992-02-24 JP JP3655792A patent/JPH05235180A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4415606A (en) | Method of reworking upper metal in multilayer metal integrated circuits | |
| EP0310108A2 (en) | Interconnection structure of a semiconductor device and method of manufacturing the same | |
| JPH06120218A (ja) | 半導体素子の金属配線 | |
| US3988823A (en) | Method for fabrication of multilayer interconnected microelectronic devices having small vias therein | |
| JPH07307385A (ja) | 半導体素子の多層金属配線の形成方法 | |
| JPH05235180A (ja) | 半導体装置の製造方法 | |
| JPH0697288A (ja) | 半導体装置の製造方法 | |
| KR100256271B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JPH0536839A (ja) | 半導体装置の製造方法 | |
| JPH05299418A (ja) | 半導体装置の製造方法 | |
| JPH065544A (ja) | 半導体装置の製造方法 | |
| JPH0570301B2 (ja) | ||
| JP2557281B2 (ja) | 半導体装置 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0758198A (ja) | 半導体装置の製造方法 | |
| JPS63257268A (ja) | 半導体集積回路 | |
| JPH04237130A (ja) | 集積回路装置の製造方法 | |
| JPS6358927A (ja) | 半導体装置の製造方法 | |
| JPH02105529A (ja) | 半導体装置の製造方法 | |
| JPS63272050A (ja) | 半導体装置の製造方法 | |
| JPS62249451A (ja) | 多層配線構造体の製造法 | |
| JPH0582653A (ja) | 半導体装置の製造方法 | |
| JPS63237548A (ja) | 半導体装置の製造方法 | |
| JPH0312787B2 (ja) | ||
| JPH04150034A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |