JPH05232038A - 欠陥検出装置 - Google Patents
欠陥検出装置Info
- Publication number
- JPH05232038A JPH05232038A JP2635092A JP2635092A JPH05232038A JP H05232038 A JPH05232038 A JP H05232038A JP 2635092 A JP2635092 A JP 2635092A JP 2635092 A JP2635092 A JP 2635092A JP H05232038 A JPH05232038 A JP H05232038A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- image
- picture element
- minimum value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
(57)【要約】
【構成】繰り返しパターン間の比較検査に際し、粗位置
決め回路６で画像メモリ回路７からのメモリ画像信号８
を参照してディジタル画像信号５の粗な位置調整を行
い、差画像算出回路１０では、補正済みディジタル画像
深奥９よりあらかじめ指定したＮ×Ｎ画素の信号を取り
出して、メモリ画像信号８から取り出したＮ×Ｎ画素の
信号との間で、水平および垂直方向に１画素づつあらか
じめ指定した最大画素数Ｍまでシフトさせながら画像間
の差を求める。さらに、加算回路１２で差画像の絶対値
加算を行い、最小値検出回路１４で最小となる値を取り
出すことにより、パターンエッジでの差異を小さくし、
欠陥部のみを検出する。 【効果】比較検査において、パターンエッジのばらつき
に影響されることなく欠陥のみを検出することが可能と
なる。
決め回路６で画像メモリ回路７からのメモリ画像信号８
を参照してディジタル画像信号５の粗な位置調整を行
い、差画像算出回路１０では、補正済みディジタル画像
深奥９よりあらかじめ指定したＮ×Ｎ画素の信号を取り
出して、メモリ画像信号８から取り出したＮ×Ｎ画素の
信号との間で、水平および垂直方向に１画素づつあらか
じめ指定した最大画素数Ｍまでシフトさせながら画像間
の差を求める。さらに、加算回路１２で差画像の絶対値
加算を行い、最小値検出回路１４で最小となる値を取り
出すことにより、パターンエッジでの差異を小さくし、
欠陥部のみを検出する。 【効果】比較検査において、パターンエッジのばらつき
に影響されることなく欠陥のみを検出することが可能と
なる。
Description
【０００１】
【産業上の利用分野】本発明は、比較検査を行うことに
より欠陥パターンを検出する欠陥検出装置に関し、特に
印刷配線パターン間の比較検査を行うときに、パターン
間の信号レベル差を求めて、一定しきい値との大小関係
において欠陥判定を行い、配線パターン上の欠陥を検出
する欠陥検出装置に関する。
より欠陥パターンを検出する欠陥検出装置に関し、特に
印刷配線パターン間の比較検査を行うときに、パターン
間の信号レベル差を求めて、一定しきい値との大小関係
において欠陥判定を行い、配線パターン上の欠陥を検出
する欠陥検出装置に関する。
【０００２】
【従来の技術】従来の欠陥検出装置は、配線パターンの
欠陥の検出に光電変換スキャナで対象物を走査して得た
画像と、対象物を配線パターンの繰り返し周期分ずらせ
て得た画像とを、正確に重ね合わせる位置合わせを行っ
た後、両者間の差画像を求め、差画像の出力が一定のし
きい値より大きいものを欠陥として検出する手法が用い
られている。
欠陥の検出に光電変換スキャナで対象物を走査して得た
画像と、対象物を配線パターンの繰り返し周期分ずらせ
て得た画像とを、正確に重ね合わせる位置合わせを行っ
た後、両者間の差画像を求め、差画像の出力が一定のし
きい値より大きいものを欠陥として検出する手法が用い
られている。
【０００３】
【発明が解決しようとする課題】上述した従来の欠陥検
出装置では、比較する配線パターンのパターンエッジの
微細な違いが、すべて欠陥として検出されてしまうた
め、これらを除外して判定しなければならないという欠
点があった。
出装置では、比較する配線パターンのパターンエッジの
微細な違いが、すべて欠陥として検出されてしまうた
め、これらを除外して判定しなければならないという欠
点があった。
【０００４】本発明の目的は、パターンエッジでの微細
な違いに影響されずパターン内の欠陥のみを検出する欠
陥検出装置を提供することである。
な違いに影響されずパターン内の欠陥のみを検出する欠
陥検出装置を提供することである。
【０００５】
【課題を解決するための手段】本発明の欠陥検出装置
は、ＸＹテーブル上に載置した対象物を走査する光電変
換スキャナと、この光電変換スキャナからの画像信号を
ディジタル画像信号に変換するＡ／Ｄ変換回路と、この
Ａ／Ｄ変換回路からのディジタル画像信号を記憶する画
像メモリ回路と、前記ＸＹテーブルを対象物の繰り返し
パターン分だけ移動させたのち前記光電変換スキャナで
走査して前記Ａ／Ｄ変換回路から出力されるディジタル
信号に前記画像メモリ回路から読みだしたメモリ画像信
号を参照して粗な位置補正を行う粗位置決め回路と、こ
の粗位置決め回路から出力される補正済みディジタル画
像信号よりＮ×Ｎ画素の信号を取り出し前記メモリ回路
信号から取り出したＮ×Ｎ画素の信号と水平および垂直
方向に１画素づつあらかじめ指定した最大画素数までシ
フトさせながら差画像を生成する差画像算出回路と、こ
の差画像算出回路から出力される差画像からＮ×Ｎ画素
について絶対値の総和を求め総和信号を生成する加算回
路と、この加算回路から出力される総和信号の値が前述
した最大ビット数Ｍまでシフトさせて最小となる値を求
める最小値検出回路と、この最小値検出回路から出力さ
れる最小値が一定値以上のものを欠陥として取り出す欠
陥検出回路とを備えて構成されている。
は、ＸＹテーブル上に載置した対象物を走査する光電変
換スキャナと、この光電変換スキャナからの画像信号を
ディジタル画像信号に変換するＡ／Ｄ変換回路と、この
Ａ／Ｄ変換回路からのディジタル画像信号を記憶する画
像メモリ回路と、前記ＸＹテーブルを対象物の繰り返し
パターン分だけ移動させたのち前記光電変換スキャナで
走査して前記Ａ／Ｄ変換回路から出力されるディジタル
信号に前記画像メモリ回路から読みだしたメモリ画像信
号を参照して粗な位置補正を行う粗位置決め回路と、こ
の粗位置決め回路から出力される補正済みディジタル画
像信号よりＮ×Ｎ画素の信号を取り出し前記メモリ回路
信号から取り出したＮ×Ｎ画素の信号と水平および垂直
方向に１画素づつあらかじめ指定した最大画素数までシ
フトさせながら差画像を生成する差画像算出回路と、こ
の差画像算出回路から出力される差画像からＮ×Ｎ画素
について絶対値の総和を求め総和信号を生成する加算回
路と、この加算回路から出力される総和信号の値が前述
した最大ビット数Ｍまでシフトさせて最小となる値を求
める最小値検出回路と、この最小値検出回路から出力さ
れる最小値が一定値以上のものを欠陥として取り出す欠
陥検出回路とを備えて構成されている。
【０００６】
【実施例】次に、本発明の実施例について、図面を参照
して詳細に説明する。
して詳細に説明する。
【０００７】図１は本発明の一実施例を示すブロック図
である。
である。
【０００８】図１において、まず、ＸＹテーブル１上に
載置された検査対象物を光電変換スキャナ２によって走
査し、読みだした画像信号３をＡ／Ｄ変換回路４で多値
レベルのディジタル画像信号に変換し、画像メモリ回路
７に記憶させる。次に、ＸＹテーブル１を対象物上の繰
り返しパターン分だけ一定量移動させ、画像メモリ７に
記憶してあるパターンと同一のパターンが含まれる状態
で前回と同様に光電変換スキャナ２によって走査し、Ａ
／Ｄ変換回路４から得られたディジタル画像信号５を粗
位置決め回路６に入力する。
載置された検査対象物を光電変換スキャナ２によって走
査し、読みだした画像信号３をＡ／Ｄ変換回路４で多値
レベルのディジタル画像信号に変換し、画像メモリ回路
７に記憶させる。次に、ＸＹテーブル１を対象物上の繰
り返しパターン分だけ一定量移動させ、画像メモリ７に
記憶してあるパターンと同一のパターンが含まれる状態
で前回と同様に光電変換スキャナ２によって走査し、Ａ
／Ｄ変換回路４から得られたディジタル画像信号５を粗
位置決め回路６に入力する。
【０００９】粗位置決め回路６は、これと同時に画像メ
モリ回路７からメモリ画像信号８を読みだし、Ａ／Ｄ変
換回路４から入力したディジタル画像信号５と比較し、
ディジタル画像信号５に対して粗な位置補正を施し、補
正済みディジタル画像信号９を出力する。
モリ回路７からメモリ画像信号８を読みだし、Ａ／Ｄ変
換回路４から入力したディジタル画像信号５と比較し、
ディジタル画像信号５に対して粗な位置補正を施し、補
正済みディジタル画像信号９を出力する。
【００１０】差画像算出回路１０では、補正済みディジ
タル画像信号９よりあらかじめ指定したＮ×Ｎ画素の信
号を取り出して、メモリ画像信号８から取り出したＮ×
Ｎ画素の信号との間で、水平および垂直方向に１画素づ
つあらかじめ指定した最大画素数Ｍまでシフトさせなが
ら各画素の画像信号の画像間の差を求めて差画像信号１
１を出力する。
タル画像信号９よりあらかじめ指定したＮ×Ｎ画素の信
号を取り出して、メモリ画像信号８から取り出したＮ×
Ｎ画素の信号との間で、水平および垂直方向に１画素づ
つあらかじめ指定した最大画素数Ｍまでシフトさせなが
ら各画素の画像信号の画像間の差を求めて差画像信号１
１を出力する。
【００１１】従来の欠陥検出装置では、補正済みディジ
タル画像信号とメモリ画像信号に対してそのまま画像間
の差を求め、差画像信号のうち一定しきい値を超すもの
が欠陥信号として出力されている。本実施例において、
差画像を算出する際にＮ×Ｎ画素の画像間で、水平およ
び垂直方向に１画素づつあらかじめ指定した最大画素数
Ｍまでシフトさせながら差を求め、さらに加算回路１
２、最小値検出回路１４および欠陥検出回路１６によ
り、パターンエッジ部の違いによる欠陥信号を出力しな
いようにしている。
タル画像信号とメモリ画像信号に対してそのまま画像間
の差を求め、差画像信号のうち一定しきい値を超すもの
が欠陥信号として出力されている。本実施例において、
差画像を算出する際にＮ×Ｎ画素の画像間で、水平およ
び垂直方向に１画素づつあらかじめ指定した最大画素数
Ｍまでシフトさせながら差を求め、さらに加算回路１
２、最小値検出回路１４および欠陥検出回路１６によ
り、パターンエッジ部の違いによる欠陥信号を出力しな
いようにしている。
【００１２】加算回路１２は、差画像算出回路１０で、
水平および垂直方向に１画素づつあらかじめ指定した最
大ビット数Ｍまでシフトさせながら算出した差画像か
ら、Ｎ×Ｎ画素について差画像の各画素の画像信号の絶
対値の総和を求め総和信号１３を出力する。
水平および垂直方向に１画素づつあらかじめ指定した最
大ビット数Ｍまでシフトさせながら算出した差画像か
ら、Ｎ×Ｎ画素について差画像の各画素の画像信号の絶
対値の総和を求め総和信号１３を出力する。
【００１３】最小値検出回路１４は、加算回路１２から
出力される総和信号１３の値が前述した最大画素数Ｍま
でシフトさせて最小となる値を求めて最小値検出信号１
５として出力する。欠陥検出回路１６は、最小値検出回
路１４から出力される最小値検出信号１５が一定値以上
のものを欠陥として取り出し欠陥信号１７として出力す
る。
出力される総和信号１３の値が前述した最大画素数Ｍま
でシフトさせて最小となる値を求めて最小値検出信号１
５として出力する。欠陥検出回路１６は、最小値検出回
路１４から出力される最小値検出信号１５が一定値以上
のものを欠陥として取り出し欠陥信号１７として出力す
る。
【００１４】図２は、上述の実施例における最小値検出
信号１５を出力するまでの方法を説明する画像図であ
る。
信号１５を出力するまでの方法を説明する画像図であ
る。
【００１５】図２（ａ）および（ｃ）はそれぞれメモリ
画像信号８による画像および補正済みディジタル画像信
号９による画像を示し、図２（ａ）に点Ａを中心とする
Ｎ×Ｎ画素（図ではＮ＝５の場合を示す）２０を示し、
図２（ｂ）に点Ａに対応する点Ｂを中心とするＮ×Ｎ画
素２１を示す。図２（ｂ）はＮ×Ｎ画素２０の拡大図、
図２（ｄ）はＮ×Ｎ画素２１およびその周囲の画素郡の
拡大図である。図２で斜線の部分は配線パターンを示
す。
画像信号８による画像および補正済みディジタル画像信
号９による画像を示し、図２（ａ）に点Ａを中心とする
Ｎ×Ｎ画素（図ではＮ＝５の場合を示す）２０を示し、
図２（ｂ）に点Ａに対応する点Ｂを中心とするＮ×Ｎ画
素２１を示す。図２（ｂ）はＮ×Ｎ画素２０の拡大図、
図２（ｄ）はＮ×Ｎ画素２１およびその周囲の画素郡の
拡大図である。図２で斜線の部分は配線パターンを示
す。
【００１６】粗な位置補正のみでは、配線パターンのパ
ターン幅の変動により図２に示すように、補正済みディ
ジタル画像信号９による画像およびメモリ画像信号８に
よる画像の対応する点Ａ．Ｂ間で配線パターンの内と外
にあるという差を生じることになる。このため本実施例
では、Ｎ×Ｎ画素２１を１画素ずつ水平および垂直方向
にシフトさせＮ×Ｎ画素２０との差画像を算出し、加算
回路１２で、このＮ×Ｎ画素について差画像の絶対値の
総和を求め、最小値検出回路１４で順次最小値を求めて
行くと、点Ａを中心としてＮ×Ｎ画素２０と最も画像が
一致する点Ｃを中心とするＮ×Ｎ画素２１で差画像の絶
対値の総和が最小となる。この結果、両者の差信号が、
点Ａと点Ｂで比較した場合に較べて十分小さくなり、こ
の様なパターンエッジでの違いを欠陥として検出しなく
なる。
ターン幅の変動により図２に示すように、補正済みディ
ジタル画像信号９による画像およびメモリ画像信号８に
よる画像の対応する点Ａ．Ｂ間で配線パターンの内と外
にあるという差を生じることになる。このため本実施例
では、Ｎ×Ｎ画素２１を１画素ずつ水平および垂直方向
にシフトさせＮ×Ｎ画素２０との差画像を算出し、加算
回路１２で、このＮ×Ｎ画素について差画像の絶対値の
総和を求め、最小値検出回路１４で順次最小値を求めて
行くと、点Ａを中心としてＮ×Ｎ画素２０と最も画像が
一致する点Ｃを中心とするＮ×Ｎ画素２１で差画像の絶
対値の総和が最小となる。この結果、両者の差信号が、
点Ａと点Ｂで比較した場合に較べて十分小さくなり、こ
の様なパターンエッジでの違いを欠陥として検出しなく
なる。
【００１７】
【発明の効果】以上説明したように、本発明の欠陥検出
装置では、比較検査でのパターンエッジのばらつきに影
響されることなく欠陥のみを検出することが可能となる
効果があり、従って信頼性の高い比較検査を能率よく行
えるという効果がある。
装置では、比較検査でのパターンエッジのばらつきに影
響されることなく欠陥のみを検出することが可能となる
効果があり、従って信頼性の高い比較検査を能率よく行
えるという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１中の最小値検出信号１５を発生する方法を
説明する図である。
説明する図である。
１ ＸＹテーブル ２ 光電変換スキャナ ３ 画像信号 ４ Ａ／Ｄ変換回路 ５ ディジタル画像信号 ６ 粗位置決め回路 ７ 画像メモリ回路 ８ メモリ画像信号 ９ 補正済みディジタル画像信号 １０ 差画像算出回路 １１ 差画像信号 １２ 加算回路 １３ 総和信号 １４ 最小値検出回路 １５ 最小値検出信号 １６ 欠陥検出回路 １７ 欠陥信号
Claims (1)
- 【請求項１】 ＸＹテーブル上に載置した対象物を走査
する光電変換スキャナと、この光電変換スキャナからの
画像信号をディジタル画像信号に変換するＡ／Ｄ変換回
路と、このＡ／Ｄ変換回路からのディジタル画像信号を
記憶する画像メモリ回路と、前記ＸＹテーブルを対象物
の繰り返しパターン分だけ移動させたのち前記光電変換
スキャナで走査して前記Ａ／Ｄ変換回路から出力される
ディジタル信号に前記画像メモリ回路から読みだしたメ
モリ画像信号を参照して粗な位置補正を行う粗位置決め
回路と、この粗位置決め回路から出力される補正済みデ
ィジタル画像信号よりＮ×Ｎ画素の信号を取り出し前記
メモリ回路信号から取り出したＮ×Ｎ画素の信号と水平
および垂直方向に１画素づつあらかじめ指定した最大画
素数までシフトさせながら差画像を生成する差画像算出
回路と、この差画像算出回路から出力される差画像から
Ｎ×Ｎ画素について絶対値の総和を求め総和信号を生成
する加算回路と、この加算回路から出力される総和信号
の値が前述した最大ビット数Ｍまでシフトさせて最小と
なる値を求める最小値検出回路と、この最小値検出回路
から出力される最小値が一定値以上のものを欠陥として
取り出す欠陥検出回路とを備えてことを特徴とする欠陥
検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2635092A JPH05232038A (ja) | 1992-02-13 | 1992-02-13 | 欠陥検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2635092A JPH05232038A (ja) | 1992-02-13 | 1992-02-13 | 欠陥検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05232038A true JPH05232038A (ja) | 1993-09-07 |
Family
ID=12191016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2635092A Withdrawn JPH05232038A (ja) | 1992-02-13 | 1992-02-13 | 欠陥検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05232038A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7418135B2 (en) | 2004-08-24 | 2008-08-26 | Canon Kabushiki Kaisha | image processing apparatus, method therefor, and program |
-
1992
- 1992-02-13 JP JP2635092A patent/JPH05232038A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7418135B2 (en) | 2004-08-24 | 2008-08-26 | Canon Kabushiki Kaisha | image processing apparatus, method therefor, and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0225651B1 (en) | Method of and apparatus for detecting pattern defects | |
| US5574800A (en) | Pattern defect inspection method and apparatus | |
| US5272763A (en) | Apparatus for inspecting wiring pattern formed on a board | |
| US7024041B2 (en) | Pattern inspection apparatus and method | |
| KR100586293B1 (ko) | 결함 검사 방법 | |
| JPH08292014A (ja) | パターン位置の計測方法および計測装置 | |
| JP2009294027A (ja) | パターン検査装置及び方法 | |
| JPH05232038A (ja) | 欠陥検出装置 | |
| JPS6147362B2 (ja) | ||
| JP2725469B2 (ja) | 微小欠陥検出装置 | |
| JP2882227B2 (ja) | 画素欠陥補正装置 | |
| JPH0656293B2 (ja) | 欠陥検出方法 | |
| JP3239447B2 (ja) | 孤立点判定回路 | |
| JP3648495B2 (ja) | 欠陥検査方法及びその装置 | |
| JP3274132B2 (ja) | 外観検査用基準パターンの作成方法 | |
| JPH063541B2 (ja) | パターン検査装置 | |
| JP3198105B2 (ja) | 自動外観検査装置 | |
| JP2765339B2 (ja) | スルーホール検査装置 | |
| JP3303990B2 (ja) | 画像信号処理装置 | |
| JPS5830645A (ja) | パターン検査方法 | |
| JP3267372B2 (ja) | パターンマッチング検査におけるマッチングパターン信号生成方法とその装置 | |
| JP2871036B2 (ja) | 画像処理装置 | |
| JPH08110931A (ja) | 文字マーク認識装置 | |
| JPH05344329A (ja) | 画像領域識別装置 | |
| JPH06245074A (ja) | 画像二値化方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |