JPH05230639A - 化合物膜の形成方法 - Google Patents

化合物膜の形成方法

Info

Publication number
JPH05230639A
JPH05230639A JP21907391A JP21907391A JPH05230639A JP H05230639 A JPH05230639 A JP H05230639A JP 21907391 A JP21907391 A JP 21907391A JP 21907391 A JP21907391 A JP 21907391A JP H05230639 A JPH05230639 A JP H05230639A
Authority
JP
Japan
Prior art keywords
film
substrate
partial pressure
bias
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21907391A
Other languages
English (en)
Inventor
Keiichi Hashimoto
圭市 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP21907391A priority Critical patent/JPH05230639A/ja
Publication of JPH05230639A publication Critical patent/JPH05230639A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 【目的】 化合物膜、例えばTiN膜の堆積速度を向上
するとともに、抵抗率の低い良質の化合物膜を得る。 【構成】 反応性スパッタによる化合物膜の形成方法に
おいて、カソード10のTiターゲット11に対して、
基板バイアスを印加していない状態で堆積速度が低下し
ない低反応ガス分圧を設定するとともに、負のバイアス
を基板12に印加して成膜する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、超LSI製造に必要な
化合物膜の形成方法に関するものである。
【0002】
【従来の技術】従来、このような分野の技術としては、
例えば以下に示すようなものがあった。超LSI製造に
おけるメタライゼーションプロセスに使用されるTiN
膜は、反応性スパッタ法によって形成される。反応性ス
パッタ法とは、用いる不活性ガス(主にAr)中に、形
成したい化合物膜の成分原子を含んだ反応ガスを100
%まで含ませることによって、必要な組成、又は特性の
化合物膜を得る成膜技術である。
【0003】TiN膜形成の場合は、Tiターゲットを
用いAr中にN2 を混ぜた、あるいは100%N2 の雰
囲気でスパッタを行なう。図4は、TiN膜堆積速度と
2 分圧との関係で示した特性図であり、横軸にN2
圧比(%)、縦軸に堆積速度(Å/sec)を示してい
る。ここでは、DCマグネトロンスパッタ装置を用い、
DC放電パワーは、1.8kw、全圧は7mTorr、
基板加熱なしの条件で成膜を行なった。
【0004】この図から明らかなように、堆積速度はN
2 分圧10〜15%のところで急激に減少する。そし
て、15%以上のN2 分圧で、膜は銀色のTi膜から金
色のTiN膜に変化する。すなわち、Tiを窒化させる
だけのN2 を供給するには15%以上が必要となる。な
お、堆積速度の急激な減少はターゲットの窒化によるも
のといわれている。
【0005】従来、超LSI製造のメタライゼーション
に使用するTiN膜の形成は、十分高いN2 分圧(〜1
00%)で形成してきた。その理由は、図5に示すよう
に、N2 分圧が高くなるにつれ抵抗率の低い良質の膜が
形成されるようになるからである。
【0006】
【発明が解決しようとする課題】しかしながら、高いN
2 分圧でのTiN膜の形成は、堆積速度が6Å/sec
と遅いため、スループットが著しく低下する。通常、T
iNは1000Å程度堆積するが、それでも約3分を要
する。因みに、Al合金膜は10000Åを1分で堆積
している。
【0007】本発明は、上記問題点を除去し、化合物
膜、例えばTiN膜の堆積速度を向上するとともに、抵
抗率の低い良質の化合物膜を得ることができる化合物膜
の形成方法を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明は、上記目的を達
成するために、反応性スパッタによる化合物膜の形成方
法において、基板バイアスを印加していない状態で堆積
速度が低下しない低反応ガス分圧を設定するとともに、
負のバイアスを基板に印加して成膜するようにしたもの
である。
【0009】
【作用】本発明によれば、例えば成膜条件をDCパワー
1.8kw、Ar+ 2 の全圧7mTorr、基板加熱
なし、N2 分圧10.5%(0.73mTorr)、基
板バイアス−920Vとする。このように、基板バイア
スを印加していない状態で堆積速度が低下しない低反応
ガス分圧を設定するとともに、負のバイアスを基板に印
加してTiN膜を成膜する。
【0010】従って、TiN膜の堆積速度が速く、しか
も低抵抗率のTiN膜を成膜することができる。
【0011】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。この実施例においては、図1に
示すように、DCマグネトロンスパッタ装置において、
カソード10のTiターゲット11を用いて基板12に
TiN膜の堆積を行なう。堆積条件はDCパワー(W)
1.8kw、Ar+N2 の全圧(PT )7mTorr、
基板加熱(TS)なしである。
【0012】N2 分圧(PN2 )を決定するには、予め
前記した図4に示すような堆積速度とN2 分圧の関係を
前述の堆積条件で求めておく必要がある。ここでは、N
2 分圧は、10.5%(0.73mTorr)とする。
更に、負の基板バイアスVSを印加する。この負の基板
バイアスは基板よりRF電力を印加することにより、誘
起される自己バイアスで得られる。ここでは−920V
とする。
【0013】次に堆積条件をまとめて示すと、以下のよ
うである。 DCパワー(W)=1.8kw Ar+N2 の全圧(PT )=7mTorr N2 分圧(PN2 )=10.5%(0.73mTor
r) 基板バイアス(VS )=−920V 基板加熱なし 次に、本発明の化合物膜の形成方法の要点について述べ
る。
【0014】まず、堆積速度が低下しない、つまりター
ゲットが窒化しないN2 分圧を設定する。通常このよう
な条件ではTiN膜は得られない。そこで、負の基板バ
イアスを印加することにより、プラズマ中の窒素イオン
(主にN2 + )を膜中に引き込み、補充してやるように
する。図2は本発明に係る基板バイアス−920Vを印
加した時のTiN堆積速度とN2 分圧との関係を示す図
である。この図において、横軸はN2 分圧(mTor
r)、縦軸は堆積速度(Å/sec)を示しており、前
記条件のように、PT =7mTorr、W=1.8k
w、VS =−920V、PN2 =10.5%(0.73
mTorr)の場合、堆積速度(Å/sec)は8.5
Å/secを得ている。ここで、堆積速度は、従来に比
して約40%向上している。この時、膜は黄金色であ
り、TiNが形成されている。
【0015】因みに、N2 分圧(mTorr)が10.
5%(0.73mTorr)以上になると、堆積速度
(Å/sec)は急激に遅くなる。図3は本発明に係る
基板バイアス−920Vを印加した時のTiN膜の抵抗
率とN2 分圧との関係を示す図である。この図におい
て、横軸はN2 分圧(mTorr)、縦軸は抵抗率(μ
Ωcm)を示しており、前記と同様の条件下で、N2
圧(mTorr)が10.5%(0.73mTorr)
の場合、95μΩcmと低い。基板バイアスをかけてい
ないときと比べて1桁程小さい値となる。これは、基板
バイアス印加によるイオン衝撃により、付着原子のマイ
グレーションが助長されたため良質な膜が得られたもの
と考えられる。
【0016】因みに、N2 分圧(mTorr)が10.
5%(0.73mTorr)以上になると、抵抗率(μ
Ωcm)は高くなっていく。上記から明らかなように、
T =7mTorr、W=1.8kw、VS =−920
V、PN2 =10.5%(0.73mTorr)、基板
加熱なしの場合、堆積速度は速く、しかも抵抗率が低い
成膜を行うことができる。
【0017】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【0018】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、基板バイアスを印加していない状態で堆積速度
が低下しない低反応ガス分圧を設定するとともに、負の
バイアスを基板に印加して成膜するようにしたので、化
合物膜、例えばTiN膜の堆積速度を向上するととも
に、低抵抗率が低い良質の化合物膜を得ることができ
る。
【0019】例えば、PT =7mTorr、W=1.8
kw、VS =−920V、PN2 =10.5%(0.7
3mTorr)、基板加熱なしの場合、8.5Å/se
cの堆積速度を得ており、従来の堆積速度に対して約4
0%の向上であり、抵抗率は95μΩcmとなり、基板
バイアスをかけていないときと比べて1桁程小さい値と
なる。
【図面の簡単な説明】
【図1】本発明に係る反応性スパッタの説明図である。
【図2】本発明に係る基板バイアス−920Vを印加し
た時のTiN堆積速度とN2 分圧との関係を示す図であ
る。
【図3】本発明に係る基板バイアス−920Vを印加し
た時のTiN膜の抵抗率とN2分圧との関係を示す図で
ある。
【図4】TiN堆積速度とN2 分圧の関係を示す図であ
る。
【図5】TiN膜の抵抗率とN2 分圧の関係を示す図で
ある。
【符号の説明】
10 カソード 11 Tiターゲット 12 基板

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 反応性スパッタによる化合物膜の形成方
    法において、 基板バイアスを印加していない状態で堆積速度が低下し
    ない低反応ガス分圧を設定するとともに、負のバイアス
    を基板に印加して成膜すること特徴とする化合物膜の形
    成方法。
  2. 【請求項2】 TiN膜を成膜することを特徴とする請
    求項1記載の化合物膜の形成方法。
  3. 【請求項3】 成膜条件をDCパワー1.8kw、Ar
    +N2 の全圧7mTorr、基板加熱なし、N2 分圧1
    0.5%(0.73mTorr)、基板バイアス−92
    0Vとすることを特徴とする請求項1または2記載の化
    合物膜の形成方法。
JP21907391A 1991-08-30 1991-08-30 化合物膜の形成方法 Pending JPH05230639A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21907391A JPH05230639A (ja) 1991-08-30 1991-08-30 化合物膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21907391A JPH05230639A (ja) 1991-08-30 1991-08-30 化合物膜の形成方法

Publications (1)

Publication Number Publication Date
JPH05230639A true JPH05230639A (ja) 1993-09-07

Family

ID=16729842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21907391A Pending JPH05230639A (ja) 1991-08-30 1991-08-30 化合物膜の形成方法

Country Status (1)

Country Link
JP (1) JPH05230639A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0711846A1 (en) * 1994-11-14 1996-05-15 Applied Materials, Inc. Titanium nitride deposited by chemical vapor deposition

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0711846A1 (en) * 1994-11-14 1996-05-15 Applied Materials, Inc. Titanium nitride deposited by chemical vapor deposition

Similar Documents

Publication Publication Date Title
CN110218984B (zh) 薄膜沉积方法
KR100298970B1 (ko) 실리콘 집적 회로 제조 방법
US5738917A (en) Process for in-situ deposition of a Ti/TiN/Ti aluminum underlayer
US5685960A (en) Method for forming aluminum contacts
US5582881A (en) Process for deposition of a Ti/TiN cap layer on aluminum metallization and apparatus
US4853346A (en) Ohmic contacts for semiconductor devices and method for forming ohmic contacts
JPH05230639A (ja) 化合物膜の形成方法
US20190323115A1 (en) Color film and method of forming the same
JPH07321068A (ja) 金属配線形成方法及びこれに使用されるスパッタリング装置
JP3506782B2 (ja) 光学薄膜の製造方法
JPH05279846A (ja) スパッタ用ターゲット及びスパッタTiON膜成膜方法
JP3727693B2 (ja) TiN膜製造方法
SU1499573A1 (ru) Способ получени прозрачных провод щих пленок на основе оксидов инди и олова
JP3003610B2 (ja) 半導体装置の製造方法
JPH05299376A (ja) 半導体装置の製造方法
JPH0768615B2 (ja) 薄膜の製造方法
JPH05259108A (ja) 酸素添加窒化チタン膜及びその製造方法
JPS61147870A (ja) スパツタAl膜形成方法
JPH10209084A (ja) 金属窒化物膜の形成方法
JP2785482B2 (ja) 半導体装置の製造方法
JP2002217133A (ja) バリアメタル膜の形成方法
KR930000228B1 (ko) 반도체 소자 제조용 내열성 금속질화물 박막의 제조방법
JPH05267292A (ja) 半導体装置の製造方法
JPH06108245A (ja) 薄膜形成方法
JPH05295516A (ja) 薄膜形成方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010206