JPH05267292A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH05267292A
JPH05267292A JP6410192A JP6410192A JPH05267292A JP H05267292 A JPH05267292 A JP H05267292A JP 6410192 A JP6410192 A JP 6410192A JP 6410192 A JP6410192 A JP 6410192A JP H05267292 A JPH05267292 A JP H05267292A
Authority
JP
Japan
Prior art keywords
hydrogen
titanium
film
semiconductor device
metallic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6410192A
Other languages
English (en)
Inventor
Tsutomu Hosoda
勉 細田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6410192A priority Critical patent/JPH05267292A/ja
Publication of JPH05267292A publication Critical patent/JPH05267292A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 金属配線膜の形成方法に関し,高融点金属を
含む金属膜を使用した半導体素子に対して, 水素中の熱
処理による特性回復を低温で短時間に且つ確実に行える
方法の提供を目的とする。 【構成】 1)半導体基板上に高融点金属を含む金属膜
を成膜する際の雰囲気中に水素を混入し,該金属膜内に
水素を導入する, 2)半導体基板上に高融点金属を含む金属膜を成膜し,
該金属膜に水素を導入する工程を有する, 3)前記金属膜がチタンあるいはチタン化合物である, 4)前記金属膜内に導入する水素の量が10at%以下であ
るように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り,半導体装置に使用される金属配線膜の形成方法に
関する。
【0002】近年,半導体装置の高集積化に伴い,半導
体装置に使用される配線の微細化が要求され,微細配線
のエレクトロマイグレーションあるいはストレスマイグ
レーション耐性を向上するため,従来のアルミニウム(A
l)またはアルミニウム合金配線に代えて,高融点金属特
に窒化チタン(TiN) やチタン(Ti)等のバリアメタルとア
ルミニウムとの積層構造の配線が用いられるようになっ
てきた。
【0003】
【従来の技術】配線の微細化, 多層化が進められている
が,半導体装置の製造工程中に反応性イオンエッチング
(RIE) や, プラズマ気相成長(CVD) や, スパッタエッチ
ングや,スパッタリング等のプラズマを使った工程の増
加により, MOS FET のしきい値電圧の変化等素子特性に
悪影響がでていた。そのため,工程途中の半導体基板を
水素(H2)を含む雰囲気中で熱処理することによりこのよ
うな素子特性の変動を回復させている。
【0004】
【発明が解決しようとする課題】ところが,配線膜に窒
化チタンやチタン等のバリアメタルあるいは高融点金属
が使用されることにより, 水素を含む雰囲気中での熱処
理の際に, これらの金属が水素のゲッタとして作用し,
素子特性を回復させるに十分な水素が素子内に到達でき
ずに, 特性の改善が十分に行われなかった。特に, チタ
ンあるいはチタン化合物はゲッタ作用が大きい。
【0005】したがって,素子形成後に水素を素子まで
拡散させようとすると, チタンあるいはチタン化合物を
使用しないで形成さた素子に比べて長時間の熱処理を加
える必要がある。長時間の熱処理はさらに特性の変化を
生じる可能性が大きく素子形成上好ましくなく,工程の
処理時間も長くなるという問題があった。
【0006】本発明はチタンあるいはチタン化合物等高
融点金属を含む金属膜を使用した半導体素子に対して,
水素中の熱処理による特性回復を低温で短時間に且つ確
実に行える方法の提供を目的とする。
【0007】
【課題を解決するための手段】上記課題の解決は, 1)半導体基板上に高融点金属を含む金属膜を成膜する
際の雰囲気中に水素を混入し,該金属膜内に水素を導入
する半導体装置の製造方法,あるいは 2)半導体基板上に高融点金属を含む金属膜を成膜し,
該金属膜に水素を導入する工程を有する半導体装置の製
造方法,あるいは 3)前記金属膜がチタンあるいはチタン化合物である前
記1)あるいは2)記載の半導体装置の製造方法。 4)前記金属膜内に導入する水素の量が10at%以下であ
る前記1)あるいは2)記載の半導体装置の製造方法に
より達成される。
【0008】
【作用】本発明は,水素を予め成膜時に導入しておくこ
とにより,半導体素子作成工程中の水素を含む雰囲気中
の熱処理時に,特にチタン,窒化チタン,炭化チタン,
ホウ化チタン,酸化チタン等のチタン化合物およびこれ
らの組み合わせからなる薄膜がゲータリングする水素の
量を低減し,その結果,素子特性の回復に必要な量の水
素が容易に素子内に拡散していくので,短時間の熱処理
で確実に素子の受けた特性変化を回復させることができ
る。
【0009】しかしながら,過剰な水素を導入させると
薄膜の強度が低下するため,水素の量は10at%以下にす
る。この理由は以下の通りである。
【0010】例えば, チタンは通常水素吸蔵金属として
知られており,これはチタンのハイドライド(β,γ
相)が安定な結晶構造を持つことが大きく影響してい
る。このようなハイドライドと純金属間の相転位を利用
して水素吸蔵を行うわけであるが,H-Ti相図によるとハ
イドライド(β相)が出現するのが7.9 at%以上である
ので,大凡10at%以上の水素を含んでしまうと, 熱処理
が繰り返されることによる水素脆性が起こる危険性があ
るからである。
【0011】
【実施例】チタン,窒化チタン,炭化チタン,ホウ化チ
タン,酸化チタン等のチタン化合物およびこれらの組み
合わせからなる薄膜はその他の高融点金属膜よりゲッタ
作用が大きいので,実施例ではこれらの薄膜について説
明する。
【0012】例えば,チタン薄膜等に水素を導入させる
には,以下の方法による。 (1) チタンターゲットを用いたスパッタ法により,スパ
ッタガスに水素を混入させることにより膜中に水素を導
入することができる。 (2) チタンを蒸発源とした真空蒸着法あるいは反応性蒸
着法により,蒸着雰囲気中に水素を混入させることによ
り膜中に水素を導入することができる。 (3)あるいは,所望のチタンあるいはチタン化合物をス
パッタ法または蒸着法で成膜した後,水素イオンを注入
して膜中に水素を導入することができる。
【0013】実施例では, 例えばチタンをスパッタ法で
成膜する場合には,チタンターゲットを用いたDCマグネ
トロンスパッタ法を用いて行った。スパッタ条件の一例
を次に示す。
【0014】使用ガス:アルゴン(Ar)+H2(1%) ガス圧力: 5 mTorr DC 電力: 500 W 水素の定量分析は感度のよい分析方法がないため行って
いないが,SIMS(二次イオン質量分析)法により分析す
ると,チタン中の水素のイールドは10倍程度に増加して
いた。
【0015】このような条件で作成されたチタン膜を用
いてチタンとアルミニウムの積層配線膜を作成した。作
成条件はチタン膜を上記の条件で 500Åの厚さに堆積し
た後, 真空を破らないでアルミニウムのスパッタ室に半
導体基板を導入し, アルゴン圧力 5 mTorr, DC 電力 1
0 KWでアルミニウム/シリコン(1%)合金をスパッタ
した。
【0016】この配線を用いてMOS FET を作成し,しき
い値電圧の調査を行った。用いたMOS FET はコンタクト
ホールを形成する際のRIE によりしきい値電圧が1V 程
度シフトしたものを用いた。その結果は以下のようであ
っる。
【0017】水素を含まないチタン膜を用いた場合は,
窒素/5%水素雰囲気中で,450 ℃, 60分の熱処理によ
り, しきい値電圧のシフト量は0.05 V程度まで回復し
た。
【0018】一方, 水素を含むチタン膜を用いた場合
は,窒素/5%水素雰囲気中で,400 ℃, 15分の熱処理
により, しきい値電圧のシフト量は0.05 V程度まで回復
した。
【0019】以上のような効果は, 水素をゲッタしやす
い膜中に予め水素を導入したために現れるものであるか
ら, チタン化合物についても同様の効果が得られた。ま
た,成膜方法を真空蒸着法にした場合でも, 蒸着雰囲気
の水素分圧を0.1 mTorr とすることで同様の効果が得ら
れた。
【0020】さらに, チタンあるいはチタン化合物膜を
成膜した後に水素イオンを注入しても同様の効果が得ら
れた。
【0021】
【発明の効果】本発明によれぱ,チタンあるいはチタン
化合物等高融点金属を含む金属膜を使用した半導体素子
に対して, 水素中の熱処理による特性回復を低温で短時
間に且つ確実に行うことができる。この結果, 半導体装
置の製造工程の低温化, 工程の短時間化に寄与すること
ができた。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に高融点金属を含む金属膜
    を成膜する際の雰囲気中に水素を混入し,該金属膜内に
    水素を導入することを特徴とする半導体装置の製造方
    法。
  2. 【請求項2】 半導体基板上に高融点金属を含む金属膜
    を成膜し,該金属膜に水素を導入する工程を有すること
    を特徴とする半導体装置の製造方法。
  3. 【請求項3】 前記金属膜がチタンあるいはチタン化合
    物であることを特徴とする請求項1あるいは2記載の半
    導体装置の製造方法。
  4. 【請求項4】 前記金属膜内に導入する水素の量が10at
    %以下であることを特徴とする請求項1あるいは2記載
    の半導体装置の製造方法。
JP6410192A 1992-03-19 1992-03-19 半導体装置の製造方法 Withdrawn JPH05267292A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6410192A JPH05267292A (ja) 1992-03-19 1992-03-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6410192A JPH05267292A (ja) 1992-03-19 1992-03-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH05267292A true JPH05267292A (ja) 1993-10-15

Family

ID=13248351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6410192A Withdrawn JPH05267292A (ja) 1992-03-19 1992-03-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH05267292A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110103A (ja) * 2000-10-27 2007-04-26 Agilent Technol Inc チタン/アルミニウム合金を用いた集積回路金属被着膜

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110103A (ja) * 2000-10-27 2007-04-26 Agilent Technol Inc チタン/アルミニウム合金を用いた集積回路金属被着膜
JP4636414B2 (ja) * 2000-10-27 2011-02-23 マイクロン テクノロジー, インク. チタン/アルミニウム合金を用いた集積回路金属被着膜

Similar Documents

Publication Publication Date Title
US6800180B1 (en) Resputtering to achieve better step coverage
KR100255704B1 (ko) (iii) 결정방향을 가지는 질화티타늄 방벽층을 형성시키는 방법
US4359490A (en) Method for LPCVD co-deposition of metal and silicon to form metal silicide
US5286676A (en) Methods of making integrated circuit barrier structures
KR100298970B1 (ko) 실리콘 집적 회로 제조 방법
US6174823B1 (en) Methods of forming a barrier layer
JPH07161659A (ja) 半導体装置およびその製造方法
JP3332909B2 (ja) ゲート電極構造体、その形成方法及び電極構造体の形成方法
JP2754176B2 (ja) 緻密なチタン窒化膜及び緻密なチタン窒化膜/薄膜のチタンシリサイドの形成方法及びこれを用いた半導体素子の製造方法
US5582881A (en) Process for deposition of a Ti/TiN cap layer on aluminum metallization and apparatus
JPH10308363A (ja) メタライゼーション構造を製造する方法
US6121139A (en) Ti-rich TiN insertion layer for suppression of bridging during a salicide procedure
US6277736B1 (en) Method for forming gate
KR20030020986A (ko) 스퍼터링 타겟
JP2789332B2 (ja) 金属配線の構造及びその形成方法
JPH05267292A (ja) 半導体装置の製造方法
WO1987003013A1 (en) Sputtering method for reducing hillocking in aluminum layers formed on substrates
JPH0314227A (ja) 半導体装置の製造方法
JPS63204743A (ja) 半導体装置の製造方法
US6503824B1 (en) Forming conductive layers on insulators by physical vapor deposition
JP3288010B2 (ja) 半導体素子の金属配線形成方法
JPH07130849A (ja) 半導体装置及びその製造方法
JPH06318592A (ja) 半導体集積回路のCu配線構造体の製造方法
JPH05279846A (ja) スパッタ用ターゲット及びスパッタTiON膜成膜方法
JPH05299376A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990608