JPS6289333A - 金属と半導体間にオ−ム型接触を形成するための改良されたｒｉｅプラズマエツチング法 - Google Patents

金属と半導体間にオ−ム型接触を形成するための改良されたｒｉｅプラズマエツチング法

Info

Publication number
JPS6289333A
JPS6289333A JP61245142A JP24514286A JPS6289333A JP S6289333 A JPS6289333 A JP S6289333A JP 61245142 A JP61245142 A JP 61245142A JP 24514286 A JP24514286 A JP 24514286A JP S6289333 A JPS6289333 A JP S6289333A
Authority
JP
Japan
Prior art keywords
attack
semiconductor
layer
plasma
rie
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61245142A
Other languages
English (en)
Other versions
JPH0821575B2 (ja
Inventor
ファビオ　グアランドリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Microelettronica SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Microelettronica SpA filed Critical SGS Microelettronica SpA
Publication of JPS6289333A publication Critical patent/JPS6289333A/ja
Publication of JPH0821575B2 publication Critical patent/JPH0821575B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、金属と半導体、特にＰ又はＮに］−プされた
シリコンとの間にオート型接触を形成するための改良さ
れた方法に関する。
（従来技術とその問題点） 例えば成長接合、合金接合、プレナー技術、ブラノソク
ス（本出願人であるイタリアの工ソセヂエッセ・ミクロ
エレソトローニカ・エソセ・ピ・ア社の商品名）技術等
によりデバイスを製造するために使用される多くの異な
った技術に従って行われる、任意の半導体デバイスの製
造のような任意の集積回路の製造では、例えばＰ又はＮ
にドープされたシリコンである半導体物質と、例えば集
積回路の前側っまり″前部゛′に、必要な相互接続を形
成するために利用され金属伝導を有する物質を含む金属
性物質との間に、オーム型接触を形成することが必要で
ある。
使用される金属伝導を有する該物質は種々の種類のもの
であることができ、アルミニウム、タングステン、タン
タル、チタン、それらの合金、珪素化物及び強くドープ
された多結晶シリコンが商業的に使用される好適な物質
の例である。
金属伝導物質と半導体物質問に形成されるこの型の接触
は、当初の電流−電圧特性について木質的に直線性と対
称性を示さなければならず（オーム接触）、つまりそれ
はデバイスのために企図される操作条件（温度、放熱等
）における軸の起源（ｔｈｅ　ｏｒｉｇｉｎ　ｏｆｔｈ
ｅ　ａｘｅｓ）について少なくともある部分（電流の最
大予知強度）で感知できる非直線性の″整流″現象を引
き起こしてはならない。
更に接続抵抗は、電力浪費、パエプローム（ＥＰＲＯＭ
）型のデバイス中の速いスイッチ時間、＋＋ゲートアレ
イ　（ＧＡＴＥ　　ＡＲＲＡＹ）”型のロジソクデハイ
ス中のしきい値レヘルの良好な識別等の明白な理由のた
め、可能な限り低くしなければならない。
一般に、今「１の既知技術によると、その上に既に必要
な拡散が行われ、酸化物又はそれと等価の分離用非伝導
性化合物の表面層を再形成した後に、フォトレジストの
新しい層を適用し、それを通してマスキングのための既
知の写真食刻技術により好適な「窓部」を形成する、う
エファ」−にこのような接触を形成する方法は、実質的
に異方性条件又はとにかく制御された条件下で起こる、
半導体（例えばドープされたシリコン）が露出するまで
フォトレジスト層中に予備形成された窓部に対応する一
般に酸化物（例えばＳｉｎｇ）である非伝導性物質層を
除去して、その−１−にオーム接触が設けられる区画の
大きさが良好に限定される。
従って、ウェファのサポートとして機能する電極と典型
的にはより大きな対極との間に適用される無線周波（Ｒ
Ｆ）電界を通して加速されるイオンの一部によりエツチ
ングされた酸化物の表面が処理されることから成る、衝
撃により活性化される典型的にはＦ−である反応性イオ
ン（ラジカル）による酸化物のプラズマアタックによる
ものである反応性イオンエツチング（ＲＩＥ）として知
られている技術により、予め形成された窓部に対応する
酸化物又は類憤する非伝導性物質の除去を行うことは確
立された技術である。該電極は、減圧にすることができ
、制御された圧力のガスを導入しその中で循環させる手
段と、２０から３０℃までの一定温度に調節し維持する
ための手段と、アタックプロセスを制御するための手段
及び器具が装着されたチャンバー又は反応器中に収容さ
れている。
酸化物のアタックの所望の異方性は、必然的にフォトレ
ジスト層中に形成される窓部の孔を通してウェファ表面
に垂直に起こるイオンの部分的な衝撃の方向性によって
決定され、該方法は下に位置する単結晶半導体が露出す
るまで続けられる。
このような接触の区画を限定する方法の後、ウェファは
、パスバッタリング″という用語で知られる技術で一般
に行われる金属化を行うための装胃内に導入される。こ
のような技術によると、ＲＦ電界中でＪＩＴＩ　＊され
た不活性ガスのイオンで衝撃された金属又は化合物自身
の固体表面から放出される金属伝導を有する選択された
金属又は化合物の原子が、一般に、ウェファがその中に
位置し、薄くかつ極度乙こ均一・な層で被覆されたチャ
ンバーの表面全体トにイ・１着する。
この後に、接触の区画に対応して付着さ一υた金属と単
結晶半導体の間の金属合金の形成を有利にするために十
分な一般に３００から５００℃までの温度と時間で金属
化されたウェファの熱処理を進行さゼることも知られて
いる。
他の特別な手段を行わないこの方法で形成された接触で
は、接触抵抗は半導体単結晶（例えばシリコン）の表面
の状態により強く影響される。接触の形成のために意図
される区画から酸化物の層を除去するためのアタックの
後の酸化物の残渣の存在、及び／又は室温条件で容易に
約５０人の厚さに達してしまう大気に接触する半導体表
面の連続的再酸化、Ｃｘ　Ｆ　ｙ又は可能ならばＣｘ　
ＩＩ　ｙ　Ｆｚ基によるアタックの間に半導体表面上に
形成される重合性物質のフィルムの存在、半導体の結晶
構造中の水素原子の″インプランテーション１′は、接
触抵抗を比較的高くしてしまういくつかの因子である。
更に、接触抵抗は、金属化された層とともに接触の表面
の近くの半導体の結晶格子の状態により決定的に影響さ
れるように見えることが見出された。
このような非伝導性物質層の除去ステップは上述の通り
、ＲＦ電界中で強く加速されたイオンでの衝撃を企図す
る方法によりほぼ独占的に行われる。
表面の次の゛）も導体物質の結晶はこの衝撃により顕著
な損傷を受（Ｊ、このような衝撃はラザフオー「のバッ
クスキャンタリング（ＲＢＳ）測定により検出すること
ができる。高エネルギーイオンの衝突に起因するこのｔ
員傷は、実際に衝撃を受ける表面の近傍に、無定形化つ
まりその特性である単結晶性を失いがちになる半導体物
質の強調された１１ｒ正を引き起こすことがある。この
効果は接触抵抗を顕著に増加させがちになる。更に大気
に露出した後には、このように露出した半導体物質表面
上に約５０人の厚さに達することのある薄い酸化物層が
迅速に形成され、該酸化は先に行ったＲ　ＩＥアタック
処理により誘発される半導体物質の単結晶中の欠陥の存
在により非常に有利に進行することがある。
半導体物質の露出表面の汚染の種々の現象により生ずる
接触抵抗を減少させる目的で、空気中の再酸化に起因す
る偶発的な酸化物フィルム及び／又は重合物質のような
これらの不純物の除去を、金属のスパッタリングによる
付着を進行させる前に、金属付着のためのチャンバーそ
れ自身の内側で、ウェファを一般にアルゴンイオン（Ａ
ｒ’）である非反応性イオンでの衝撃を通して簡単なス
パッタリングによるエツチング処理することにより、進
行させることが１に案されている。
この技術は、半導体と金属化された層との間の界面に酸
化物又は他の夾雑物をほとんど存在させないことを確実
にすることを可能にするが、他方接触の界面の近くの結
晶の衝撃によるより以上の１員傷を招き、それは比較的
高い接触抵抗に導く条件を決定する先行するＲＩＢアタ
ックにより生ずる損傷に加えられる。
より最近には、下に位置する半導体が露出するまでＣＨ
３と０２プラズマ中で非伝導性物質の層をＲＩＥアタッ
クした後、非重合性試薬ガスを使用するＮ　Ｆ　３とＡ
ｒプラズマ中で半導体物質の露出した表面を引き続きＲ
ＩＥアタックして約５００人の深さで単結晶の表面部分
を除去することが提案されている。このような技術は、
特別に有毒なガスの使用を必要とするという欠点を有し
、更にポリマーと水素原子のインプランテーションによ
り不純物が混入した層の除去は確保されるにもかかわら
ず、半導体の高エネルギーイオン衝撃の他の負の効果に
より示される問題を解決しない。
他の既知技術は、ＲＹＥアタックつまり″接触の開口部
″′の形成後、いわゆるパ砲身″アタック処理つまりそ
れからこの既知の型のプラズマ処理の便利な名称が誘導
された砲身の形を有する既知の反応器で行われる酸素プ
ラズマ中でのアタックの技術の後に行われるものであり
、これによりポリマー及び残っているフォトレジスト される。その後、ウェファはＣＦ４と０２プラズマ中で
再度プラズマエツチング処理を（これは実質的に等方性
アタックである）受け、接触の区画に対応する小さな厚
さの単結晶の半導体物質が除去される。このような技術
の欠点は、接触の表面」−に重合性物質が残る可能１♂
ｌがあるだけでなく、処理数とウェファの取り扱い数が
増加することである。
従来技術の全ての方法に多かれ少なかれ共通ずる他の欠
点は、それらがオーム接触の形成のために企図された区
画にのかなりの厚さの半導体物質を除去することを要求
するという事実により表される。
（発明の目的） 本発明の主目的は、既知方法における欠点のない、金属
と半導体の間にオーム接触を形成するための改良された
方法を提供することである。
本発明の対象とする方法は、驚くほど簡単で効果的な方
法で既知技術における異なった種類の方法の上記した短
所と欠点を解決することを許容する。本発明の方法は本
質的に、マスキングフォトレジスト層により表面−Ｌに
好適に限定される区画に対応する非伝導性物質層を除去
するための接触の区画を開「１１′さーＵるためのＲＩ
Ｅアタックが、下に位置する半導体物質を露出する前に
中断され、これによ幻オーム接触のための孔を形成ため
の方法の第１ステツプの間における、結晶の衝撃による
無定形化又は損傷、水素のインプランテーション、及び
半導体の他の負の効果又は不純物の混入を効果的に防Ｉ
■二するという事実により特徴付けられる。
一般に、接触を実際に形成するために企図された区画に
対応する半導体物質の結晶表面上に依然として残る非伝
導性物質の厚さが約８００〜１５００人となったときに
、ＲＩＢアタックを停止ｌ二することが好ましい。
この時点で、アタックの第１ステツプの間に利用され、
典型的には酸素及び四フッ化炭素（（”：Ｆ４）又はト
リフルオロメタン（ｃＨＦ３）又はとにかくアタックの
間に反応器の内部に存在する条件で容易に重合できる他
の化合物を含むプラズマガスを、例えば六フッ化硫黄（
ＳＦ６）及び酸素のような非重合性ガス状化合物と置換
することにより修正し、かつプラズマとウェファ表面間
の電位差である″バイアス１′を好ましくは３５０■よ
り小さいか等しくなるように減少させる。なお非重合性
ガス状化合物とし”ζば六フッ化硫黄と酸素の他に、四
フッ化シリコン（Ｓ　Ｉ　Ｆ４）と酸素の組み合わセが
ある。
これらのアタックの修正された条件下では、残りの非伝
導ｔ＋物質層の除去が完了し、かつ好ましくは下に４ｙ
′１．　１１するある厚さの単結晶半導体物質も除去さ
れる。
水素と重合ｆ１化合物を含まないプラズマガスを使用し
て行われるＲ　Ｉ　Ｔｌアタックのこの第２のステップ
によると、ポリマー及び水素による半導体】３ 表面の汚れが防止され、更に非伝導性物質のアタックの
ために通常使用される条件（第１ステツプ）に対してバ
イアス条件を大きく減少させることにより、アタックの
進行をｉｌＩＬで半導体が露出しそしてアタックが続け
られて半導体の非常に薄い表面層も除去される場合には
、半導体自身は顕著な損傷を生じないようにみえる。
このように製造されたウェファは、それらを″砲身゛′
処理して残りのフォトレジストを除去し、最後の酸洗に
より再酸化層を除去し、次いでそれらをスパッタリング
により金属化することから成る通常の方法で処理する。
本発明の改良された方法に従って形成されるオーム接触
は、非常に低い抵抗値と大きな信顛性を示し、これらの
特性は、製品の不合格品を決定的に減少さゼるごとに反
映される。
これにより本発明の方法は、接触の表面のアタックと製
造の全工程を単一の反応器中で行い、かつ比較的毒性の
低いアタックガスを利用することにより、ウェファの付
加的な操作を必要とすることなく低い接触１ＦＥ抗と高
い信頼１’ｌの、金属伝導物質と一中結晶半導体物質問
（金属−半導体）にオーム接触を形成することを許容す
る。
更に、非伝導性物質層の主要部分のアタックの第１のス
テップの間に、下に位置する半導体物質の損傷が効果的
に防止される（デバイスの接合を形成する半導体のＰ“
又はＮ゛拡散領域の部分）という事実に起因して、既知
の方法とば貢なり、非伝導性物質の先行するＲＴＥアタ
ックにより強く１１１傷される部分の完全な除去を確保
するためにかなりの厚さの半導体物質を除去することが
最早必要でなくなる。逆に、ドープされた半導体物質は
除去されずにすまずことさえもできるか、又は好まり、
　＜はこのような除去ば好便に深さ１００〜１５０人を
超えない最小のものとすることができ、言い換えると半
導体物質の最小の厚さく少なくとも５０人）の除去は、
非伝導性物質を通るアタックの進行の偶然起こる小さな
非均一性を考慮して、接触の実際の形成を企図する全表
面の結晶の完全な露出を確保するためのみに行われる。
容易に理解できるように、これは小型化（集積化）の度
合を増加させることにより課される常に厳密である寸法
的制限を考慮すると特別に有利である。
発明の理解と実施をより容易にする目的で、実質的に酸
化シリコンから成る非伝導性物質層を有する単結晶シリ
コンのウェファの場合の本発明の特に好ましい実施例を
例示し添付図面を参照しながら説明を続ける。
第１図は、ウェファの表面に故意に適用された感光性物
質層中に写真食刻技術により形成された窓部に対応する
部分微細断面の概略図を示すものであり、 第２図は、ＲＩＥプラズマ中の第１のアタック操作の終
了時における、第１図と同じ微細断面図を示すものであ
り、 第３図は、本発明に従って修正されたＲＩＥプラズマ中
の第２のアタック操作の終了時の第１図及び第２図と同
じ微細断面を示すものである。
第１図にみられるよ・うに、例えば、約１５００人の厚
さを有する熱的に成長された酸化シリτＩンの第１層２
と、その１−の約５０００人の厚さを有し蒸気相から付
着された酸化シリコン層３と、約５０００人の厚さを有
し蒸気相からそこに（Ｎ１着された硼素とリンでドープ
された酸化シリ二ｌン層（硼素−リンー＝シリコンガラ
スを省略してＢ　Ｉ）　ＳＧという）４から構成される
非伝導性物質層により被覆されたシリコン単結晶１中の
１）＋拡散領域６に対応するオーム接触を製造するため
の方法の準備段階は、約１５０００人の厚さを有する感
光性樹脂（フォトレジス日層５による表面のマスキング
操作から成っている。
既知の写真食刻技術の１段に３１、す、ウェファの表面
ｌ−及び、例えば第１図に示す特別な接合のＰ′シリコ
ン６であるシリ：ノンに成功裏に付着された、例えばア
ルミニうム又はアルミニウム合金である金属伝導物質と
、シリコン含有量が１から３重量％であるシリ：２ンと
の間のオーム接触を形成することが望ましい区画に対応
し２てフォ］−レジスト物質層中に好適な窓部が形成さ
れる。
ｂ 最後の洗浄操作の後、いくつかのウェファをプラズマア
タック（ＲＩＥ）のための反応器の電極の好適なフレー
ム中に位置さ−υ、アタックの第１ステツプを行う。
上記した特性のシリコンウェファの場合、アタックは次
の操作条件で行うことが好ましい。
圧力−約５０ミリＴｏｒｒ プラズマガス及び関連する流体−６０ＳＣＣＭＮ分当た
りの標準Ｃ１１！　）のＣＣＨＦ３４０ＳＣＣの０２ 温度−２０から２５℃の間に調節 プラズマにり−えられるパワー−約１３５０Ｗバイアス
−５００から６００Ｖの間 これらのアタックの条件下で、酸化シリコンのアタック
速度とフォトレジスト物質のアタック速度との間の選択
率の比は約１：１となり、つまり該２つの物質量のアタ
ック速度はほぼ等しくなる。
一般に、この第１ステツプの間の、ＣＨＦ　ｓと０□の
間の容積比は２．５１から３．５：２の間にあることが
好ましい。
この後者の条件は、フォトレジスト層中に予備形成され
る窓部の輪郭とともに、酸化シリコンの別個の層４及び
３により形成される非伝導性物質層中に望ましいテーパ
ー状の断面の空間を生ずる。
一般にこれらの条件下では、酸化シリコンのアタック速
度は約５００人／分である。
該アタックはシリコンの表面に存在する酸化物（熱的に
成長された酸化物）層２の初めの部分に多かれ少なかれ
対応するようになる深さに達するまで続けられ、約１０
００人の厚さの酸化物が残される。
一般にアタックのこの第１ステツプは１５から２５分間
続けられる。
得られるエツチングされた空間の輪郭は、第２図に概略
的に示されている。
この時点でパワーを切り、反応チャンバーの雰囲気をパ
ージし、次に示すような本発明の方法が企図するアタッ
クの第２の操作の条件になるようにする。
圧力−約５０ミリＴｏｒｒ プラズマガス及び関連する流体−２５３ＣＣＭのＳＦ６ ３３ＣＣＭの０□ 温度−２０から２５℃の間に調節 プラズマに与えられるパワー−約１３５０Ｗバイアス−
３００から４００Ｖの間 これらの条件では酸化シリコンのアタック速度は約３０
０〜３５０人／分になり、露出されたシリコンは結局約
６００〜８００人／分でアタックされる。
一般にこの第２のアタックのステップは約１゜５〜２．
０分である。
このようにして得られる″孔″の断面の輪郭は、第３図
中に示される通りである。
通常ＳＦ６と０□との間の容量比は１０：１から２＝１
の範囲にあり、フォトレジストと酸化物層の相対的な厚
さの関数として調節してアタックの望ましい速度を得る
ことができる。
（発明の効果） 本発明は、半導体物質が露出する前に中断される接触の
区画を開口するためのｒｌＩＥアタックと、該アタック
で使用されたガスを非重合性のガス状化合物と置換し、
そして前記半導体物質が露出するまでＲＩＥアタックを
再開し￥ａ続することから成っている。従って第１のＲ
ＩＥアタックは半導体物質のｔ員傷を防止することがで
き、第２のアタックはその汚れを防止することができ、
これにより抵抗値が減少した金属−半導体接触を提供す
ることができる。
【図面の簡単な説明】
第１図は、ウェファの表面に故意に適用された感光性物
質層中に写真食刻技術により形成された窓部に対応する
部分微細断面の概略図を示すものであり、 第２図は、ＲＴＥプラズマ中の第１のアタック操作の終
了時における、第１図と同じ微細断面図を示すものであ
り、 第３図は、本発明に従って修正されたＲＩＥプラズマ中
の第２のアタック操作の終了時の第１図及び第２図と同
じ微細断面を示すものである。 　　ｕ １・・・シリコン単結晶 ２．３．４・・・酸化シリコン層 ５・・・フォトレジスト層 ６・・・Ｐ゛拡散領域

Claims (1)

  1. 【特許請求の範囲】 １、その区画に対応して金属−半導体接触を設けるため
    の金属伝導を示す物質層をウエファ上に付着させる準備
    として、前記区画に対応する、下に位置する単結晶半導
    体物質を露出させるために、マスキングにより非伝導性
    物質層の表面に形成される区画に対応する、前記単結晶
    半導体物質の表面を被覆する非伝導性物質層中に孔を形
    成するためのＲＩＥプラズマアタック処理から成りオー
    ム型金属−半導体接触を形成するための方法において、 （ａ）少なくともフッ素を含有する重合可能な化合物と
    酸素を含むプラズマを利用して、下に位置する単結晶半
    導体物質を露出させるには不十分な深さだけ非伝導性物
    質層をＲＩＥアタックし、そして該アタックを中断し、 （ｂ）先行するステップ（ａ）のプラズマガスをパージ
    し、フッ素を含む非重合性ガス化合物と酸素のガス混合
    物を導入し、 （ｃ）残りの非伝導性物質層へのＲＩＥアタックを再開
    し前記単結晶半導体物質が露出するまで継続することを
    特徴とする方法。 ２、非伝導性物質層が酸化シリコンから成り、単結晶半
    導体物質がＰ又はＮにドープされたシリコンである特許
    請求の範囲第１項に記載の方法。 ３、ＲＩＥアタックの第１のステップ（ａ）が５００Ｖ
    より大きいか等しいバイアス、及び容量比が２．５：２
    から３．５：２までのトリフルオロメタンと酸素の混合
    物から成るプラズマガスで行われるようにした特許請求
    の範囲第１項又は第２項に記載の方法。 ４、ステップ（ｂ）のフッ素を含む非重合性ガス化合物
    が、六フッ化硫黄及び／又は四フッ化シリコンである特
    許請求の範囲第１項から第３項までのいずれかに記載の
    方法。 ５、アタックの最終ステップ（ｃ）が３５０Ｖより小さ
    いか等しいバイアスで行われるようにした特許請求の範
    囲第１項から第４項までのいずれかに記載の方法。 ６、アタックの最終ステップ（ｃ）が、少なくとも５０
    Åより大きいか等しい厚さの半導体物質を除去するまで
    続けられる特許請求の範囲第１項から第５項までのいず
    れかに記載の方法。
JP61245142A 1985-10-14 1986-10-14 金属と半導体間にオ−ム型接触を形成するための改良されたｒｉｅプラズマエツチング法 Expired - Lifetime JPH0821575B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT22468/85A IT1200785B (it) 1985-10-14 1985-10-14 Migliorato procedimento di attaco in plasma (rie) per realizzare contatti metallo-semiconduttore di tipo ohmico
IT22468A/85 1985-10-14

Publications (2)

Publication Number Publication Date
JPS6289333A true JPS6289333A (ja) 1987-04-23
JPH0821575B2 JPH0821575B2 (ja) 1996-03-04

Family

ID=11196692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61245142A Expired - Lifetime JPH0821575B2 (ja) 1985-10-14 1986-10-14 金属と半導体間にオ−ム型接触を形成するための改良されたｒｉｅプラズマエツチング法

Country Status (5)

Country Link
US (1) US4806199A (ja)
EP (1) EP0219465B1 (ja)
JP (1) JPH0821575B2 (ja)
DE (1) DE3681112D1 (ja)
IT (1) IT1200785B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63287019A (ja) * 1987-05-19 1988-11-24 Nec Corp 半導体装置の製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1201840B (it) * 1986-08-28 1989-02-02 Sgs Microelettronica Spa Procedimento per realizzare contatti ohmici metallo-semiconduttore
KR910008983B1 (ko) * 1988-12-20 1991-10-26 현대전자산업 주식회사 비등방성 식각을 이용한 잔유물 제거방법
US5034091A (en) * 1990-04-27 1991-07-23 Hughes Aircraft Company Method of forming an electrical via structure
JP3185150B2 (ja) * 1991-03-15 2001-07-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US5312717A (en) * 1992-09-24 1994-05-17 International Business Machines Corporation Residue free vertical pattern transfer with top surface imaging resists
DE4339465C2 (de) * 1993-11-19 1997-05-28 Gold Star Electronics Verfahren zur Behandlung der Oberfläche eines einer Trockenätzung ausgesetzten Siliciumsubstrats
US5750441A (en) 1996-05-20 1998-05-12 Micron Technology, Inc. Mask having a tapered profile used during the formation of a semiconductor device
US5893757A (en) * 1997-01-13 1999-04-13 Applied Komatsu Technology, Inc. Tapered profile etching method
US6875371B1 (en) 1998-06-22 2005-04-05 Micron Technology, Inc. Etchant with selectivity for doped silicon dioxide over undoped silicon dioxide and silicon nitride, processes which employ the etchant, and structures formed thereby
US6117791A (en) * 1998-06-22 2000-09-12 Micron Technology, Inc. Etchant with selectivity for doped silicon dioxide over undoped silicon dioxide and silicon nitride, processes which employ the etchant, and structures formed thereby
US7173339B1 (en) 1998-06-22 2007-02-06 Micron Technology, Inc. Semiconductor device having a substrate an undoped silicon oxide structure and an overlaying doped silicon oxide structure with a sidewall terminating at the undoped silicon oxide structure
US6281142B1 (en) * 1999-06-04 2001-08-28 Micron Technology, Inc. Dielectric cure for reducing oxygen vacancies
JP4896367B2 (ja) * 2003-10-23 2012-03-14 パナソニック株式会社 電子部品の処理方法及び装置
WO2013092759A2 (en) * 2011-12-21 2013-06-27 Solvay Sa Method for etching of sio2 layers on thin wafers
CN103779271B (zh) * 2012-10-26 2017-04-05 中微半导体设备(上海)有限公司 一种倒锥形轮廓刻蚀方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268374A (en) * 1979-08-09 1981-05-19 Bell Telephone Laboratories, Incorporated High capacity sputter-etching apparatus
DE3165961D1 (en) * 1980-05-12 1984-10-18 Fujitsu Ltd Method and apparatus for plasma etching
JPS56158873A (en) * 1980-05-14 1981-12-07 Hitachi Ltd Dry etching method
DE3103177A1 (de) * 1981-01-30 1982-08-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von polysiliziumstrukturen bis in den 1 (my)m-bereich auf integrierte halbleiterschaltungen enthaltenden substraten durch plasmaaetzen
US4599243A (en) * 1982-12-23 1986-07-08 International Business Machines Corporation Use of plasma polymerized organosilicon films in fabrication of lift-off masks
US4534826A (en) * 1983-12-29 1985-08-13 Ibm Corporation Trench etch process for dielectric isolation
US4484979A (en) * 1984-04-16 1984-11-27 At&T Bell Laboratories Two-step anisotropic etching process for patterning a layer without penetrating through an underlying thinner layer
US4528066A (en) * 1984-07-06 1985-07-09 Ibm Corporation Selective anisotropic reactive ion etching process for polysilicide composite structures
US4582581A (en) * 1985-05-09 1986-04-15 Allied Corporation Boron trifluoride system for plasma etching of silicon dioxide
US4631248A (en) * 1985-06-21 1986-12-23 Lsi Logic Corporation Method for forming an electrical contact in an integrated circuit
US4687543A (en) * 1986-02-21 1987-08-18 Tegal Corporation Selective plasma etching during formation of integrated circuitry

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63287019A (ja) * 1987-05-19 1988-11-24 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
IT1200785B (it) 1989-01-27
JPH0821575B2 (ja) 1996-03-04
EP0219465A2 (en) 1987-04-22
EP0219465B1 (en) 1991-08-28
US4806199A (en) 1989-02-21
EP0219465A3 (en) 1988-03-30
DE3681112D1 (de) 1991-10-02
IT8522468A0 (it) 1985-10-14

Similar Documents

Publication Publication Date Title
JP3210359B2 (ja) ドライエッチング方法
US5445710A (en) Method of manufacturing semiconductor device
EP0880799B1 (en) Methods for etching semiconductor wafers
US4784720A (en) Trench etch process for a single-wafer RIE dry etch reactor
US5160407A (en) Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
US5269879A (en) Method of etching vias without sputtering of underlying electrically conductive layer
US5958801A (en) Anisotropic etch method
KR960000375B1 (ko) 반도체장치의 제조방법
US4919748A (en) Method for tapered etching
US5605601A (en) Method of manufacturing semiconductor device
US5416048A (en) Method to slope conductor profile prior to dielectric deposition to improve dielectric step-coverage
US5942446A (en) Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
JPS6289333A (ja) 金属と半導体間にオ−ム型接触を形成するための改良されたｒｉｅプラズマエツチング法
EP0284795A2 (en) Anisotropic etch process for tungsten metallurgy
US6207570B1 (en) Method of manufacturing integrated circuit devices
JPS60105235A (ja) アルミニウムおよびアルミニウム合金の反応性イオンエッチング法
US5667630A (en) Low charge-up reactive ion metal etch process
US6458648B1 (en) Method for in-situ removal of side walls in MOM capacitor formation
US5522520A (en) Method for forming an interconnection in a semiconductor device
JP3318801B2 (ja) ドライエッチング方法
US6277736B1 (en) Method for forming gate
US5756216A (en) Highly selective nitride spacer etch
JPH06338479A (ja) エッチング方法
JP3266492B2 (ja) 半導体装置の製造方法
JPH0837165A (ja) Ｃｖｄ処理により生成された合金の後堆積除去を有する金属ｃｖｄプロセス