KR930000228B1 - 반도체 소자 제조용 내열성 금속질화물 박막의 제조방법 - Google Patents

반도체 소자 제조용 내열성 금속질화물 박막의 제조방법 Download PDF

Info

Publication number
KR930000228B1
KR930000228B1 KR1019890009643A KR890009643A KR930000228B1 KR 930000228 B1 KR930000228 B1 KR 930000228B1 KR 1019890009643 A KR1019890009643 A KR 1019890009643A KR 890009643 A KR890009643 A KR 890009643A KR 930000228 B1 KR930000228 B1 KR 930000228B1
Authority
KR
South Korea
Prior art keywords
heat
manufacturing
nitrogen
substrate
ion
Prior art date
Application number
KR1019890009643A
Other languages
English (en)
Other versions
KR910003770A (ko
Inventor
이재신
심규환
박철순
강진영
Original Assignee
재단법인 한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 경상현 filed Critical 재단법인 한국전자통신연구소
Priority to KR1019890009643A priority Critical patent/KR930000228B1/ko
Publication of KR910003770A publication Critical patent/KR910003770A/ko
Application granted granted Critical
Publication of KR930000228B1 publication Critical patent/KR930000228B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/221Ion beam deposition
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641Nitrides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음.

Description

반도체 소자 제조용 내열성 금속질화물 박막의 제조방법
제1도는 종래 반응성 스퍼터링 방법에 의한 박막증착 상태를 나타낸 개략도.
제2도는 본 발명의 이온선 보조반응 방법에 의한 박막증착 상태를 나타낸 개략도.
제3도는 본 발명에서 사용되는 이온총의 구조를 나타낸 개략도.
제4도는 본 발명의 이온선 보조반응 방법에 의한 질화 텅스텐 박막의 증착률과 질소이온범전류의 상관 관계를 나타낸 그래프.
제5도는 본 발명의 실시예에 따라 제작된 쇼트키 다이오드의 온도변화에 따른 전위장벽높이의 변화를 나타낸 그래프
* 도면의 주요부분에 대한 부호의 설명
1 : 진공용기 2 : 기판
3 : 금속타켓 6 : 제1이온총
9 : 제2이온총
본 발명은 반도체 집적소자의 제조에 응용되는 내열성 박막재료의 형성 방법에 관한 것으로, 특히 고질의 내열성 금속의 질화물을 이온선 보조반응 방법으로 형성하도록 한 반도체 소자 제조용 금속질화물 박막의 제조방법에 관한 것이다.
일반적으로 반도체 소자의 게이트 금속이나 배선의 재료가 소자제조 공정중의 열적인 변화에도 견뎌야 한다는 것은 잘 알려진 사실이다. 그러므로 게이트 금속이나 배선의 재료로 텅스텐, 모리브덴, 탄탈륨, 티타늄 등의 내열성 금속과, 이들 내열성 금속의 규화물(silicide), 질화물(nitrde) 등이 널리 이용되고 있다. 이들 중에서 특히 질화텅스텐, 질화티타늄, 질화지르코늄, 질화탄탈늄 등은 다른 금속보다 치밀하고 열적안정성이 우수하여 집적소자의 확산방지 박막이나, 전극 배선재료, 게이트 금속의 재료로 많이 이용된다.
종래에는 상기와 같이 응용가치가 높은 내열성 금속의 질화물들을 대부분 제1도에 도시한 반응성 스퍼터링(reactive sputtering)방법으로 제조하였었다. 반응성 스퍼터링 방법은 아르곤과 질소의 혼합기체(101)를 반응용기(102)에 주입하여 금속타켓 (103)과 기판(104)의 사이에 형성된 기체 원소의 이온으로 금속타켓(103)을 스퍼터링하여 원하는 물질을 기판(103)위에 증착하는 것이다. 그러나 상기와 같은 반응성 스퍼터링방법으로 내열성 금속을 형성하는 상태에서는 기판(104)은 전극사이에서 발생되는 이온의 충돌로 인하여 손상받게 되므로 집적소자의 특성에 좋지않는 영향을 미치는 문제가 있었다.
이에 본 발명은 이온선 보조 반응(Ion-beam-assisted-reaction)방법을 이용하여 고질의 내열성 금속의 질화물을 형성하도록 한 반도체 소자 제조용 내열성 금속질화물 박막의 제조방법을 제공하는 것을 그 목적으로 한다. 이를 위하여 본 발명은 내열성 금속의 질화물을 형성하기 위한 것으로, 금속타켓과 기판이 내무의 소정 위치에 각각 설치되도록 한 진공용기와, 진공용기의 일측에 고정되고 불활성기체를 금속타켓에 조사하여 스퍼터링된 금속이 기판으로 증발 증착되도록 한 제1이온총(ion gun)과, 진공용기의 다른 일측에 고정되고 질소이온을 기판에 직접 조사하도록 한 제2이온총으로 구성함으로써 제1이온총에 의하여 증발된 금속과 제2이온총에서 주사된 질소이온이 기판위에서 반응하도록 하여 고질의 금속질화물이 형성되도록 한다.
본 발명을 첨부도면에 의하여 상세히 기술하여 보면 다음과 같다.
제2도는 이온선 보조반응 방법에 의한 박막증착상태를 나타낸 것으로, 진공용기 (1)의 내부 소정위치에 실리콘, 갈륨비소 또는 III-V족 혼정(混晶)화합물의 반도체 웨이퍼인 기판(2)을 설치하고, 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨 (Ta), 지르코늄(Zr), 질화텅스텐(WSi)중 한가지 또는 두가지를 동시에 사용한 금속타켓(3)을 상기의 기판(2)과 소정각을 유지하도록 설치하며, 밸브(5)에 의해 공급양이 조절되는 외부의 기체탱크(4)에 충진된 아르곤(Ar)과 같은 불활성기체를 금속타켓(3)에 적절하게 조사하는 제1이온총(6)을 진공용기(1)의 일측에 설치하고, 밸브(8)에 의해 공급양이 조절되는 외부의 가스탱크(7)에 충진된 질소 또는 불활성기체의 혼합기체를 적당한 질소이온으로 기판(2)에 직접 조사하는 제2이온총(9)은 진공용기(1)의 다른 일측에 설치한다.
제3도는 본 발명에서 사용하는 미국컴몬윌스(Common wealth)사는 카우프만 (Kaufnann)형 이온총을 나타낸 것으로 여기서 Vb는 빔전압을, Va는 액셀레이터 전압을, Vd는 방전전압을, Ib는 빔전류를 Ie는 발산 전류를 각각 나타내며, 이온총으로 부터 방출되는 이온의 에너지와 양은 빔전압(Vb)과 빔전류(Ib)에 의해 조절된다.
따라서 제1이온총(6)의 빔전압(Vb)과 빔전류(Ib)에 의하여는 금속타켓(3)의 스퍼터링 속도를 조절할 수 있으며, 제2이온총(9)의 빔전압(Vb)과 빔전류(Ib)에 의하여는 질소이온의 에너지와 조사되는 양을 조절할 수 있다.
본 발명을 한가지 실시예에 따라 상세히 설명하면 다음과 같다.
아르곤과 같은 불활성기체를 충진한 기체탱크(4)와 연결된 제1이온총(6)에서는 아르곤 이온(Ar+)을 발생시켜 금속타켓(3)으로 조사한다. 아르곤 이온에 의해 금속타켓(3)의 텅스텐(W)이 스퍼터링 되어 기판(2)으로 증발되면서 증착된다. 그리고 이와 동시에 질소(N) 또는 질소와 불활성기체의 혼합기체를 충진한 가스탱크(7)와 연결된 제2이온총(9)에서는 질소이온(N+)을 발생시켜 기판(2)으로 직접 조사한다. 그러면 기판(2)위에서는 증발되는 금속과 질소이온이 반응하여 금속의 질화물이 박막으로 형성된다. 이때 낮은 에너지의 질소이온의 가속에너지는 30-200eV가 적당하다. 만약 질소이온의 가속 전압(Va)이 너무 낮으면 질소의 증착이 잘되지 않고, 질소이온의 가속전압(Va)이 너무 크면 기판(2)이 손상되는 문제가 발생한다. 박막을 증착하기 전에는 진공용기(1)의 진공도를 10-7Torr 이하로 충분히 낮추어 진공용기(1) 내의 불순물을 충분히 제거하면, 증착중에 제1 및 제2이온총(6), (9)을 통한 기체가 유입되는 상태에서의 진공도를 0.1~1m Torr로 유지할 수 있다.
또한 제1이온총(6)과 제2이온총(9)의 빔전류(Ib)를 각각 별도로 조절하면서 금속타켓(3)의 금속원소의 질소원소의 반응 비율을 조절할 수 있으므로, 증착되는 질화물의 화학적 조성을 쉽게 조절할 수 있다. 더우기 금속타켓(3)은 W, Mo, Ti, Ta, Zr, WSi 중 한가지 또는 두가지를 동시에 선택함에 따라 WNx, MoNx, TiNx, TaNx, WSiNx, ZrNx 등의 질화물을 얻을 수 있다. 금속타켓(3)의 금속으로 텅스텐(W)을 이용한 경우에 제2이온총(9)의 이온빔전류에 따라 박막이 증착률이 변하는 양상을 제4도에 도시하였다. 제1이온총(6)의 빔전압(Vb)이 1000V이고 빔전류(Ib)가 200mA일때 순수한 텅스텐의 증착률은 11.8Å/min이었다. 그러나 제2이온총(9)으로 질소(N+)를 기판(2)에 조사하면 이온빔전류가 증가함에 따라 박막의 증착률이 변한다.
즉, 빔전압(Vb)을 70V로 고정하고 빔전류(Ib)를 120mA까지 증가시키면 증착률이 16.3Å/min까지 계속 증가한다. X선 광전자분광법(X-ray photoelectron spectroscopu)으로 증착된 질화텅스텐막의 화학적 조성을 분석하면 제2이온총(9)의 질소이온빔전류가 40mA일때의 WNx에서 조성 X는 0.27이었고, 120mA일때의 조성 X는 0.70이었다. 그러므로 질소함량이 질소이온빔전류에 거의 비례하고, 제2이온총 (9)의 빔전류로 증착물이 화학적 조성을 임의로 조절할 수 있다.
따라서 이온선 보조반응 방법에 의해 고질의 내열성 금속의 질화물을 형성할 수 있음을 알 수 있으며 그것은 Mo, Ti, Zr, WSi 등을 이용하여도 비슷한 결과를 얻게 된다. 이온선 보조반응 방법에 의해 증착된 박막의 질을 평가하기 위하여 갈륨비소(GaAs )의 기판(1)위에 질화텅스텐(WN)을 증착하고 쇼트키 다이오드(schottky diode)를 제작한 후 전위장벽을 측정하고 그 내열성을 살펴 보았다.
이에 대한 집적적인 설명을 하기에 앞서, 내열성 재료가 갈륨비소 반도체 소자 게이트 전극 재료로서 주로 이용하고 있으므로 이 내열성 재료는 자기 정합형 갈륨비소 전계효과 트랜지스터의 제조 기술에서 가장 중요한 역활을 하고 있다. 이와같은 용도로 주로 사용되는 재료는 내열성이 우수하여야 하고, 전위 장벽의 높이가 클수록 좋다.
쇼트키 다이오드를 700~900℃에서 30분간 열처리 한 다음 특정한 전위 장벽의 변화를 제5도에 나타내었다. 먼저 순수한 텅스텐 전극의 특성을 살펴보면 열처리 온도가 850℃까지 증가함에 따라 전위장벽의 크기가 증가하다가 900℃에서 열처리하게 되면 급격히 감속하게 된다. 따라서 이온선 보조 반응에 의해 증착된 텅스텐의 내열온도는 850℃이고 전위장벽의 높이는 0.7eV임을 알 수 있다.
이는 종래 스퍼터링 방법에 의해 증착된 순수한 텅스텐의 내열온도가 800℃이고 전위장벽이 0.65~0.7eV인 점을 고려하면 보다 좋은 결과이다. 그리고 제5도에 의하면 순수한 텅스텐보다 질화텅스텐의 특성이 더 우수함을 알 수 있고 이는 질화텅스텐-갈륨비소 쇼트키 다이오드의 내열 온도가 900℃로 텅스텐 보다 높고 전위장벽은 850℃에서 열처리 한 다음 0.85eV로 텅스텐 보다 큰 결과도 얻을 수 있다. 또한 질소의 반응함량을 적당히 조절하면 전위장벽을 0.9eV보다 더 크게할 수도 있다.
따라서 본 발명은 내열성 금속의 질화물을 형성함에 있어서, 박막증착 중의 진공용기(1)의 진공도가 0.1~1m Torr로 반응성 스퍼터링의 1~10m Torr 보다 낮으므로 반응성 기체내의 불순물에 의한 오염의 가능성이 낮다.
그리고, 증착중에 온도상승 효과가 거의 없어서 기판(2)의 온도는 거의 상온을 유지하므로 증착되는 금속이나 질소이온의 에너지가 낮게되고 이에따라 기판(2)의 손상이 거의 없다.
그러나 반응상 스퍼터링 중에는 이온의 충돌로 기판의 온도가 수백도까지 올라가도록 전극 사이에서 발생한 기체와 증착물의 이온이 전장에 의해 가속되어 기판에 충돌하므로 기판의 손상이 큰편이다.
또한 반응성 스퍼터링에서는 증착되는 질화물의 화학적 조성을 혼합기체의 기체혼합 비율로 조절하지만 본 발명에서는 두개 이상의 다른 이온총의 이온빔전류로 임의 조절하면서 반응 비율을 조절하므로 질이 좋은 내열성 금속의 질화물을 형성하도록 된 것임을 알 수 있다.

Claims (5)

  1. 반도체 기판 위에 내열성 금속의 질화막을 형성함에 있어서, 한개의 이온총으로 금속타켓을 스퍼터링하여 금속재료를 증착함과 동시에 다른 이온총으로 낮은 에너지의 질소이온을 기판에 직접 조사하여 기판상에 증착되는 내열금속의 질화반응을 촉진시키는 것을 특징으로 하는 반도체 소자 제조용 내열성 금속질화물 박막의 제조방법.
  2. 제1항에 있어서, 금속타켓의 재료로 고순도의 W, Mo, Ti, Ta, Zr, WSi 중 한 두가지를 동시에 사용하도록 한 것을 특징으로 하는 반도체 소자 제조용 내열성 금속질화물 박막의 제조방법.
  3. 제1항에 있어서, 제1이온총은 아르곤등의 불활성기체의 이온을 방출하여 금속타켓에 조사하고, 제2이온총은 질소 또는 질소와 불활성기체의 혼합기체를 사용하여 낮은 에너지의 질소이온의 가속에너지를 30-200eV 로 조사하도록 된 것을 특징으로 하는 반도체 소자 제조용 내열성 금속질화물 박막의 제조방법.
  4. 제1항에 있어서, 기판의 재료로 실리콘, 갈륨비소, 또는 III-V족 혼정화합물 반도체 웨이퍼를 이용하도록 된 것을 특징으로 하는 반도체 소자 제조용 내열성 금속질화물 박막의 제조방법.
  5. 제1항에 있어서, 진공용기의 진공도가 0.1~1m Torr인 상태에서 내열성 금속의 질화물을 증착하도록 된 것을 특징으로 하는 반도체 소자 제조용 내열성 금속질화물 박막의 제조방법.
KR1019890009643A 1989-07-06 1989-07-06 반도체 소자 제조용 내열성 금속질화물 박막의 제조방법 KR930000228B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890009643A KR930000228B1 (ko) 1989-07-06 1989-07-06 반도체 소자 제조용 내열성 금속질화물 박막의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890009643A KR930000228B1 (ko) 1989-07-06 1989-07-06 반도체 소자 제조용 내열성 금속질화물 박막의 제조방법

Publications (2)

Publication Number Publication Date
KR910003770A KR910003770A (ko) 1991-02-28
KR930000228B1 true KR930000228B1 (ko) 1993-01-14

Family

ID=19287877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890009643A KR930000228B1 (ko) 1989-07-06 1989-07-06 반도체 소자 제조용 내열성 금속질화물 박막의 제조방법

Country Status (1)

Country Link
KR (1) KR930000228B1 (ko)

Also Published As

Publication number Publication date
KR910003770A (ko) 1991-02-28

Similar Documents

Publication Publication Date Title
US5508066A (en) Method for forming a thin film
Bean et al. Silicon/metal silicide heterostructures grown by molecular beam epitaxy
US4759948A (en) Film formation through co-deposition with high and low energy beams
KR19990030184A (ko) 실리콘 집적 회로 제조 방법
US4828870A (en) Method of forming a thin aluminum film
US7037830B1 (en) PVD deposition process for enhanced properties of metal films
GB2290166A (en) Wiring structure and method of manufacture
JP3351843B2 (ja) 成膜方法
JP2814445B2 (ja) 選択的な金の低温化学蒸着
Kagadei et al. Use of a new type of atomic hydrogen source for cleaning and hydrogenation of compound semiconductive materials
KR930000228B1 (ko) 반도체 소자 제조용 내열성 금속질화물 박막의 제조방법
KR102156981B1 (ko) 전이금속 디칼코게나이드 박막의 제조 방법
JPH0545670B2 (ko)
Yanagisawa et al. Preparation of molybdenum silicide films by reactive sputtering
US6039847A (en) Method of forming a highly pure thin film and apparatus therefor
JPS6326349A (ja) 立方晶窒化硼素被膜の形成方法
JPS587864A (ja) 半導体装置及びその製造方法
JPS62161952A (ja) 立方晶窒化硼素薄膜の形成方法
Willer et al. WSix refractory gate metal process for GaAs MESFETs
Moshfegh PVD growth method: physics and technology
KR920010123B1 (ko) 금속 배선막 형성방법
JPH049866B2 (ko)
US5956604A (en) Ohmic contact to Gallium Arsenide using epitaxially deposited Cobalt Digermanide
Kleinsasser et al. Oxidation processes using ion beams
Mattox Recent advances in ion plating

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971211

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee