JPH0523061B2

JPH0523061B2 -

Info

Publication number: JPH0523061B2
Application number: JP13408185A
Authority: JP
Inventors: Yoshimasa Ooshima; Mitsuyoshi Koizumi
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-06-21
Filing date: 1985-06-21
Publication date: 1993-03-31
Also published as: JPS61292931A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は欠陥検査方法及び装置に係り、特に
LSI製造中間工程でのパターン付ウエハ上等の微
小異物やパターン欠陥を高感度、高信頼度で検出
する異物検査において虚報を除去するのに好適な
欠陥検査方法及び装置に関する。

〔発明の背景〕

従来のウエハ上の異物検査を行なう装置では
（）レーザ光の一次元高速走査と試料の並進低
速移動の組合せや（）試料の高速回転と並進低
速移動との組合せによるら線状走査を用いて、試
料全面、検出を行なつている。また、特開昭57−
80546号公報記載の従来例では、自己走査型一次
元光電変換素子アレイの電気的走査と試料低速移
動を組合せて上記（）と同等の走査を実現して
いる。更に「最新半導体工場自動化システム総合
技術集成、第７節評価システム」では試料ウエハ
の半径位置に自己走査型一次元光電変換素子アレ
イを配置し、これと試料の回転移動を組合わせて
上記（）と同等の走査を実現している。

しかし、これ等の従来方法では、試料上にレー
ザ光を照射し、その散乱光を検出しているため、
パターンが生成されているウエハでは、異物と同
時にパターンも検出されてしまう。従つて、これ
等の従来方法は、パターン付ウエハの検査には適
用できない。

LSI製造の中間工程でのパターン付ウエハ上の
異物検査作業は、製品歩留り向上、信頼性向上の
為に不可欠である。この作業の自動化は特開昭55
−149829、54−101390、55−94145、56−30630号
公報に開示されている様に、偏光を利用した検出
方法により実現されている。この原理を第１０図
〜第１３図を用いて説明する。

第１０図に示す如く、照明光４をウエハ１表面
に対して傾斜角度φで照射したのみでは、パター
ン２と異物３から同時に散乱光５と散乱光６が発
生するので、パターン２と異物３とを弁別して検
出することは出来ない。そこで照射光４として、
偏光レーザ光を使用し、異物３のみを検出する工
夫を行なつている。

第１１図ａに示す如く、ウエハ１上に存在する
パターン２にＳ偏光レーザ光４を照射する（ここ
でレーザ光４の電気ベクトル１０がウエハ表面に
平行な場合をＳ偏光レーザ照明と呼ぶ。）。一般
に、パターン２の表面凹凸は微視的に見ると照明
光の波長に比べ十分小さく、光学的に滑らかであ
るので、その反射光５もＳ偏光成分１１が保たれ
る。従つて、Ｓ偏光遮光の検光子１３を反射光５
の光路中に挿入すれば、反射光５は遮光され、光
電変換素子７には到達しない。一方第１１図ｂに
示す如く、異物３からの散乱光６にはＳ偏光成分
に加えて、Ｐ偏光成分１２も含まれる。これは、
異物３表面は粗く、偏光が解消される結果、Ｐ偏
光成分１２が発生するからである。従つて、検光
子１３を通過するＰ偏光成分１４を光電変換素子
７により検出すれば異物３の検出が可能となる。

ここでパターン反射光は、第１０図に示す様に
レーザ光４に対してパターン２の長手方向となす
角度が直角の場合には、反射光５は検光子１３に
より完全に遮光されるが、この角度が直角と異な
る場合は完全には遮光されない。この考察は計測
自動制御学会論文集のVoI.17、No.２、P232〜
P242，1981.に述べられている。これによれば、
この角度が直角より±30°以内の範囲のパターン
からの反射光のみが、ウエハ上方に設置した対物
レンズに入射するので、この範囲のパターン反射
光５は検光子１３により完全には遮光されない
が、その強度は２〜3μｍ異物散乱光と弁別出来
る程度に小さいので実用上問題とならない。

ここで、偏光レーザ光４の傾斜角度φは１〜３
程度に設定されている。これは以下に示す理由に
よる。第１２図に示す実験では、Ｓ偏光レーザ４
に対する2μｍ異物散乱光の検光子１３通過成分
１４の強度Vsと、パターン反射光５の検光子通
過成分強度Vpを対物レンズ９（倍率40×，Ｎ，
Ａ＝0.55）を用いて測定した。実験結果を第１３
図に示す。これはレーザ傾斜角度φを横軸にと
り、異物、パターンの弁別比Vs／Vpをプロツト
したものである。同図より傾斜角度φが５以下の
場合にVsはVpと容易に弁別出来るので、安定な
異物検出が可能となる。又、設計的な事柄を考慮
すると、φ＝1°〜3°が最適となる。

ここで、レーザ光源１５を左右から２個用いて
いるのは、異方性を有する散乱光を発生する異物
に対して安定な検出を可能とする目的からであ
る。

次に、この検出原理を用いた異物検査方法を第
１４図〜第１６図で説明する。

第１４図ａに示す様に、検出範囲を制限する為
にスリツト８を試料結像面に設ける。これにより
スリツト８の開口部の試料上への投影面積８ａの
範囲内の散乱光のみが一度に検出されるのでこの
面積内でのパターン反射光Ｐ成分の積算強度１４
Ｐ（１５図）に比べて異物散乱光Ｐ成分１４ａ（１
５図）が十分大きければ、異物３が安定に検出出
来る。故に、この面積８ａを検出すべき異物の大
きさ（２〜3μｍ）と同程度の大きさにすれば、
検出感度が最適となるが、第１４図ｂに示す様な
走査回数が多くなり、長時間の検知時間を要す
る。逆に開口面積８ａを大きくすると、短時間に
検査出来るが、検出感度が劣化する結果となる。
これを考慮して、通常は、面積８ａを10×200μ
ｍ²として、3μｍ以上の異物を約２分（150mmφウ
エの場合）で検査している。この様子を第１５
図、第１６図を用いて説明する。

第１５図はウエハ表面の平面図と断面図を示し
ている。パターン２にはパターンの僅かな凹み
や、レーザ光４の照射方向に対して直角以外の角
度を有する個所があり、この個所の各々から僅か
な散乱光Ｐ成分１４ｐが発生する。一方、0.5〜
0.2μｍ程度の大きさの小異物３ａと2μｍ以上の大
異物３ｂからは、上記パターン個所の各々に比べ
て大きな強度のＰ成分１４ｄが発生する。

第１６図には、開口８ａが試料上を走査した場
合の光電変換素子７の信号出力を示す。図示する
Ｐ成分１４ｐ及び１４ｄの分布を示す試料上を開
口８ａが走査すると、信号Vpの出力を得る。こ
の例では小異物３ａとパターン２のエツジからの
出力が同一であるので、破線で示す閾値はこの出
力より高い位置に設定せざるを得ないので、この
結果大異物のみの検出に限定されてしまう。

第１７図に示すように、ウエハ１上にはテスト
パターン１６ａやアライメントパターン１６ｂが
存在している。これらは通常の回路パターン１７
に比べて細くなつていたり、高い段差となつてい
るため、異物と紛らわしい形状をしているものが
あり、上記意物検出限界はこれらのテストパター
ンあるいはアライメントパターンにより決定され
る。これらのテストパターンやアライメントパタ
ーンは回路パターン１７外にあるため厳密な異物
検査を行なう必要はないが、これらが存在するた
めに異物検出性能を劣化させた状態で検査せざる
を得ない。感度を高くすると、テストパターンや
アライメントパターンが虚報となつてしまう。

また、パターン欠陥検査の場合にも同様であ
る。テストパターン１６は回路パターン１７に比
べ厳しい条件で作られているため、存在する場所
によりその形状が微妙に異なつている。従つて検
査する必要のないテストパターン１６により欠陥
検出感度が限定されている。

〔発明の目的〕

本発明の目的は、アライメントパターンやテス
トパターン等の虚報を除去し、微小な異物やパタ
ーン欠陥を高感度で検査する欠陥検査方法及び装
置を提供することにある。

〔発明の概要〕

上記目的を達成するため、本発明では、ウエハ
等の全面検査後に、規則的に検出されたものをテ
ストパターン、アライメントパターンを示す虚報
として除去する。これは、異物あるいはパターン
欠陥は確率的に規則性をもつて存在することはな
く、一方、テストパターンやアライメントパター
ンはウエハ上に規則正しく配列されていることに
基づいている。この結果、高感度な異物あるいは
パターン欠陥の検出が可能となる。

〔発明の実施例〕

以下、本発明の一実施例を第１図乃至第９図を
参照して説明する。

第１図は半導体ウエハ検査装置の全体構成図
で、ウエハ１をＳ偏光レーザ光４により照射し反
射光を対物レンズ９で集光し、光電変換素子７で
検出する。また光路中には、反射光のＳ偏光成分
を遮光する検光子１３と、検出範囲を制限するス
リツト８を挿入してある。

ウエハ１は、その全面を検査するために、Ｘス
テージ１８及びＹステージ２１によりXY方向に
移動する。Ｘステージ１８はモータ１９により、
Ｙステージ２１はモータ２２により駆動される。
ここで、ウエハの走査は第１４図ｂに示した如く
であり、Ｘ方向には連続送り、Ｙ方向には間欠送
りとなる。モータ１９は、連続送りで、高速移動
が要求される為通常直流モータを使用し、Ｘ方向
のステージ座標を知るためにリニアスケール等の
ポジシヨンセンサ２０が必要となる。モータ２２
は、間欠送りで、高速移動が要求されない為、通
常はステツプモータを使用し、Ｙ方向ステージ座
標はステツプモータ送り量から知ることが出来
る。２５はステージ制御回路であり、CPU２４
によりコントロールされ、モータ１９とモータ２
２を制御して第１４図ｂに示したようなウエハ走
査を行なう。

２６ｘ，２６ｙは座標カウンタであり、各々ポ
ジシヨンセンサ２０の出力と、Ｙ方向間欠送り量
をカウントする。

２３は検出信号処理回路であり、光電変換素子
７の検出信号２７を２値化して、異物信号２９を
発生する。２値化は第２図に示すように、検出信
号２７を閾値28と比較することにより行なうがこ
のとき閾値28のレベルは回路パターン検出信号２
７ｂを２値化せず、テストパターン検出信号２７
ｃと微小異物検出信号２７ａを２値化するレベル
に設定する。

CPU２４では、検出した異物の頻度分布を作
成し、全面検査終了後に検出異物の座標における
異物頻度を調べ、それがある値以上のときには回
路パターン以外のテストパターン等であるとして
除去する。この方法を第３図、第４図により説明
する。

異物頻度分布は、第３図のように、Ｘ方向、Ｙ
方向独立に作成する。第４図において、異物を検
出すると、異物カウンタを＋１し、異物のＸ，Ｙ
座標を記憶する。同時に、Ｘ座標に対応するＸ頻
度分布位置の内容を＋１し、同様にＹ座標に対応
するＹ頻度分布位置の内容を＋１する。検査終了
後には第３図のように、Ｘ頻度分布３０およびＹ
頻度分布３１が作成される。検査終了後は順番に
異物のＸ，Ｙ座標を読み出し、Ｘ座標に対応する
位置のＸ方向異物頻度が閾値32以上で、かつＹ座
標に対応する位置のＹ方向異物頻度が閾値33以上
のときには、それは異物ではなく、テストパター
ン等の回路パターン以外のものであるとして、記
憶してあるＸ，Ｙ座標を消滅させ、異物カウンタ
を−１する。すべての検出異物についてこの作業
を行なうことにより、真の異物のみの個数、Ｘ，
Ｙ座標を記憶し、デイスプレイ等に表示すること
が出来る。この方法の一実施例を第５図に示す。
第５図では、説明を簡単にするために、Ｘ方向に
ついてのみ記してあるが、Ｙ方向についてもまつ
たく同様の構成となる。

第５図で、３４は異物カウンタ、３６はＸ頻度
分布メモリ、３８はＸ座標メモリである。Ｘ頻度
分布メモリ３６のアドレスは、セレクタ３５によ
つて、検査中はＸ座標カウンタ２６ｘの内容を、
検査終了後はＸ座標メモリ３８のデータを選択す
る。また、Ｘ座標メモリ３８のアドレスは、セレ
クタ３９によつて、検査中はカウンタ４０の内容
を、検査終了後はカウンタ４１の内容を選択す
る。

異物が検出されると、異物信号２９により、異
物カウンタを＋１し、Ｘ座標メモリ３８にカウン
タ２６ｘの内容（異物のＸ座標）を書き込む。ま
た、カウンタ２６ｘの内容をアドレスとして、Ｘ
頻度分布メモリ３６のデータを読み出し、加算器
３７により、データに１を加えた後、同じ番地に
書き込む。異物が検出される毎にカウンタ４０の
内容がカウントアツプされるので、Ｘ座標メモリ
３８のアドレスが更新される。

検査が終了すると、カウンタ４１の内容をクロ
ツク４４により更新しながら、Ｘ座標メモリ３８
のデータ（異物のＸ座標）を読み出し、このデー
タをアドレスとしてＸ頻度分布メモリ３６のデー
タを読み出す。Ｘ頻度分布メモリ３６のデータと
値設定回路４２の内容（閾値32（第３図））とを、
比較回路４３で比較し、閾値32以上で、かつＹ方
向では閾値33（第３図）以上のときには、異物カ
ウンタ３４を−１し、そのアドレスでのＸ座標メ
モリの内容をクリアする。カウンタ４０とカウン
タ４１の内容を比較回路４５で常時比較し、両者
が等しくなつたときにはそれ以上異物が存在しな
いので、作業を終了させる。このとき、何時カウ
ンタ３４には真の異物のみの個数が入つており、
またＸ座標メモリ３８にはそのＸ座標が記憶され
る。

ここで、機械系にはステージ走行精度等の誤差
要因が存在し、そのため異物分布は第６図の頻度
３０ａのように広がる可能性があり、また、テス
トパターン部にもかかわらず頻度が閾値32を越え
ないこともある。このため、まず頻度分布３０を
閾値32で２値化し、“１”の範囲を前後に余裕値
ｌだけ広げる。これと座標メモリの内容を比較す
ることにより、機械系誤差を排除することが出来
る。

ウエハ異物検査の場合、特にメモリ用ウエハの
場合には、第７図に示すように、チツプ（回路パ
ターン）１７はメモリセル部４６と周辺回路部４
７に分けられ、一般に周辺回路部４７ではメモリ
セル部４６と比較して、パターン密度が粗く、ま
た段差が大きく検出信号が大きくなる。従つて異
物検出閾値28（第２図）を、メモリセル部４６パ
ターン検出信号は必ず“０”とし、周辺回路部４
７では“１”となる程度のレベルに設定し、上述
方法を用いることにより、さらに微小異物の検出
が可能となる。

同種のウエハでは一定の場所に存在するアライ
メントパターンを除去する方法を第８図、第９図
を用いて説明する。第８図のように、アライメン
トパターン１６ｂは設計データによりその座標を
知ることが可能である。この座標を元にインヒビ
ツト信号４８，４９を作成し、これで異物信号を
ゲートすることにより、アライメントパターンを
除去することが出来る。上述方法の一実施例を適
用した回路構成を第９図に示す。

CPU２４は、Ｍ／Ｔ等からアライメントパタ
ーンの座標データを入力し、ラツチ５０ａ〜５０
ｆに転送する。また座標カウンタ２６ｘ，２６ｙ
の内容を比較回路５１ａ〜５１ｆによりラツチ５
０ａ〜５０ｆと比較する。ANDゲート５２の出
力が“１”のときにはＸ座標がx₁とx₂の間にあ
り、ANDゲート５３の出力が“１”のときには
Ｘ座標がx₃とx₄の間にある。ANDゲート５２と
５３の出力をORゲート５４で論理和をとること
によりインヒビツト信号４８を作ることができ
る。またANDゲート５５の出力はインヒビツト
信号４９となる。インヒビツト信号４８と４９を
ANDゲート５６で論理積をとると、その出力が
“１”のときには、Ｘ座標、Ｙ座標共にアライメ
ントパターン１６ｂの中にあることになる。従つ
て、ANDゲート５６の出力をインバータ５７で
反転させ、ANDゲート５８で異物信号２９をゲ
ートすることにより、アライメントパターンの発
生した欠陥を、異物カウンタや座標メモリへ入力
されるのを防ぐことが出来る。アライメントパタ
ーン１６ｂが多い場合にはラツチ５０、比較回路
５１、ゲート回路５２〜５６を増やすことにより
対処することができる。

第９図の実施例とは別に、頻度分布メモリを用
いて構成することもできる。例えば、設計データ
から求めたアライメントパターン位置に“１”を
書き込んだ頻度分布メモリと、座標メモリの内容
を比較することによつて、前述方法と同様に、ア
ライメントパターンを除去できる。

上述実施例でのウエハ走査はXY方向走査につ
いて説明した。ら線状走査の場合には、回転角を
ロータリエンコーダ等で計測することにより、
Rθ座標が得られる。このRθ座標をXY座標に変
換し、上述方法を用いることにより同様の効果を
得ることが出来る。

ウエハパターン欠陥検査の場合には、照明系検
出器及び検出信号処理回路が変わるのみで、上述
効果が得られることは明白である。

尚、本発明はウエハに限定されず、ホトマスク
やレチクル等の他の製品の検査にも適用可能であ
る。

〔発明の効果〕

本発明によれば、テストパターン等の異物ある
いはパターン欠陥に類似形状のものが存在して
も、これらを異物あるいはパターン欠陥と誤検出
することなしに、微小な異物あるいはパターン欠
陥のみの検出を高感度かつ安定に行なうことの出
来る自動検査装置が実現出来る。

【図面の簡単な説明】

第１図は本発明の一実施例に係る半導体ウエハ
検査装置の構成図、第２図は検出信号処理説明
図、第３図は回路パターンの検出信号処理説明
図、第４図は回路パターンの検出信号処理プログ
ラムのフローチヤート、第５図は回路パターンの
検出信号処理回路の構成図、第６図は回路パター
ンの検出信号処理説明図、第７図はメモリ用ウエ
ハの平面図、第８図はアライメントパターンの検
出信号処理説明図、第９図はアライメントパター
ンの検出信号処理回路の構成図、第１０図は反射
光と散乱光の説明図、第１１図ａ，ｂは異物とパ
ターンの弁別原理説明図、第１２図はレーザ光照
射方法説明図、第１３図は弁別性能の実験結果を
示すグラフ及び出力信号Vp，Vsの説明図、第１
４図ａは光検出部の構成図、第１４図ｂは走査法
説明図、第１５図及び第１６図は異物及び回路パ
ターンからの検出信号の説明図、第１７図はテス
トパターン、アライメントパターンの説明図であ
る。１……ウエハ、２……パターン、３……異物、
４……照明光、５……反射光、６……散乱光、７
……光電変換素子、９……対物レンズ、８……ス
リツト、８ａ……スリツト開口部の像、１３……
検光子、１５……偏光レーザ光源、１４……検光
子を通過した散乱光のＰ偏光成分、１６……テス
トパターン、１７……回路パターン、１８……Ｘ
ステージ、１９……Ｘ用モータ、２０……ポジシ
ヨンセンサ、２１……Ｙステージ、２２……Ｙ用
モータ、２３……検出信号処理回路、２４……
CPU、２５……ステージ制御回路、２６……座
標カウンタ、３０，３１……異物頻度分布、３４
……異物カウンタ、３６……頻度分布メモリ、３
８……座標メモリ、４６……メモリセル部、４７
……周辺回路部、４８，４９……インヒビツト信
号、５０……ラツチ、５１……比較回路、５９…
…デイスプレイ。

Claims

【特許請求の範囲】１規則性をもつて配列された回路パターン等を
有する半導体ウエハ、レチクル等の被検査体上に
付着した異物あるいは回路パターン欠陥等の欠陥
を検出する欠陥検査方法において、被検査体表面
全面から得られる欠陥情報のうち、規則的配列を
なす欠陥情報を前記回路パターン等の情報として
除去し、残つた欠陥情報のみを検出することを特
徴とする欠陥検査方法。２前記被検査体上をＸ方向及びＹ方向で走査し
て前記規則的配列をなす欠陥情報を弁別すること
を特徴とする特許請求の範囲第１項記載の欠陥検
査方法。３前記回路パターン等の配列位置を予め記憶さ
せておき、該位置での欠陥情報を除去することを
特徴とする特許請求の範囲第１項記載の欠陥検査
方法。４光を被検査体に照射し欠陥部分からの散乱光
を検出する検出装置と、前記被検査体あるいは検
出視野を走査する走査装置と、欠陥検出信号があ
る毎に前記走査位置に合わせて欠陥有情報を記憶
する座標メモリと、走査終了後に前記座標メモリ
内を調べ欠陥有情報の分布から規則的配列にある
欠陥有情報を弁別しこれを該座標メモリ内から削
除する頻度分布処理手段とを備えることを特徴と
する欠陥検査装置。５光を被検査体に照射し欠陥部分からの散乱光
を検出する検出装置と、前記被検査体あるいは検
出視野を走査する走査装置と、欠陥有情報を記憶
する座標メモリとを備えて成り、欠陥検出信号の
検出位置が予め設定された回路パターン等の位置
データと異なる場合に欠陥有情報を前記座標メモ
リに記憶し、あるいは、欠陥検出信号に基づいて
被検査体から得られる欠陥情報を全て前記座標メ
モリ内に記憶させた後予め設定された回路パター
ン等の位置データにあるものを該座標メモリ内か
ら削除するようにしたことを特徴とする欠陥検査
装置。