JPH0562821B2 - - Google Patents

Info

Publication number
JPH0562821B2
JPH0562821B2 JP22673585A JP22673585A JPH0562821B2 JP H0562821 B2 JPH0562821 B2 JP H0562821B2 JP 22673585 A JP22673585 A JP 22673585A JP 22673585 A JP22673585 A JP 22673585A JP H0562821 B2 JPH0562821 B2 JP H0562821B2
Authority
JP
Japan
Prior art keywords
inspected
semiconductor wafer
light
detected
defect candidate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22673585A
Other languages
English (en)
Other versions
JPS6286740A (ja
Inventor
Yoshimasa Ooshima
Mitsuyoshi Koizumi
Yoshihiko Yamauchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP22673585A priority Critical patent/JPS6286740A/ja
Publication of JPS6286740A publication Critical patent/JPS6286740A/ja
Publication of JPH0562821B2 publication Critical patent/JPH0562821B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体LSIウエハ、特にLSI製造中
間工程でのパターン付ウエハ上の欠陥(微小異物
やパターン欠陥)を高感度、高信頼度で検出する
のに好適な半導体ウエハ検査方法に関する。
〔発明の背景〕 従来のウエハ上の異物検査装置では、()レ
ーザ光の一次元高速走査と試料の並進低速移動の
組合せや、()試料の高速回転と並進低速移動
との組合せによるら線状走査を用いて、試料全面
の走査・検出を行なつている。又特開昭57−
80456号公報記載の従来技術では、自己走査型一
次元光電変換素子アレイの電気的走査と試料低速
移動を組合せて上記()と同等の走査を実現し
ている。更に、最新半導体工場自動化システム総
合技術集成、第7節評化システムに記載の従来技
術では、試料ウエハの半径位置に自己走査型一次
元光電変換素子アレイを配置し、これと試料の回
転移動とを組合せて上記()と同等の走査を実
現している。
しかし、上記従来技術の方法は、試料上にレー
ザ光を照射し、その散乱光を検出しているため、
パターンが生成されたウエハでは、異物と同時に
パターンも検出されてしまい、パターン付ウエハ
には適用できないという不都合がある。
LSI製造の中間工程でのパターン付ウエハ上の
異物検査作業は、製品歩留り向上、信頼性向上の
為に不可欠である。この作業の自動化は、特開昭
55−149829号の他、特開昭54−101390号、55−
94145号、56−30630号等の一連の公開特許公報に
示されている様に、偏光を利用した検出方法によ
り実現されている。この原理を第8図〜第14図
を用いて説明する。
第8図に示す如く、照明光4をウエハ1表面に
対して傾斜角度φで照射したのみでは、パターン
2と異物3から同時に散乱光5と散乱光6が発生
するので、パターン2と異物3とを弁別して検出
することはできない。そこで照明光4として、偏
光レーザ光を使用し、異物3のみを検出する工夫
を行なつている。
第9図に示す如く、ウエハ1上に存在するパタ
ーン2にS偏光レーザ光4を照射する。(ここで
レーザ光4の電気ベクトル10がウエハ表面に平
行な場合をS偏光レーザ照明と呼ぶ。)一般に、
パターン2の表面凹凸は微視的に見ると照明光の
波長に比べ十分小さく、光学的に滑らかであるの
で、その反射光5もS偏光成分11が保たれる。
従つて、S偏光遮光の検光子13を反射光5の光
路中に挿入すれば、反射光5は遮光され、光電変
換素子7には到達しない。一方、第10図に示す
如く、異物3からの散乱光6にはS偏光成分に加
えて、P偏光成分12も含まれる。これは、異物
3表面は粗く、偏光が解消される結果、P偏光成
分12が発生するからである。従つて、検光子1
3を通過するP偏光成分14を光電変換素子7に
より検出すれば異物3の検出が可能となる。
ここでパターン反射光は、第8図に示す様に、
レーザ光4に対してパターン2の長手方向となす
角度が直角に場合には、反射光5は検光子13に
より完全に遮光されるが、この角度が直角と異な
る場合は完全には遮光されない。この考察は計測
自動制御学会論文集Vol.17,No.2,p.232〜p242,
1981に述べられている。これによれば、この角度
が直角より±30°以内の範囲のパターンからの反
射光のみが、ウエハ上方に設置した対物レンズに
入射するので、この範囲のパターン反射光5は検
光子13により完全には遮光されないが、その強
度は2〜3μmの異物からの散乱光と弁別できる
程度に小さいので実用上問題とならない。
ここで、偏光レーザ光4の傾斜角度φは1〜3°
程度に設定している。これは以下に示す理由によ
る。第11図に示す実験では、S偏光レーザ光4
に対する2μm異物散乱光の検光子13通過成分
14の強度Vs(第13図)と、パターン反射光5
に検光子通過成分強度Vp(第14図)を対物レン
ズ9(倍率40×,N・A=0.55)を用いて測定し
た。実験結果を第12図に示す。これはレーザ傾
斜角度φを横軸にとり、異物・パターンの弁別比
Vs/Vpをプロツトしたものである。同図より傾
斜角度φが5°以下の場合にVsはVpと容易に弁別
できるので、安定な異物検出が可能となる。又、
設計的な事柄を考慮すると、φ=1°〜3°が最適で
ある。
ここで、レーザ光源15を左右から2個用いて
いるのは、異物性を有する散乱光を発生する異物
に対して安定な検出を可能とする目的からであ
る。
次に、この検出原理を用いた異物検査方法を第
15図〜第18図で説明する。
第15図に示す様に、検出範囲を制限する為に
スリツト8を試料結像面に設ける。これによりス
リツト8の開口部の試料上への投影面積8aの範
囲内の散乱光のみが一度に検出されるので、この
面積内でのパターン反射光P成分の積算強度14
pに比べて異物散乱光P成分14dが十分大きけ
れば、異物3が安定に検出できる。故に、この面
積8aを、検出すべき異物の大きさ(2〜3μm)
と同程度の大きさにすれば、検出感度が最適とな
る。しかし、第16図に示す様に、面積が小さい
とそれだけ走査回数が多くなり、長時間の検査時
間を要する。逆に開口面積8aを大きくすると、
短時間に検査できるが、検出感度が劣化する結果
となる。この様子を第17図,第18図を用いて
説明する。
第17図ではウエハ表面の平面図aと断面図b
を示す。パターン2にはパターンの僅かな凹み
や、レーザ光4の照射方向に対して直角以外の角
度を有する個所があり、この個所の各々から僅か
な散乱光P成分14pが発生する。一方0.5〜2μ
m程度の大きさの小異物3aと2μm上の大異物
3bからは、上記パターン個所の各各に比べて大
きな強度のP成分14dが発生する。
第18図に開口8aが試料上を走査した場合の
光電変換素子7の信号出力を示す。同図aではP
成分14p及び14dの試料上の分布を示す。こ
の分布上を開口8aが走査すると、同図bに示す
出力を得る。この例では小異物3aとパターン2
のエツジからの出力が同一であるので、破線で示
す閾値はこの出力より高い位置に設定せざるを得
ない。この結果、欠陥信号は大異物のみの検出に
限定される。
第19図に示す様に、ウエハ上にはテストパタ
ーン16aやアライメントパターン16bが存在
している。テストパターン16aは回路パターン
のでき具合をチエツクするためのものであり、ア
ライメントパターン16bはマスクアライメント
用のパターンである。これらは通常の回路パター
ン17に比べて細くなつていたり、著しく高いパ
ターン段差を有している。異物と紛らわしい形状
をしているものがあり、上記異物検出限界はこれ
らのテストパターンやアライメントパターンによ
り決定される。これらは回路パターン17外にあ
り、その機能はLSI本来の機能とは異なる為、厳
密な異物検査を行なう必要はないが、これらが存
在するために異物検出性能を劣化させた状態で検
査せざるを得ない。感度を高くすると、テストパ
ターンやアライメントパターンが虚報となつてし
まう。
パターン欠陥検査の場合にも上記の事情は同様
である。テストパターン16aは回路パターン1
7に比べ異なる条件で作られているため、存在す
る場所によりその形状が微妙に異なつている。従
つて検査する必要のないテストパターン16によ
り欠陥検出感度が制限されている。
〔発明の目的〕
本発明の目的は、上記従来技術の課題を解決す
べく、被検査半導体ウエハ上に存在する回路パタ
ーンのエツジからの散乱光を遮光手段で低減させ
て微小異物や微小パターン欠陥と弁別できるよう
にした状態で、しかも前記回路パターンに比べて
細いテストパターンや著しく高い段差を有するア
ライメントパターンを誤検出することなく、被検
査半導体ウエハ上に存在する微小異物や微小パタ
ーン欠陥のみを高感度で、且つ安定して検出でき
るようにした半導体ウエハ検査方法を提供するこ
とにある。
〔発明の概要〕
本願発明は、上記目的を達成するために、半導
体ウエハについて外形または表面に形成された基
準パターンを基準座標にして、半導体ウエハ表面
に斜め方向から光を照射して半導体ウエハ表面か
らの散乱反射光を検出光学系で集光すると共に遮
光手段により半導体ウエハ表面の回路パターンの
エツジからの散乱反射光を低減させて光電変換手
段で受光して得られる信号に基づいて基準欠陥候
補の発生座標を検出して記憶手段に記憶させ、次
に前記半導体ウエハと同じ工程で製造される同一
品種の被検査半導体ウエハの各々について外形ま
たは表面に形成された基準パターンを基準座標に
して、被検査半導体ウエハ表面に斜め方向から光
を照射して被検査半導体ウエハ表面からの散乱反
射光を検出光学系で集光すると共に遮光手段によ
り被検査半導体ウエハ表面の回路パターンのエツ
ジからの散乱反射光を低減して光電変換手段で受
光して得られる信号に基づいて被検査欠陥候補の
発生座標を検出し、該検出された被検査半導体ウ
エハの各々についての被検査欠陥候補の発生座標
と前記記憶手段に記憶された基準欠陥候補の発生
座標と比較して許容範囲内で存在したとき前記検
出された被検査欠陥候補を虚報として除去し、前
記許容範囲内に存在しなかつたとき前記検出され
た被検査欠陥候補を被検査欠陥として検出するこ
とを特徴とする半導体ウエハ検査方法である。
特に本発明は、該半導体ウエハ検査方法におい
て、前記基準欠陥候補の発生座標および被検査欠
陥候補の発生座標を検出する際、半導体ウエハお
よび被検査半導体ウエハの表面に形成された基準
パターンを、半導体ウエハ表面および被検査半導
体ウエハ表面からの散乱反射光を検出する前記検
出光学系を介して検出して基準座標とすることに
より外形基準より高精度の位置合わせが可能とな
り、許容範囲を大きくとることなく、テストパタ
ーンやアライメントパターンによる虚報を除去す
ることができる。
〔発明の実施例〕
以下、本発明の一実施例を第1図乃至第7図を
参照して説明する。尚、異物を検査する場合につ
いて述べるが、パターン欠陥を検査することも同
様にできる。
第1図は異物検査装置の構成図である。ウエハ
1をS偏光レーザ光4により照射し、反射光を対
物レンズ9で集光し、光電変換素子7で検出す
る。また検出光路中には、反射光のS偏光成分を
遮光する検光子13と、検出範囲を制限するスリ
ツト8を挿入してある。
ウエハ1は、その全面を検査するために、Xス
テージ18及びYステージ21により夫々X,Y
方向に走査する。Xステージ18はモータ19に
より、Yステージ21はモータ22により駆動さ
れる。ここで、ウエハの走査を、第16図に示し
た如くする為に、X方向に連続送り、Y方向には
間欠送りとする。Xステージ18は連続送りでか
つ高速移動が要求されり為、モータ19には通常
直流モータを使用する。またX方向のステージ座
標を知るためにリニアスケール等のポジシヨンセ
ンサ20が必要となる。Yステージ21は間欠送
りで高速移動が要求されない為、モータ22は通
常ステツプモータを使用し、Y方向ステージ座標
はステツプモータ送り量から知ることができる。
25はステージ制御回路であり、モータ19とモ
ータ22を制御して第16図に示したようなウエ
ハ走査を行なう。このときX方向走査とウエハパ
ターン方向とが平行になるようにモータ23を駆
動し、ウエハ回転方向を調整する。この場合、予
めアライメントパターン16bの位置を検出し、
回転方向の位置ずれを後述のように測定する。2
6x,26yは座標カウンタであり、各々ポジシ
ヨンサンサ20の出力と、Y方向間欠送り量をカ
ウントする。
33は2値化回路であり、光電変換素子7の検
出信号35を2値化して、異物信号37を発生す
る。2値化は第2図に示すように、検出信号35
を閾値36と比較することにより行なうが、この
とき閾値36のレベルは、回路パターン検出信号
35bを2値化せず、テストパターンあるいはア
ライメントパターン検出信号35cと微小異物検
出信号35aを2値化するレベルに設定する。
第1図の異物信号処理回路34は、検出した異
物が虚報であるか否かを判断し、虚報の場合には
実異物信号50を出力しないようにする。虚報の
除去は次のように行なう。異物信号37が来たと
きの座標カウンタ26x,26yの内容が、前に
検査したウエハでも存在した場合には、検出した
異物は虚報であるとして実異物信号50をインヒ
ビツト(除外)する。この機能を遂行するには、
ウエハが入え替つてもテストパターンやアライメ
ントパターンが毎回同じ座標になる必要があり、
このため検査開始前にウエハのXYθ方向の位置
合せを行なう。
ウエハ位置合せの一例を第3図に示す。同図に
示すように照明ランプ29、ハーフミラー27,
28、およびTVカメラ等のイメージセンサ30
を異物検出光学系内に挿入する尚、まつたく別な
光学系としても良いが、異物検出光学系の対物レ
ンズ9を共用した方が、光学系がコンパクトにな
る。照明ランプ29によりウエハ1表面を照明
し、対物レンズ9によるウエハパターン拡大像を
イメージセンサ30で検出する。検出するウエハ
パターンはアライメントパターン16b又は任意
の特定パターンであるが、第4図に示すように、
A,B2個所で検出する。一例として、イメージ
センサ30がTVカメラ、検出パターンが特定パ
ターンの例としてガードラインコーナである場合
を第5図、第6図で説明する。まず点Aでガード
ラインコーナ31を検出し、TVカメラ内基準線
51とのずれ△XA,△YAを求める。次にXテー
ブル18を移動させ、点Bにおけるずれ△XB
△YBを求める。移動量はチツプサイズの整数倍
である。2個所でのずれ量を求めたら、移動量
Xmと各ずれ量により、ウエハパターンとXテー
ブル走査方向の角度θ=(△YA−△YB)/xn
求め、これが零となるようにモータ23を駆動す
る。次に△XA,△YA(又は△XB,△YB)が零と
なるようにモータ19、モータ22を駆動する。
これ等の位置補正の演算は、演算回路70で行な
う。その後座標カウンタ26x及び26yをゼロ
クリアしてやれば、ウエハが入れ替つても、テス
トパターンやアライメントパターンを常に同じ座
標として検出することができる。
テストパターンとアライメントパターンを虚報
として除去する方法を第7図により説明する。
異物メモリ38は、前に検査したウエハにおけ
る検出異物(虚報も含む)の座標の値を記憶して
おく。異物信号37が発生したとき、座標カウン
タ26x,26yの値をラツチ41,42にスト
アする。同時に、異物メモリ38の内容を順次読
み出し、ラツチ39,40に一時ストアする。ラ
ツチ39とラツチ41の差の絶対値を、演算回路
43で算出し、X方向座標のずれを求める。この
ずれ量と許容値εX以下のときに一致信号を出力す
る。同様に演算回路44で、ラツチ40とラツチ
42の差の絶対値を求め、Y方向座標のずれを求
める。比較回路46でY方向のずれ量と許容値εY
と比較し、ずれ量が許容値εY以下のときに一致信
号を出力する。そして、ANDゲート47で比較
回路45と比較回路46の出力論理積をとり、イ
ンバータ48でANDゲート47の出力を反転さ
せる。異物メモリ38の中に検出した異物と同じ
座標の値が記憶されていれば、インバータ48の
出力は“0”となる。ANDゲート49でインバ
ータ48出力と異物信号37の論理積をとると、
前に検査したウエハにも同座標の異物(あるいは
虚報)があつたときには、それは虚報であるとし
て実異物信号50は出力されなくなる。
ここで、異物メモリ38は異物座標を記憶して
おくものである。記憶しておく座標が1枚目(最
初)に検査したウエハのものであるならば、第7
図に示す構成で良いが、直前に検査したウエハの
ものを使用するのであれば、異物メモリをもう1
組用意する必要がある。
つまり検査中のウエハの異物座標(26x,2
6y出力)をもう1組の異物メモリに記憶しなが
ら、異物メモリ38の内容と比較する。次のウエ
ハを検査する場合には異物メモリを入れ替え、異
物座標を異物メモリ38に記憶しながらもう1組
の異物メモリの内容と比較する。
上述の方法は、検査中に異物を検出する毎に判
定を行なつているが、検査終了後に一括して判定
することもできる。例えば前回検査した異物座標
を異物メモリ38に記憶し、今回検査した異物座
標をもう1組の異物メモリに記憶する。検査終了
後に異物メモリ38ともう1組の異物メモリとに
記憶されている異物座標を各々の異物について比
較することにより、上述方法と同様な機能にする
ことができる。
尚、第3図〜第6図で説明した光学的位置合せ
は、必ずしも必要でないが、粗合せとしてもウエ
ハ外形基準位置合せは最低限必要である。検査前
にウエハ外形基準の位置合せを行ない、第7図に
示した許容値εX,εYを大きくすれば、光学的位置
合せと同様の機能を有することができる。
ウエハパターン欠陥検査の場合にも、照明系検
出器及び検出信号処理回路が変更するのみで、上
述効果が得られることは明白である。
以上のように、前に検査したウエハと同一座標
に存在したものは、テストパターンやアライメン
トパターンであるとして異物信号として出力しな
いようにすることにより、異物検出精度を向上さ
せることができる。
〔発明の効果〕
本発明によれば、被検査半導体ウエハ上に存在
する回路パターンのエツジからの散乱光を遮光手
段で低減させて微小異物や微小パターン欠陥と弁
別できるようにした状態で、しかも前記回路パタ
ーンに比べて細いテストパターンや著しく高い段
差を有するアライメントパターンを誤検出するこ
となく、被検査半導体ウエハ上に存在する微小異
物や微小パターン欠陥のみを高感度で、且つ安定
して検出できる効果を奏する。
尚、本発明はウエハに限定されず、ホトマスク
やレチクル等の他の製品の検査にも適用可能であ
る。
【図面の簡単な説明】
第1図は本発明の一実施例を適用する異物検査
装置の構成図、第2図は検出信号処理説明図、第
3図はウエハ位置決め装置の構成図、第4図はウ
エハの平面図、第5図及び第6図は第4図に示す
ウエハの部分拡大図、第7図は異物信号処理回路
の詳細構成図、第8図は反射光と散乱光の説明
図、第9図はパターンからの反射光の説明図、第
10図は異物からの散乱光の説明図、第11図は
レーザ光照射方法説明図、第12図はパターン・
異物弁別性能の実験結果を示すグラフ、第13図
及び第14図は夫々第12図に示すVs及びVp
説明図、第15図は検査装置の要部概観図、第1
6図は走査説明図、第17図a及び第17図bは
夫々ウエハの部分拡大平面図及び断面図、第18
図aはウエハ上のパターン・異物の一方向の分布
図、第18図bは検出信号及び欠陥信号の波形
図、第19図はウエハの詳細平面図である。 1……ウエハ、2……パターン、3……異物、
4……照明光、5……反射光、6……散乱光、7
……光電変換素子、8……スリツト、9……対物
レンズ、13……検光子、16……テストパター
ン、17……回路パターン、18……Xステー
ジ、19……X用モータ、20……ポジシヨンセ
ンサ、21……Yステージ、22……Y用モー
タ、23……θ用モータ、29……照明ランプ、
30……イメージセンサ、33……2値化回路、
34……異物信号処理回路、38……座標メモ
リ、39,42……ラツチ、43,44……演算
回路、45,46……比較回路。

Claims (1)

  1. 【特許請求の範囲】 1 半導体ウエハについて外形または表面に形成
    された基準パターンを基準座標にして、半導体ウ
    エハ表面に斜め方向から光を照射して半導体ウエ
    ハ表面からの散乱反射光を検出光学系で集光する
    と共に遮光手段により半導体ウエハ表面の回路パ
    ターンのエツジからの散乱反射光を低減させて光
    電変換手段で受光して得られる信号に基づいて基
    準欠陥候補の発生座標を検出して記憶手段に記憶
    させ、次に前記半導体ウエハと同じ工程で製造さ
    れる同一品種の被検査半導体ウエハの各々につい
    て外形または表面に形成された基準パターンを基
    準座標にして、被検査半導体ウエハ表面に斜め方
    向から光を照射して被検査半導体ウエハ表面から
    の散乱反射光を検出光学系で集光すると共に遮光
    手段により被検査半導体ウエハ表面の回路パター
    ンのエツジからの散乱反射光を低減して光電変換
    手段で受光して得られる信号に基づいて被検査欠
    陥候補の発生座標を検出し、該検出された被検査
    半導体ウエハの各々についての被検査欠陥候補の
    発生座標と前記記憶手段に記憶された基準欠陥候
    補の発生座標と比較して許容範囲内で存在したと
    き前記検出された被検査欠陥候補を虚報として除
    去し、前記許容範囲内に存在しなかつたとき前記
    検出された被検査欠陥候補を被検査欠陥として検
    出することを特徴とする半導体ウエハ検査方法。 2 前記基準欠陥候補の発生座標および被検査欠
    陥候補の発生座標を検出する際、半導体ウエハお
    よび被検査半導体ウエハの表面に形成された基準
    パターンを、半導体ウエハ表面および被検査半導
    体ウエハ表面からの散乱反射光を検出する前記検
    出光学系を介して検出して基準座標とすることを
    特徴とする特許請求の範囲第1項記載の半導体ウ
    エハ検査方法。 3 前記被検査欠陥が異物であることを特徴とす
    る特許請求の範囲第1項記載の半導体ウエハ検査
    方法。
JP22673585A 1985-10-14 1985-10-14 半導体ウエハ検査方法 Granted JPS6286740A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22673585A JPS6286740A (ja) 1985-10-14 1985-10-14 半導体ウエハ検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22673585A JPS6286740A (ja) 1985-10-14 1985-10-14 半導体ウエハ検査方法

Publications (2)

Publication Number Publication Date
JPS6286740A JPS6286740A (ja) 1987-04-21
JPH0562821B2 true JPH0562821B2 (ja) 1993-09-09

Family

ID=16849782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22673585A Granted JPS6286740A (ja) 1985-10-14 1985-10-14 半導体ウエハ検査方法

Country Status (1)

Country Link
JP (1) JPS6286740A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306963A (ja) 1999-04-22 2000-11-02 Mitsubishi Electric Corp 半導体装置及びその製造方法並びに半導体製造装置及び製造システム
JP4757684B2 (ja) * 2006-03-30 2011-08-24 富士通セミコンダクター株式会社 欠陥検査装置及び方法

Also Published As

Publication number Publication date
JPS6286740A (ja) 1987-04-21

Similar Documents

Publication Publication Date Title
JPH0781956B2 (ja) 半導体用基板上の異物検出装置
US5539514A (en) Foreign particle inspection apparatus and method with front and back illumination
US7499156B2 (en) Closed region defect detection system
JP2796316B2 (ja) 欠陥または異物の検査方法およびその装置
US7864310B2 (en) Surface inspection method and surface inspection apparatus
JPH07209202A (ja) 表面状態検査装置、該表面状態検査装置を備える露光装置及び該露光装置を用いてデバイスを製造する方法
KR100213595B1 (ko) 미소 이물질 검출방법 및 그 검출장치
KR970000781B1 (ko) 이물 검사 장치
JPS5982727A (ja) 異物検出方法及びその装置
KR950013433B1 (ko) 반도체 양산 라인에 있어서의 실시간에 의한 이물검사방법 및 장치
JPH0562821B2 (ja)
JPH0256626B2 (ja)
JPH0523061B2 (ja)
JPS61104244A (ja) 半導体ウエハ異物検出装置
JP3070748B2 (ja) レチクル上の欠陥検出方法及びその装置
KR100255254B1 (ko) 반도체의 생산방법 및 그 제조설비
JPS63284455A (ja) 表面欠陥検査装置
JPH0523620B2 (ja)
JP3020546B2 (ja) 異物検査装置
JP3064459B2 (ja) マスクの異物検査方法
JPH03148049A (ja) 欠陥検査装置
JPH07134103A (ja) 表面検査装置及び表面検査方法
JPH01224692A (ja) 異物検出方法及びその装置
JPH04103144A (ja) 異物検査方法
JPS62188334A (ja) 検査装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees