JPS61292931A - 欠陥検査方法及び装置 - Google Patents

欠陥検査方法及び装置

Info

Publication number
JPS61292931A
JPS61292931A JP13408185A JP13408185A JPS61292931A JP S61292931 A JPS61292931 A JP S61292931A JP 13408185 A JP13408185 A JP 13408185A JP 13408185 A JP13408185 A JP 13408185A JP S61292931 A JPS61292931 A JP S61292931A
Authority
JP
Japan
Prior art keywords
defect
foreign matters
inspected
defect information
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13408185A
Other languages
English (en)
Other versions
JPH0523061B2 (ja
Inventor
Yoshimasa Oshima
良正 大島
Mitsuyoshi Koizumi
小泉 光義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13408185A priority Critical patent/JPS61292931A/ja
Publication of JPS61292931A publication Critical patent/JPS61292931A/ja
Publication of JPH0523061B2 publication Critical patent/JPH0523061B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は欠陥検査方法及び装置に係り、特にLSI製造
中間工程でのパターン付つニノ1上等の微小異物やパタ
ーン欠陥を高感度、高信頼度で検出する異物検査におい
て虚報を除去するのに好適な欠陥検査方法及び装置に関
する。
〔発明の背景〕
従来のウェハ上の異物検査を行なう装置では(1)レー
ザ光の一次元高速走査と試料の並進低速移動の組合せや
+1)試料の高速回転と並進低速移動との組合せKよる
ら線状走査を用いて、試料全面、検出を行なりている。
また、特開昭57−80546号公報記載の従来例では
、自己走査型−次元光電変換素子アレイの電気的走査と
試料低速移動を組合わせて上記(1)と同等の走査を実
現している。更に「最新半導体工場自動化システム総合
技術集成、第7節評価システム」では試料ウェー・の半
径位置に自己走査型−次元光電変換素子アレイを配置し
、これと試料の回転移動を組合わせて上記+U>と同等
の走査を実現している。
しかし、これ等の従来方法では、試料上にレーザ光を照
射し、その散乱光を検出しているため、パターンが生成
されているウェハでは、異物と同時にパターンも検出さ
れてしまう。従って、これ等の従来方法は、パターン付
ウェハの検査には適用できない。
LI3m製造の中間工程でのパターン付ウェハ上の異物
検査作業は、製品歩留り向上、信頼性向上の為に不可欠
である。この作業の自動化は特開昭55−149829
 、54−101390 、55−94145 。
56−30630号公報に開示されている様K、偏光を
利用した検出方法により実現されている。この原理を第
10図〜第13図を用いて説明する。
第10図に示す如く、照明光4をウェハ1表面に対して
傾斜角度ダで照射したのみでは、パターン2と異物3か
ら同時に散乱光5と散乱光6が発生する・ので、パター
ン2と異物6とを弁別して検出することは出来ない。そ
こで照射光4として、偏光レーザ光を使用し、異物5の
みを検出する工夫を行なっている。
第11図T−1に示す如く、ウェハ1上に存在するパタ
ーン2にS偏光レーザ光4を照射する(ここでレーザ光
4の電気ベクトル1oがウェハ、表面に平行な場合をS
偏光レーザ照明と呼ぶ。)。
一般に、パターン2の表面凹凸は微視的に見ると照明光
の波長に比べ十分小さく、光学的!cl’1らかである
ので、その反射光5もS偏光成分11が保たれる。従っ
て、S偏光遮光の検光子13を反射光5の光路中に挿入
すれば、反射光5は遮光され、光電変換素子7には到達
しない。一方第11図17) K示す如く、異物3から
の散乱光6VcはS偏光成分に加えて、P偏光成分12
も含まれる。これは、異物3表面は粗く、偏光が解消さ
れる結果、P偏光成分12が発生するからである。
従って、検光子13を通過するP偏光成分14を光電変
換素子7により検出すれば異物3の検出が可能となる。
ここでパターン反射光は、第10図に示す様にレーザ光
4に対してパターン2の長手方向となす角度が直角の場
合には、反射光5は検光子13により完全に遮光される
が、この角度が直角と異なる場合は完全には遮光されな
い。この考察は計測自動制御学会論文集のvO工、17
、No、2゜P232〜F242 、1981 、 K
述べられている。これによれば、この角度が直角より±
50′以内の範囲のパターンからの反射光のみが、ウェ
ハ上方に設置した対物レンズに入射するので、この範囲
のパターン反射光5は検光子f3)1(より完全には遮
光されないが、その強度は2〜3μm異物散乱光と弁別
出来る程度に小さいので実用上問題とならない。
ここで、偏光レーザ光4の傾斜角度ダは1〜3程度に設
定されている。これは以下に示す理由による。第12図
に示す実験では、日偏光レーザ4に対する2μm異物散
乱光の検光子13通過成分14の強度Vsと、パターン
反射光5の検光子通過成分強度Vpを対物レンズ9(倍
率40’X、N。
A=o、ss )を用いて測定した。実験結果を第13
図に示す。これはレーザ傾斜角度ダを横軸にとり、異物
、パターンの弁別比VS/Vpをプロットしたものであ
る。同図より傾斜角度グが5以下の場合にVsはVpと
容易に弁別出来るので、安定な異物検出が可能となる。
又、設計的な事柄を考慮すると、ダ=1″〜5が最適と
なる。
ここで、レーザ光源15を左右から2個用いているのは
、異方性を有する散乱光を発生する異物に対して安定な
検出を可能とする目的からである。
次に、との検出原理を用いた異物検査方法を第14図〜
第16図で説明する。
第14図(4)に示す様に、検出範囲を制限する為にス
リット8を試料結儂面に設ける。これ罠よりスリット8
の開口部の試料上への投影面積8aの範囲内の散乱光の
みが一度に検出されるのでこの面積内でのパターン反射
光P成分の積算強度14F(15図)に比べて異物散乱
光P成分14et(15図)が十分大きければ、異物3
が安定に検出出来る。故に、この面積8αを検出すべき
異物の大きさく2〜3μm)と同程度の大きさにすれば
、検出感度が最適となるが、第14図(blに示す様な
走査回数が多くなり、長時間の検査時間を要する。逆に
開口面積8aを大きくすると、短時間に検査出来るが、
検出感度が劣化する結果となる。これを考慮して、通常
は、面積8Gを10×200μm として、3μm以上
の異物を約2分(150■ダウエの場合)で検査してい
る。この様子を第15図、第16図を用いて説明する。
第15図はウニ八表面の平面図と断面図を示している。
パターン2にはパターンの僅かな凹みや、レーザ光4の
照射方向に対して直角以外の角度を有する個所があり、
この個所の各々から僅かな散乱光P成分14pが発生す
る。一方、0.5−2μm程度の大きさの小異物5aと
2μm以上の大異物58−からは、上記パターン個所の
各々に比べて大きな強度のP成分14jが発生する。
第16図には、開口8aが試料上を走査した場合の光電
変換素子7の信号出力を示す。図示するP成分14p及
び14jの分布を示す試料上を開口8cLが走査すると
、信号vpの出力を得る。この例では小異物3aとパタ
ーン2のエツジからの出力が同一であるので、破線で示
す閾値はこの出力より高い位置に設定せざるを得ないの
で、この結果大異物のみの検出に限定されてしまう。
第17図に示すように、ウェハ1上にはテストパターン
16aやアライメントパターン166が存在している。
これらは通常の回路パターン17に比べて細くなってい
たり、高い段差となっているため、異物と紛られしい形
状をしているものがあり、上記産物検出限界はこれらの
テストパターンあるいはアライメントパターンにより決
定される。これらのテストパターンやアライメントパタ
ーンは回路パターン17外にあるため厳密な異物検査を
行なう必要はないが、これらが存在するために異物検出
性能を劣化させた状態で検査せざるを得ない。感度を高
くすると、テストパターンやアライメントパターンが虚
報となってしまう。
また、パターン欠陥検査の場合にも同様である。テスト
パターン16は回路パターン17に比べ厳しい条件で作
られているため、存在する場所によりその形状が微妙に
異なっている。従って検査する必要のないテストパター
ン16により欠陥検出感度が限定されている。
【発明の目的〕
本発明の目的は、アライメントパターンやテストパター
ン等の虚報を除去し、微小な異物やパターン欠陥を高感
度で検査する欠陥検査方法及び装置を提供することにあ
る。
〔発明の概要〕
上記目的を達成するため、本発明では、ウニ八等の全面
検査後に、規則的に検出されたものをテストパターン、
アライメントパターンを示す虚報として除去する。これ
は、異物あるいはパターン欠陥は確率的に規則性をもっ
て存在することはなく、一方、デスドパターンやアライ
メントパターンはウニノ・上に規則正しく配列されてい
ることに基づいている。この結果、高感度な異物あるい
はパターン欠陥の検出が可能となる。
〔発明の実施例〕
以下、本発明の一実施例を第1図乃至第9図を参照して
説明する。
第1図は半導体ウェハ検査装置の全体構成図で、ウェハ
1をS偏光レーザ光4により照射し反射光を対物レンズ
9で集光し、光電変換素子7で検出する。また光路中に
は、反射光の8偏光成分を遮光する検光子16と、検出
範囲を制限するスリット8を挿入しである。
ウェハ1は、その全面を検査するために、 Xステージ
18及びXステージ21によりXY方向に移動する。X
ステージ18はモータ19により、Xステージ21はモ
ータ22により駆動される。
ここで、ウェハの走査は第14図(6)に示した如くで
あり、X方向には連続送り、Y方向には間欠送りとなる
。モータ19は、連続送りで、高速移動が要求される為
通常直流モータを使用し、X方向のステージ座標を知る
ためにリニアスケール等のボジシ1ンセンサ20が必要
となる。モータ22は、間欠送りで、高速移動が要求さ
れない為、通常はステップモータを使用し、Y方向ステ
ージ座標はステツブモータ送り量から知ることが出来る
。25はステージ制御回路であり、cpty24により
コントロールされ、モータ19とモータ22を制御して
第14図内に示したようなウェハ走査を行なう。
26z 、 261は座標カウンタであり、各々ボジシ
冒ンセンサ20の出力と、Y方向間欠送り量をカウント
する。
26は検出信号処理回路であり、光電変換素子7の検出
信号27を2値化して、異物信号29を発生する。2値
化は第2図に示すように、検出信号27を閾値28と比
較することにより行なうがこのとき閾値28のレベルは
回路パターン検出信号278を2値化せず、テストパタ
ーン検出信号270と微小異物検出信号274を2値化
するレベルに設定する。
CPU24では、検出した異物の頻度分布を作成し、全
面検査終了後に検出異物の座標における異物頻度を調べ
、それがある値以上のときには回路パターン以外のテス
トパターン等であるとして除去する。この方法を第3図
、第4図により説明する。
異物頻度分布は、第3図のように、X方向。
Y方向独立に作成する。第4図において、異物を検出す
ると、異物カウンタを+1し、異物のX、X座標を記憶
する。同時に、X座標に対応するX頻度分布位置の内容
を+1し、同様にX座標に対応するX頻度分布位置の内
容を+1する。検査終了後には第3図のように、XM度
分布50およびY頻度分布51が作成される。検査終了
後は順番に異物のX、X座標を読み出し、X座標に対応
する位置のX方向異物1#jI度が閾値!12以上で、
かつX座標に対応する位置のY方向異物頻度が閾値55
以上のときには、それは異物ではなく、テストパターン
等の回路パターン以外のものであるとして、記憶しであ
るX、X座標を消滅させ、異物カウンタを1−1する。
すべての検出異物についてこの作業を行なうことにより
、真の異物のみの個数、X、X座標を記憶し、ディスプ
レイ等に表示することが出来る。
この方法の一実施例を第5図に示す。第5図では、説明
を簡単にするために、X方向についてのみ記しであるが
、Y方向についてもまったく同様の構成となる。
第5図で、54は異物カウンタ、66はX頻度分布メモ
リ、38はX座標メモリである。X頻度分布メモリ36
のアドレスは、セレクタ35によって、検査中はX座標
カウンタ26Jの内容を、検査終了後はX座標メモリ6
8のデータを選択する。
また、X座標メモリ38のアドレスは、セレクタ39に
よって、検査中はカウンタ40の内容を、検査終了後は
カウンタ41の内容を選択する。
異物が検出されると、異物信号29により、異物カウン
タを+1し% X座標メモリ38にカウンタ262gの
内容(異物のX座標)を書き込む。また、カウンタ26
jlの内容をアドレスとして%XRX頻度分布メモリ3
6−タを読み出し、加算器37により、データに1を加
えた後、同じ番地に書逢込む。異物が検出される毎にカ
ウンタ40の内容がカウントアツプされるので%X座標
メモリ38のアドレスが更新される。
検査が終了すると、カウンタ41の内容をクロック44
により更新しながら、X座標メモリ38のデータ(異物
のX座標)を読み出し、このデータをアドレスとしてX
頻度分布メモリ36のデータを読み出す。X頻度分布メ
モリ36のデータと 値設定回路42の内容(閾値32
(第5図))とを、比較回路4Sで比較し、閾[32以
上で、かつY方向では閾値55(第3図)以上のときに
は、異物カウンタ34を−1し、そのアドレスでのX座
標メモリの内容をクリアする。カウンタ40とカウンタ
41の内容を比較回路45で常時比較し、両者が等しく
なったときにはそれ以上異物が存在しないので、作業を
終了させる。このとき、異物カウンタ54には真の異物
のみの個数が入っており、またX座標メモリ68にはそ
のX座標が記憶される。
ここで、機械系にはステージ走行精度等の誤差要因が存
在し、そのため異物分布はl/Ic6図の頻度30αの
ように広がる可能性があり、また、テストパターン部に
もかかわらず頻度が閾値62を越えないこともある。こ
のため、まずI!J4m分布30を閾値62で2値化し
、11″の軽圧を前後に余裕値eだけ広げる。これと座
標メモリの内容を比較することにより、機械系誤差を排
除することが出来る。
ウェハ異物検査の場合、特にメモリ用ウニへの場合には
、第7図に示すように、チップ(回路パターン)17は
メモリセルs46と周辺回路部47に分けられ、一般に
周辺回路部47ではメモリセルs46と比較して、パタ
ーン密度が粗く%また段差が大無く検出信号が大きくな
る。従って異物検出閾値28(第2図)を、メモリセル
部46パターン検出信号は必ず0“とし1周辺回路部4
7では′1″となる程度のレベルに設定し、上述方法を
用いることKより、さらに微小異物の検出が可能となる
同種のウェハでは一定の場所に存在するアライメントパ
ターンを除去する方法を第8図、第9図を用いて説明す
る。第8図のように、アライメントパターン166は設
計データによりその座標を知ることが可能である。この
座標を元にインヒピット信号48 、49を作成し、こ
れで異物信号をゲートすることにより、アライメントパ
ターンを除去することが出来る。上述方法の一実施例を
適用した回路構成を第9図に示す。
CPU24は、M/T等からアライメントパターンの座
標データを入力し、ラッチ506〜5Ofに1送する。
また座標カウンタ26z 、 26>の内容を比較回路
51a〜5ifによりラッチ504〜5Ofと比較する
。ANDゲート52の出力が“1″のときKはX座標が
1と320間にあり、ANDゲート53の出力が“1″
のときKはX座標がlとz4の間にある。ANDゲート
52と53の出力をORゲート54で論理和をとること
によりインヒビクト信号48を作ることができる。また
ANDゲート55の出力はインヒビット信号49となる
。インヒピット信号48と49をANDゲート56で論
理積をとると、その出力が′1“のときには、X座標、
Y座標共にアライメントパターン166の中にあること
になる。従って、ANDゲート56の出力をインバータ
57で反転させ、ANDゲート58で異物信号29をゲ
ートすることにより。
アライメントパターンの発生した欠陥を、異物カウンタ
や座標メモリへ入力されるのを防ぐことが出来る。アラ
イメントパターン166が多い場合にはラッチ50.比
較回路51.ゲート回路52〜56を増やすことにより
対処することができる。
第9図の実施例とは別に、頻度分布メモリを用いて構成
することもできる。例えば、設計データから求めたアラ
イメントパターン位置に“1′を書き込んだ頻度分布メ
モリと、座標メモリの内容を比較することKよって、前
述方法と同様に、アライメントパターンを除去できる。
上述実施例でのウェハ走査はXY方向走査について説明
した。ら線状走査の場合には1回転角t−ロータリエン
コーダ等で計測することによリ、Rθ座標が得られる。
このRθ座標をXY座標に変換し、上述方法を用いるこ
とにより同様の効果を得ることが出来る。
ウェハパターン欠陥検査の場合には、照明系検出器及び
検出信号処理回路が変わるのみで、上述効果が得られる
ことは明白である。
尚、本発明はウニノ1に限定されず、ホトマスクやレチ
クル等の他の製品の検査にも適用可能である。
〔発明の効果〕
本発明によれば、テストパターン等の異物あるいはパタ
ーン欠陥に類似形状のものが存在しても、これらを異物
あるいはパターン欠陥と誤検出することなしに、微小な
異物あるいはパターン欠陥のみの検出を高感度かつ安定
に行なうことの出来る自動検査装置が実現出来る。
【図面の簡単な説明】
第1図は本発明の一実施例に係る半導体ウェハ検査装置
の構成図、第2図は検出信号処理説明図、第3図は回路
パターンの検出信号処理説明図、第4図は回路パターン
の検出信号処理プログラムのフローチャート、第5図は
回路パターンの検出信号処理回路の構成図、第6因は回
路パターンの検出信号処理説明図、第7図はメモリ用ウ
ェハの平面図、第8図はアライメントパターンの検出信
号処理説明図、第9図はアライメントパターンの検出信
号処理回路の構成図第10図は反射光と散乱光の説明図
、第11図(→。 +Alは異物とパターンの弁別原理説明図、第12図は
レーザ光照射方法説明図、第13図は弁別性能の実験結
果を示すグラフ及び出力信号Vp 、 Vsの説明図、
第14図(4)は光検出部の構成図、第14図IA)は
走査法説明図、第15図及び第16図は異物及び回路パ
ターンからの検出信号の説明図、第17図はテストパタ
ーン、アライメントパターンの説明図である。 1・・・ウェハ         2・・−パターン3
・・・異物          4・・・照明光5・・
・反射光         6・・・散乱光7・・・光
電変換素子      9・・・対物レンズ8・・・ス
リット       84・・・スリット開口部の像 13・・・検光子      15・・・偏光レーザ光
源14・・・検光子を通過した散乱光のP偏光成分16
・・・テストパターン   17・・・回路パターン1
8・・・Xステージ     19・・・X用モータ2
0・・・ボジシ1ンセンサ 21・・・Yステージ     22・・・Y用モータ
23・・・検出信号処理回路  24・・・CPU25
・・・ステージ制御回路  26・・・座標カウンタ3
0 、31・・・異物頻度分布 54・・・異物カウンタ    56・・・頻度分布メ
モ38・・・座標メモリ 46・・・メモリセル部    47・・・周辺回路部
48 、49・・・インヒビット信号 50・・・ラッチ       51・・・比較回路5
9・・・ディスプレイ 寓1 図 5? 第3 図 第十回 !55−Y 竿5″ 回 第δ 図 菖q 図 2や 菖lO図 第12  図 0’   5’、  70’ 第15図 萬lム図

Claims (1)

  1. 【特許請求の範囲】 1、規則性をもつて配列された回路パターン等を有する
    半導体ウェハ、レチクル等の被検査体上に付着した異物
    あるいは回路パターン欠陥等の欠陥を検出する欠陥検査
    方法において、被検査体表面全面から得られる欠陥情報
    のうち、規則的配列をなす欠陥情報を前記回路パターン
    等の情報として除去し、残つた欠陥情報のみを検出する
    ことを特徴とする欠陥検査方法。 2、前記被検査体上をX方向及びY方向で走査して前記
    規則的配列をなす欠陥情報を弁別することを特徴とする
    特許請求の範囲第1項記載の欠陥検査方法。 3、前記回路パターン等の配列位置を予め記憶させてお
    き、該位置での欠陥情報を除去することを特徴とする特
    許請求の範囲第1項記載の欠陥検査方法。 4、光を被検査体に照射し欠陥部分からの散乱光を検出
    する検出装置と、前記被検査体あるいは検出視野を走査
    する走査装置と、欠陥検出信号がある毎に前記走査位置
    に合わせて欠陥有情報を記憶する座標メモリと、走査終
    了後に前記座標メモリ内を調べ欠陥有情報の分布から規
    則的配列にある欠陥有情報を弁別しこれを該座標メモリ
    内から削除する頻度分布処理手段とを備えることを特徴
    とする欠陥検査装置。 5、光を被検査体に照射し欠陥部分からの散乱光を検出
    する検出装置と、前記被検査体あるいは検出視野を走査
    する走査装置と、欠陥有情報を記憶する座標メモリとを
    備えて成り、欠陥検出信号の検出位置が予め設定された
    回路パターン等の位置データと異なる場合に欠陥有情報
    を前記座標メモリに記憶し、あるいは、欠陥検出信号に
    基づいて被検査体から得られる欠陥情報を全て前記座標
    メモリ内に記憶させた後予め設定された回路パターン等
    の位置データにあるものを該座標メモリ内から削除する
    ようにしたことを特徴とする欠陥検査装置。
JP13408185A 1985-06-21 1985-06-21 欠陥検査方法及び装置 Granted JPS61292931A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13408185A JPS61292931A (ja) 1985-06-21 1985-06-21 欠陥検査方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13408185A JPS61292931A (ja) 1985-06-21 1985-06-21 欠陥検査方法及び装置

Publications (2)

Publication Number Publication Date
JPS61292931A true JPS61292931A (ja) 1986-12-23
JPH0523061B2 JPH0523061B2 (ja) 1993-03-31

Family

ID=15119953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13408185A Granted JPS61292931A (ja) 1985-06-21 1985-06-21 欠陥検査方法及び装置

Country Status (1)

Country Link
JP (1) JPS61292931A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63175751A (ja) * 1987-01-06 1988-07-20 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 光学式表面検査システム
JPS644045A (en) * 1987-06-26 1989-01-09 Hitachi Ltd Inspection device
JPH02114936U (ja) * 1989-03-03 1990-09-14
JPH0326944A (ja) * 1989-06-26 1991-02-05 Ulvac Japan Ltd 基板上の異物検査装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63175751A (ja) * 1987-01-06 1988-07-20 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 光学式表面検査システム
JPH0474662B2 (ja) * 1987-01-06 1992-11-26
JPS644045A (en) * 1987-06-26 1989-01-09 Hitachi Ltd Inspection device
JPH02114936U (ja) * 1989-03-03 1990-09-14
JPH0326944A (ja) * 1989-06-26 1991-02-05 Ulvac Japan Ltd 基板上の異物検査装置

Also Published As

Publication number Publication date
JPH0523061B2 (ja) 1993-03-31

Similar Documents

Publication Publication Date Title
JPH0781956B2 (ja) 半導体用基板上の異物検出装置
US6282309B1 (en) Enhanced sensitivity automated photomask inspection system
EP0787289B1 (en) Automated photomask inspection apparatus and method
US7664310B2 (en) Advanced phase shift inspection method
US7295301B2 (en) Dual stage defect region identification and defect detection method and apparatus
EP0374694B1 (en) Defect detection system and method for pattern to be inspected
US7505619B2 (en) System and method for conducting adaptive fourier filtering to detect defects in dense logic areas of an inspection surface
JP3435187B2 (ja) 欠陥検査方法及びその装置
JPS61292931A (ja) 欠陥検査方法及び装置
JP2822937B2 (ja) 半導体装置の製造システム及び欠陥検査方法
JP2001060607A (ja) 異物欠陥検査装置
JPS6286740A (ja) 半導体ウエハ検査方法
US5745239A (en) Multiple focal plane image comparison for defect detection and classification
KR970007974B1 (ko) 반도체 공정결함 검사방법
JPH08102478A (ja) 結晶欠陥検出装置
JPH0374855A (ja) チップサイズ検出方法およびチップピッチ検出方法およびチップ配列データ自動作成方法ならびにそれを用いた半導体基板の検査方法および装置
JP3064459B2 (ja) マスクの異物検査方法
JPH1054706A (ja) パターン検出方法及びパターン検出装置
JPH0799757B2 (ja) ウェハーの異物判定方法
JPH05188008A (ja) 欠陥検査装置
JPH03156460A (ja) レチクル上の欠陥検出方法及びその装置
JPH04103144A (ja) 異物検査方法
JPS61140808A (ja) パタ−ン欠陥検査装置
JPH0498846A (ja) 表面状態検査装置
JPH11307603A (ja) 異物検査方法および装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees