JPH05226330A - 容量絶縁膜の形成方法 - Google Patents
容量絶縁膜の形成方法Info
- Publication number
- JPH05226330A JPH05226330A JP1152592A JP1152592A JPH05226330A JP H05226330 A JPH05226330 A JP H05226330A JP 1152592 A JP1152592 A JP 1152592A JP 1152592 A JP1152592 A JP 1152592A JP H05226330 A JPH05226330 A JP H05226330A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- capacitive insulating
- pressurized
- film
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】容量絶縁膜の信頼性を維持したまま薄膜化（大
要量化）を可能とする。 【構成】容量部の下部電極である多結晶シリコン又は単
結晶シリコン上に容量絶縁膜を被着した後に、加圧状態
下の窒化性雰囲気中で半導体基板に熱処理を加える。 【効果】容量絶縁膜の薄い部分や構造欠陥箇所の窒化を
進めることができるため、容量絶縁膜自体の欠陥密度を
低減でき、この結果薄膜化が可能となる。
要量化）を可能とする。 【構成】容量部の下部電極である多結晶シリコン又は単
結晶シリコン上に容量絶縁膜を被着した後に、加圧状態
下の窒化性雰囲気中で半導体基板に熱処理を加える。 【効果】容量絶縁膜の薄い部分や構造欠陥箇所の窒化を
進めることができるため、容量絶縁膜自体の欠陥密度を
低減でき、この結果薄膜化が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の容量絶縁膜
の形成方法に関し、特に容量絶縁膜形成後の処理方法に
関する。
の形成方法に関し、特に容量絶縁膜形成後の処理方法に
関する。
【０００２】
【従来の技術】従来から、半導体装置の容量部は多結晶
シリコン膜を電極とし窒化シリコン膜を容量絶縁膜とし
たものが使用されて来た。図６は半導体装置の容量部を
示す断面図であり、図７は従来の容量部形成方法を示す
工程フロー図である。まず、所定の前工程の終了したシ
リコン基板６１上の所望の位置に容量部との接続を図る
ためのコンタクト窓６２が開口される。その後、基板全
面に多結晶シリコン膜が被着され所望のドーピング及び
フォトリソグラフィ工程を経て下部電極６３が形成され
る。
シリコン膜を電極とし窒化シリコン膜を容量絶縁膜とし
たものが使用されて来た。図６は半導体装置の容量部を
示す断面図であり、図７は従来の容量部形成方法を示す
工程フロー図である。まず、所定の前工程の終了したシ
リコン基板６１上の所望の位置に容量部との接続を図る
ためのコンタクト窓６２が開口される。その後、基板全
面に多結晶シリコン膜が被着され所望のドーピング及び
フォトリソグラフィ工程を経て下部電極６３が形成され
る。
【０００３】次に容量絶縁膜６４として窒化シリコン膜
がＣＶＤ法により被着される。この窒化シリコン膜は単
位面積あたりの容量を大きくするために薄くしてゆくこ
とが必要であり、現在では５０〜６０オングストローム
程度の膜厚を使用しているが今後はさらなる薄膜化の実
現が望まれている。又膜厚が薄いため成膜時に膜厚均一
性を確保できたとしても構造欠陥によるリーク不良が発
生するため、ＣＶＤ法による成膜のみでは容量絶縁膜と
しての信頼性を確保することは困難であり、現状では成
膜後に酸化性雰囲気内で基板に熱処理を加えることによ
り窒化シリコン膜表面を酸化し容量絶縁膜の信頼性を向
上させている。容量絶縁膜形成が完了した後、上部電極
６５として多結晶シリコン膜が被着され所望の工程を経
て容量部が形成される。
がＣＶＤ法により被着される。この窒化シリコン膜は単
位面積あたりの容量を大きくするために薄くしてゆくこ
とが必要であり、現在では５０〜６０オングストローム
程度の膜厚を使用しているが今後はさらなる薄膜化の実
現が望まれている。又膜厚が薄いため成膜時に膜厚均一
性を確保できたとしても構造欠陥によるリーク不良が発
生するため、ＣＶＤ法による成膜のみでは容量絶縁膜と
しての信頼性を確保することは困難であり、現状では成
膜後に酸化性雰囲気内で基板に熱処理を加えることによ
り窒化シリコン膜表面を酸化し容量絶縁膜の信頼性を向
上させている。容量絶縁膜形成が完了した後、上部電極
６５として多結晶シリコン膜が被着され所望の工程を経
て容量部が形成される。
【０００４】
【発明が解決しようとする課題】この従来の容量絶縁膜
の形成方法においては、絶縁膜の十分な信頼性を確保す
るための酸化性熱処理が行われているので、下部電極の
側壁下部等膜厚の薄くなる箇所では、窒化シリコン膜の
耐酸化性が不足して厚い二酸化シリコン膜が成長し容量
が小さくなってしまうことがあり、製造上の不安定要因
となっている。又、今後の素子微細化に対応するための
容量絶縁膜の薄膜化にも対応が困難であるという問題点
があった。
の形成方法においては、絶縁膜の十分な信頼性を確保す
るための酸化性熱処理が行われているので、下部電極の
側壁下部等膜厚の薄くなる箇所では、窒化シリコン膜の
耐酸化性が不足して厚い二酸化シリコン膜が成長し容量
が小さくなってしまうことがあり、製造上の不安定要因
となっている。又、今後の素子微細化に対応するための
容量絶縁膜の薄膜化にも対応が困難であるという問題点
があった。
【０００５】これらに対応するために絶縁膜形成後に窒
化性雰囲気中で熱処理を行うことが考えられるが、従来
技術による熱窒化においては窒化速度が小さく多大な熱
処理を基板に与える必要を生じ素子の微細化が困難とい
う不具合点が解決できなかった。
化性雰囲気中で熱処理を行うことが考えられるが、従来
技術による熱窒化においては窒化速度が小さく多大な熱
処理を基板に与える必要を生じ素子の微細化が困難とい
う不具合点が解決できなかった。
【０００６】
【課題を解決するための手段】本発明の容量絶縁膜形成
方法は、容量絶縁膜を多結晶シリコン下部電極上に形成
した後に基板に加圧状態の窒化性雰囲気中で熱処理を加
えることを特徴としている。
方法は、容量絶縁膜を多結晶シリコン下部電極上に形成
した後に基板に加圧状態の窒化性雰囲気中で熱処理を加
えることを特徴としている。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は、本発明の容量部形成方法を示す工程フロー
図である。従来の形成方法に加え容量絶縁膜である窒化
シリコン膜をＣＶＤ法で形成した後に加圧状態での窒化
性雰囲気中で基板に熱処理を加える工程が追加されてい
る。
る。図１は、本発明の容量部形成方法を示す工程フロー
図である。従来の形成方法に加え容量絶縁膜である窒化
シリコン膜をＣＶＤ法で形成した後に加圧状態での窒化
性雰囲気中で基板に熱処理を加える工程が追加されてい
る。
【０００８】図２は本発明の窒化性雰囲気処理に使用さ
れる加圧式ランプアニール装置である。容量絶縁膜形成
済の半導体基板２１は処理チャンバー２２内に載置され
る。この後、処理チャンバー内外は反応ガス導入口２３
及び加圧ガス導入口２４から加圧した窒素ガスが導入さ
れ２〜１０ｋｇ／ｃｍ2 程度に加圧される。次に反応ガ
ス導入口２３から１００〜２００℃に加熱され且つ加圧
窒素ガスと同圧のアンモニアと窒素の混合ガスが処理チ
ャンバーに導入され、同時に加熱ランプ２５により半導
体基板は８００〜１０５０℃に加熱され所定の時間放置
され処理を完了する。その後処理チャンバーは再び窒素
ガスに置換され減圧された後半導体基板は取り出され
る。
れる加圧式ランプアニール装置である。容量絶縁膜形成
済の半導体基板２１は処理チャンバー２２内に載置され
る。この後、処理チャンバー内外は反応ガス導入口２３
及び加圧ガス導入口２４から加圧した窒素ガスが導入さ
れ２〜１０ｋｇ／ｃｍ2 程度に加圧される。次に反応ガ
ス導入口２３から１００〜２００℃に加熱され且つ加圧
窒素ガスと同圧のアンモニアと窒素の混合ガスが処理チ
ャンバーに導入され、同時に加熱ランプ２５により半導
体基板は８００〜１０５０℃に加熱され所定の時間放置
され処理を完了する。その後処理チャンバーは再び窒素
ガスに置換され減圧された後半導体基板は取り出され
る。
【０００９】図３は本発明の窒化性雰囲気処理を加圧炉
で行う実施例の断面図である。半導体基板３１はボート
上に載置され、ヒータ３５により加熱されている処理チ
ューブ３２内に置かれる。前例と同様に反応ガス導入口
３３及び加圧ガス導入口３４から加圧された窒素ガスが
導入され、その後反応ガスが処理チューブ内に導入され
る。所定の熱処理が終了した後、処理チューブ内は同様
に窒素ガスに置換・減圧された後、ボートは炉外に取り
出される。
で行う実施例の断面図である。半導体基板３１はボート
上に載置され、ヒータ３５により加熱されている処理チ
ューブ３２内に置かれる。前例と同様に反応ガス導入口
３３及び加圧ガス導入口３４から加圧された窒素ガスが
導入され、その後反応ガスが処理チューブ内に導入され
る。所定の熱処理が終了した後、処理チューブ内は同様
に窒素ガスに置換・減圧された後、ボートは炉外に取り
出される。
【００１０】加圧炉を使用した場合にはスループットが
大きく経済性に優れるが、半導体基板の受ける熱処理量
が大きく使用条件に制限を受ける場合がある。一方、前
例の加圧式ランプアニール装置を使用するは半導体基板
の受ける熱処理量はかなり低減でき素子の微細化に対応
できる。又、ランプ照射をサイクリックに行うことによ
り反応性ガス濃度を高く維持し熱処理量に対する窒化の
効率を高めることもできるがスループットは小さい。
大きく経済性に優れるが、半導体基板の受ける熱処理量
が大きく使用条件に制限を受ける場合がある。一方、前
例の加圧式ランプアニール装置を使用するは半導体基板
の受ける熱処理量はかなり低減でき素子の微細化に対応
できる。又、ランプ照射をサイクリックに行うことによ
り反応性ガス濃度を高く維持し熱処理量に対する窒化の
効率を高めることもできるがスループットは小さい。
【００１１】図４及び図５に本発明を適用した場合の容
量部の電気特性を示す。図４は酸化性雰囲気処理を行っ
た場合の容量絶縁膜厚と容量値の関係を示すグラフであ
る。加圧下の窒化処理を行った場合（実線）は行わない
場合（破線）に比べ１０〜２０％の薄膜化が可能となっ
ている。図５は酸化性雰囲気処理行わない場合のデータ
である。本発明を適用した場合（実線）は未適用の場合
（破線）に比べ容量絶縁膜の弱い部分が窒化されている
ため耐圧良品率が膜厚の薄い側で向上していることが分
る。
量部の電気特性を示す。図４は酸化性雰囲気処理を行っ
た場合の容量絶縁膜厚と容量値の関係を示すグラフであ
る。加圧下の窒化処理を行った場合（実線）は行わない
場合（破線）に比べ１０〜２０％の薄膜化が可能となっ
ている。図５は酸化性雰囲気処理行わない場合のデータ
である。本発明を適用した場合（実線）は未適用の場合
（破線）に比べ容量絶縁膜の弱い部分が窒化されている
ため耐圧良品率が膜厚の薄い側で向上していることが分
る。
【００１２】
【発明の効果】以上説明したように本発明の容量絶縁膜
形成方法は、容量絶縁膜を下層多結晶シリコン電極上に
被着した後に加圧窒化性雰囲気下で熱処理を行うため容
量絶縁膜の薄い個所や構造欠陥箇所の窒化を進めること
ができ、従来方法に比べ信頼性を維持したまま容量絶縁
膜の薄膜を図ることができる効果がある。
形成方法は、容量絶縁膜を下層多結晶シリコン電極上に
被着した後に加圧窒化性雰囲気下で熱処理を行うため容
量絶縁膜の薄い個所や構造欠陥箇所の窒化を進めること
ができ、従来方法に比べ信頼性を維持したまま容量絶縁
膜の薄膜を図ることができる効果がある。
【図１】本発明の容量部形成方法を説明する工程フロー
図である。
図である。
【図２】本発明の窒化性雰囲気処理に使用する加圧式ラ
ンプアニール装置の断面図である。
ンプアニール装置の断面図である。
【図３】本発明の窒化性雰囲気処理に使用する加圧炉の
断面図である。
断面図である。
【図４】本発明における絶縁膜厚と容量値の関係を示す
グラフである。
グラフである。
【図５】本発明における絶縁膜厚と耐圧良品率の関係を
示すグラフである。
示すグラフである。
【図６】半導体装置の容量部の一例の断面図である。
【図７】従来の容量部形成方法を説明する工程フロー図
である。
である。
２１，３１ 半導体基板 ２２ 処理チャンバー ２３，３３ 反応ガス導入口 ２４，３４ 加圧ガス導入口 ２５ 加熱ランプ ３２ 処理チューブ ３５ ヒーター ６１ シリコン基板 ６２ コンタクト窓 ６３ 下部電極（多結晶シリコン） ６４ 容量絶縁膜（窒化シリコン膜） ６５ 上部電極（多結晶シリコン）
Claims (2)
- 【請求項１】 半導体装置において、多結晶シリコン又
は単結晶シリコンを材料とする下部電極上に容量絶縁膜
を被着した後に、基板に加圧状態の窒化性雰囲気下で熱
処理を加えることを特徴とする容量絶縁膜の形成方法。 - 【請求項２】 加圧状態の熱処理にランプアニール装置
を使用することを特徴とする請求項１記載の容量絶縁膜
の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152592A JPH05226330A (ja) | 1992-01-27 | 1992-01-27 | 容量絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152592A JPH05226330A (ja) | 1992-01-27 | 1992-01-27 | 容量絶縁膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226330A true JPH05226330A (ja) | 1993-09-03 |
Family
ID=11780390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1152592A Withdrawn JPH05226330A (ja) | 1992-01-27 | 1992-01-27 | 容量絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226330A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200003242A (ko) * | 2017-05-25 | 2020-01-08 | 어플라이드 머티어리얼스, 인코포레이티드 | 질화규소 막의 고압 처리 |
-
1992
- 1992-01-27 JP JP1152592A patent/JPH05226330A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200003242A (ko) * | 2017-05-25 | 2020-01-08 | 어플라이드 머티어리얼스, 인코포레이티드 | 질화규소 막의 고압 처리 |
| CN110678959A (zh) * | 2017-05-25 | 2020-01-10 | 应用材料公司 | 氮化硅膜的高压处理 |
| JP2020522133A (ja) * | 2017-05-25 | 2020-07-27 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 窒化ケイ素膜の高圧処理 |
| CN110678959B (zh) * | 2017-05-25 | 2023-07-25 | 应用材料公司 | 氮化硅膜的高压处理 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2764472B2 (ja) | 半導体の成膜方法 | |
| JPH08167605A (ja) | シリコン窒化膜の製造方法 | |
| JPH1117153A (ja) | 半導体素子のキャパシタ形成方法 | |
| JP3013455B2 (ja) | 酸化タンタル膜のプラズマ化学気相成長法 | |
| JPH0714986A (ja) | 半導体装置の製造方法及びその製造装置 | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| TW200402790A (en) | Method of oxidizing member to be treated | |
| WO2002099868A1 (fr) | Procede de production d'un dispositif a semi-conducteur | |
| JP4566555B2 (ja) | 誘電膜の形成方法 | |
| JP2001177057A (ja) | アナログ回路用キャパシタ及びその製造方法 | |
| JP2002353214A (ja) | 半導体装置の製造方法 | |
| JPH05226330A (ja) | 容量絶縁膜の形成方法 | |
| JPH05190796A (ja) | ダイナミック・ランダム・アクセス・メモリ・セル用誘電体皮膜およびその形成方法 | |
| WO2007010921A1 (ja) | 酸化膜の形成方法並びにその酸化膜を備えた半導体装置及びその製造方法 | |
| JPH06163527A (ja) | 酸化タンタル薄膜の製造方法 | |
| KR20000042429A (ko) | 반도체 소자의 고유전체 캐패시터 제조방법 | |
| JPH0562967A (ja) | 半導体装置の製造方法 | |
| JPH11177057A (ja) | 半導体装置の製造方法 | |
| JPH05152288A (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
| JPH04113621A (ja) | 膜形成方法 | |
| JP3233280B2 (ja) | 半導体装置の製造方法 | |
| JP3395115B2 (ja) | 半導体装置の製造方法 | |
| JPH05109981A (ja) | 半導体装置の製造方法 | |
| KR970000704B1 (ko) | 반도체 소자 캐패시터 유전층 제조방법 | |
| JP4454883B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |