JPH05218153A - 半導体試験用キャリア及び半導体試験用キャリアへのチップの着脱方法 - Google Patents
半導体試験用キャリア及び半導体試験用キャリアへのチップの着脱方法Info
- Publication number
- JPH05218153A JPH05218153A JP1730292A JP1730292A JPH05218153A JP H05218153 A JPH05218153 A JP H05218153A JP 1730292 A JP1730292 A JP 1730292A JP 1730292 A JP1730292 A JP 1730292A JP H05218153 A JPH05218153 A JP H05218153A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- mounting part
- substrate
- bump electrode
- semiconductor test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】本発明は、バンプ電極を有するチップを搭載し
て特性試験を行うための半導体試験用キャリアに関し、
チップの汚染やバンプ電極の酸化を防止するとともに、
十分な接続状態を確保し、かつチップの着脱を容易に行
うことができる半導体試験用キャリアの提供を目的とす
る。 【構成】チップ搭載部２と、該チップ搭載部２に形成さ
れ、チップのバンプ電極を接続すべき第１の接続部３
と、前記チップ搭載部２の周囲に配置され、かつ前記第
１の接続部３と接続された、試験装置と接続すべき第２
の接続部５とが形成された基板１を有する半導体試験用
キャリアであって、前記第１の接続部３は前記バンプ電
極に咬合して前記チップを固定する突起を有しているこ
とを含み構成する。
て特性試験を行うための半導体試験用キャリアに関し、
チップの汚染やバンプ電極の酸化を防止するとともに、
十分な接続状態を確保し、かつチップの着脱を容易に行
うことができる半導体試験用キャリアの提供を目的とす
る。 【構成】チップ搭載部２と、該チップ搭載部２に形成さ
れ、チップのバンプ電極を接続すべき第１の接続部３
と、前記チップ搭載部２の周囲に配置され、かつ前記第
１の接続部３と接続された、試験装置と接続すべき第２
の接続部５とが形成された基板１を有する半導体試験用
キャリアであって、前記第１の接続部３は前記バンプ電
極に咬合して前記チップを固定する突起を有しているこ
とを含み構成する。
Description
【０００１】（目次） ・産業上の利用分野 ・従来の技術 ・発明が解決しようとする課題 ・課題を解決するための手段 ・作用 ・実施例 （１）第１の実施例（図１，図２） （２）第２の実施例（図３，図４） （３）第３の実施例（図５） ・発明の効果
【０００２】
【産業上の利用分野】本発明は、半導体試験用キャリア
及び半導体試験用キャリアへのチップの着脱方法に関
し、更に詳しく言えば、バンプ電極を有するチップを搭
載して特性試験を行うための半導体試験用キャリア及び
半導体試験用キャリアへのチップの着脱方法に関する。
及び半導体試験用キャリアへのチップの着脱方法に関
し、更に詳しく言えば、バンプ電極を有するチップを搭
載して特性試験を行うための半導体試験用キャリア及び
半導体試験用キャリアへのチップの着脱方法に関する。
【０００３】
【従来の技術】組み立て工数の削減及び組み立て部材の
有効活用のため、通常、ウエハプロセスの終了後チップ
をパッケージに組み込む前に、組み立てを行うべき、良
好な特性を有するチップを選別している。
有効活用のため、通常、ウエハプロセスの終了後チップ
をパッケージに組み込む前に、組み立てを行うべき、良
好な特性を有するチップを選別している。
【０００４】従来、良好な特性を有するチップを選別す
るため、チップに分割される前のウエハに形成されてい
る個々のチップの特性を測定している。このため、試験
装置と接続されている多数の接触子を対応する多数のバ
ンプ電極に接続している。
るため、チップに分割される前のウエハに形成されてい
る個々のチップの特性を測定している。このため、試験
装置と接続されている多数の接触子を対応する多数のバ
ンプ電極に接続している。
【０００５】
【発明が解決しようとする課題】しかし、半導体装置の
高密度化等によりバンプ電極の数が数百個を越える場合
やバンプ電極の並びのピッチが狭くなる場合、全てのバ
ンプ電極に接触子を当てることが困難になってしまうと
いう問題がある。
高密度化等によりバンプ電極の数が数百個を越える場合
やバンプ電極の並びのピッチが狭くなる場合、全てのバ
ンプ電極に接触子を当てることが困難になってしまうと
いう問題がある。
【０００６】この問題を解決するため、ウエハをチップ
化した後チップを一旦試験用キャリアに搭載して試験装
置に接続しやすい形にして特性測定を行い、その後試験
用キャリアからチップを離脱して良品チップのみをパッ
ケージに組み込むようにする方法が考えられる。
化した後チップを一旦試験用キャリアに搭載して試験装
置に接続しやすい形にして特性測定を行い、その後試験
用キャリアからチップを離脱して良品チップのみをパッ
ケージに組み込むようにする方法が考えられる。
【０００７】しかし、チップのバンプ電極を半田等によ
り試験用キャリアに固着する場合には、試験用キャリア
からのチップの離脱に手間が掛かるという問題がある。
また、圧接により試験用キャリアに固着する場合には、
チップの離脱は容易になるが、固着強度が十分でない場
合があり、運搬中にチップが脱落したり、バンプ電極と
試験用キャリアとの間で十分な接続状態が得られなかっ
たりするという問題がある。また、正規の組み立ての前
に別の組み立て工程を経ることになるので、チップの汚
染やバンプ電極の酸化を防止する必要もある。
り試験用キャリアに固着する場合には、試験用キャリア
からのチップの離脱に手間が掛かるという問題がある。
また、圧接により試験用キャリアに固着する場合には、
チップの離脱は容易になるが、固着強度が十分でない場
合があり、運搬中にチップが脱落したり、バンプ電極と
試験用キャリアとの間で十分な接続状態が得られなかっ
たりするという問題がある。また、正規の組み立ての前
に別の組み立て工程を経ることになるので、チップの汚
染やバンプ電極の酸化を防止する必要もある。
【０００８】本発明は、かかる従来技術の問題点に鑑み
て創作されたものであり、チップの汚染やバンプ電極の
酸化を防止するとともに、十分な接続状態を確保し、か
つチップの着脱を容易に行うことができる半導体試験用
キャリア及び半導体試験用キャリアへのチップの着脱方
法の提供を目的とする。
て創作されたものであり、チップの汚染やバンプ電極の
酸化を防止するとともに、十分な接続状態を確保し、か
つチップの着脱を容易に行うことができる半導体試験用
キャリア及び半導体試験用キャリアへのチップの着脱方
法の提供を目的とする。
【０００９】
【課題を解決するための手段】上記課題は、第１に、チ
ップ搭載部と、該チップ搭載部に形成され、チップのバ
ンプ電極を接続すべき第１の接続部と、前記チップ搭載
部の周囲に配置され、かつ前記第１の接続部と接続され
た、試験装置と接続すべき第２の接続部とが形成された
基板を有する半導体試験用キャリアであって、前記第１
の接続部は前記バンプ電極に咬合して前記チップを固定
する突起を有していることを特徴とする半導体試験用キ
ャリアによって達成され、第２に、チップ搭載部と、該
チップ搭載部に形成され、チップのバンプ電極を接続す
べき第１の接続部と、前記チップ搭載部の周囲に配置さ
れ、かつ前記第１の接続部と接続された、試験装置と接
続すべき第２の接続部とが形成された基板を有する半導
体試験用キャリアであって、前記チップ搭載部を被覆す
る蓋を有し、かつ前記蓋の内部に前記搭載されたチップ
の裏面から付勢力によりチップを押圧する押圧体を有し
ていることを特徴とする半導体試験用キャリアによって
達成され、第３に、チップ搭載部と、該チップ搭載部に
形成され、チップのバンプ電極を接続すべき第１の接続
部と、前記チップ搭載部の周囲に配置され、かつ前記第
１の接続部と接続された、試験装置と接続すべき第２の
接続部とが形成された基板を有する半導体試験用キャリ
アであって、前記チップ搭載部を被覆する蓋を有し、か
つ前記蓋は前記チップ搭載部である内部が密封されるよ
うにシール材を介して前記基板と接着されることを特徴
とする半導体試験用キャリアによって達成され、第４
に、前記蓋の内部に前記搭載されたチップの裏面から付
勢力によりチップを押圧する押圧体を有していることを
特徴とする第３の発明に記載の半導体試験用キャリアに
よって達成され、第５に、前記第１の接続部は前記バン
プ電極に咬合して前記チップを固定する突起を有してい
ることを特徴とする第２〜第４のいずれかの発明に記載
の半導体試験用キャリアによって達成され、第６に、チ
ップ搭載部と、該チップ搭載部に形成され、チップのバ
ンプ電極を接続すべき第１の接続部と、前記チップ搭載
部の周囲に配置され、かつ前記第１の接続部と接続され
た、試験装置と接続すべき第２の接続部とが形成された
基板を有する半導体試験用キャリアへのチップの着脱方
法において、前記基板の第１の接続部に圧接により前記
チップのバンプ電極を固着し、接続することを特徴とす
る半導体試験用キャリアへのチップの着脱方法によって
達成され、第７に、チップ搭載部と、該チップ搭載部に
形成され、チップのバンプ電極を接続すべき第１の接続
部と、前記チップ搭載部の周囲に配置され、かつ前記第
１の接続部と接続された、試験装置と接続すべき第２の
接続部とが形成された基板を有する半導体試験用キャリ
アへのチップの着脱方法において、付勢力により前記基
板の第１の接続部上のチップを押圧し、前記基板の第１
の接続部に前記チップのバンプ電極を接続することを特
徴とする半導体試験用キャリアへのチップの着脱方法に
よって達成され、第８に、チップ搭載部と、該チップ搭
載部に形成され、チップのバンプ電極を接続すべき第１
の接続部と、前記チップ搭載部の周囲に配置され、かつ
前記第１の接続部と接続された、試験装置と接続すべき
第２の接続部とが形成された基板を有する半導体試験用
キャリアへのチップの着脱方法において、第６又は第７
の発明に記載の方法により前記バンプ電極を介して前記
第１の接続部にチップが搭載されている基板を急加熱す
ることにより又は急冷却することにより、前記基板から
前記チップを離脱することを特徴とする半導体試験用キ
ャリアへのチップの着脱方法によって達成される。
ップ搭載部と、該チップ搭載部に形成され、チップのバ
ンプ電極を接続すべき第１の接続部と、前記チップ搭載
部の周囲に配置され、かつ前記第１の接続部と接続され
た、試験装置と接続すべき第２の接続部とが形成された
基板を有する半導体試験用キャリアであって、前記第１
の接続部は前記バンプ電極に咬合して前記チップを固定
する突起を有していることを特徴とする半導体試験用キ
ャリアによって達成され、第２に、チップ搭載部と、該
チップ搭載部に形成され、チップのバンプ電極を接続す
べき第１の接続部と、前記チップ搭載部の周囲に配置さ
れ、かつ前記第１の接続部と接続された、試験装置と接
続すべき第２の接続部とが形成された基板を有する半導
体試験用キャリアであって、前記チップ搭載部を被覆す
る蓋を有し、かつ前記蓋の内部に前記搭載されたチップ
の裏面から付勢力によりチップを押圧する押圧体を有し
ていることを特徴とする半導体試験用キャリアによって
達成され、第３に、チップ搭載部と、該チップ搭載部に
形成され、チップのバンプ電極を接続すべき第１の接続
部と、前記チップ搭載部の周囲に配置され、かつ前記第
１の接続部と接続された、試験装置と接続すべき第２の
接続部とが形成された基板を有する半導体試験用キャリ
アであって、前記チップ搭載部を被覆する蓋を有し、か
つ前記蓋は前記チップ搭載部である内部が密封されるよ
うにシール材を介して前記基板と接着されることを特徴
とする半導体試験用キャリアによって達成され、第４
に、前記蓋の内部に前記搭載されたチップの裏面から付
勢力によりチップを押圧する押圧体を有していることを
特徴とする第３の発明に記載の半導体試験用キャリアに
よって達成され、第５に、前記第１の接続部は前記バン
プ電極に咬合して前記チップを固定する突起を有してい
ることを特徴とする第２〜第４のいずれかの発明に記載
の半導体試験用キャリアによって達成され、第６に、チ
ップ搭載部と、該チップ搭載部に形成され、チップのバ
ンプ電極を接続すべき第１の接続部と、前記チップ搭載
部の周囲に配置され、かつ前記第１の接続部と接続され
た、試験装置と接続すべき第２の接続部とが形成された
基板を有する半導体試験用キャリアへのチップの着脱方
法において、前記基板の第１の接続部に圧接により前記
チップのバンプ電極を固着し、接続することを特徴とす
る半導体試験用キャリアへのチップの着脱方法によって
達成され、第７に、チップ搭載部と、該チップ搭載部に
形成され、チップのバンプ電極を接続すべき第１の接続
部と、前記チップ搭載部の周囲に配置され、かつ前記第
１の接続部と接続された、試験装置と接続すべき第２の
接続部とが形成された基板を有する半導体試験用キャリ
アへのチップの着脱方法において、付勢力により前記基
板の第１の接続部上のチップを押圧し、前記基板の第１
の接続部に前記チップのバンプ電極を接続することを特
徴とする半導体試験用キャリアへのチップの着脱方法に
よって達成され、第８に、チップ搭載部と、該チップ搭
載部に形成され、チップのバンプ電極を接続すべき第１
の接続部と、前記チップ搭載部の周囲に配置され、かつ
前記第１の接続部と接続された、試験装置と接続すべき
第２の接続部とが形成された基板を有する半導体試験用
キャリアへのチップの着脱方法において、第６又は第７
の発明に記載の方法により前記バンプ電極を介して前記
第１の接続部にチップが搭載されている基板を急加熱す
ることにより又は急冷却することにより、前記基板から
前記チップを離脱することを特徴とする半導体試験用キ
ャリアへのチップの着脱方法によって達成される。
【００１０】
【作 用】本発明の半導体キャリアにおいては、第１
に、第１の接続部はチップのバンプ電極に咬合してチッ
プを固定する突起を有している。
に、第１の接続部はチップのバンプ電極に咬合してチッ
プを固定する突起を有している。
【００１１】第２に、チップ搭載部を被覆する蓋を有
し、かつ前記蓋の内部に前記搭載されたチップの裏面か
ら付勢力によりチップを押圧する押圧体を有している。
第３に、上記の突起と押圧体の両方を有している。
し、かつ前記蓋の内部に前記搭載されたチップの裏面か
ら付勢力によりチップを押圧する押圧体を有している。
第３に、上記の突起と押圧体の両方を有している。
【００１２】このため、十分な接続状態が得られ、かつ
チップの着脱を容易に行うことができる。また、押圧体
とチップ裏面とが接触するようになるので、試験時にチ
ップに電力印加を行う場合に発生する熱を押圧体を介し
て効率よく外部に排除することができる。
チップの着脱を容易に行うことができる。また、押圧体
とチップ裏面とが接触するようになるので、試験時にチ
ップに電力印加を行う場合に発生する熱を押圧体を介し
て効率よく外部に排除することができる。
【００１３】更に、蓋の内部を密封するシール材を有し
ているので、外部からの汚染を防止し、かつ同時に不活
性ガスを封入することにより組み立て時或いは試験時の
加熱によるバンプ電極の酸化を防止することができる。
これにより、正常な雰囲気中で、良好な接続状態を保持
して特性測定を行うことができる。
ているので、外部からの汚染を防止し、かつ同時に不活
性ガスを封入することにより組み立て時或いは試験時の
加熱によるバンプ電極の酸化を防止することができる。
これにより、正常な雰囲気中で、良好な接続状態を保持
して特性測定を行うことができる。
【００１４】また、本発明の半導体キャリアへのチップ
の着脱方法によれば、第１に、基板の第１の接続部に圧
接によりチップのバンプ電極を固着し、接続しているの
で、チップの着脱が容易である。
の着脱方法によれば、第１に、基板の第１の接続部に圧
接によりチップのバンプ電極を固着し、接続しているの
で、チップの着脱が容易である。
【００１５】第２に、付勢力により基板の第１の接続部
上のチップを押圧し、基板の第１の接続部にバンプ電極
を接続しているので、バンプ電極が第１の接続部に押し
つけられるため、十分な接続状態を確保することができ
る。また、付勢力を取り除くことにより半導体試験用キ
ャリアからチップを容易に離脱することができる。
上のチップを押圧し、基板の第１の接続部にバンプ電極
を接続しているので、バンプ電極が第１の接続部に押し
つけられるため、十分な接続状態を確保することができ
る。また、付勢力を取り除くことにより半導体試験用キ
ャリアからチップを容易に離脱することができる。
【００１６】第３に、基板からチップを離脱するため、
第６又は第７の発明に記載の方法によりバンプ電極を介
して第１の接続部にチップが搭載されている基板を急加
熱又は急冷却している。これにより、基板とチップ、そ
れぞれの接続部の部材の熱膨張係数の差により互いの接
続部に間隙が生じるので、チップを掴む等チップに余計
な力を加えることなく基板からチップを容易に離脱する
ことができる。
第６又は第７の発明に記載の方法によりバンプ電極を介
して第１の接続部にチップが搭載されている基板を急加
熱又は急冷却している。これにより、基板とチップ、そ
れぞれの接続部の部材の熱膨張係数の差により互いの接
続部に間隙が生じるので、チップを掴む等チップに余計
な力を加えることなく基板からチップを容易に離脱する
ことができる。
【００１７】
【実施例】次に、図面を参照しながら本発明の実施例に
ついて説明する。 （１）第１の実施例 図１（ａ），（ｂ）は、本発明の第１の実施例の半導体
試験用キャリアの構成図、図２（ａ）〜（ｃ）はこの半
導体試験用キャリアにチップを着脱する方法について説
明する断面図である。
ついて説明する。 （１）第１の実施例 図１（ａ），（ｂ）は、本発明の第１の実施例の半導体
試験用キャリアの構成図、図２（ａ）〜（ｃ）はこの半
導体試験用キャリアにチップを着脱する方法について説
明する断面図である。
【００１８】図１（ａ）は基板の上面図及び断面図につ
いて示し、図中符号１はセラミック等からなる絶縁性の
基板、２はチップ搭載部で、基板１の中央部に配置さ
れ、チップのバンプ電極に対応する位置にＡｕ等がメタ
ライズされた複数の第１の接続部３が形成されている。
４はチップ搭載部２を囲むように配置された試験装置へ
の接続部で、Ａｕ等がメタライズされた複数の第２の接
続部４が形成されている。これらの第２の接続部４は、
基板１内部の配線により第１の接続部３の各々と電気的
に接続され、試験を行う際、接触子等を介して試験装置
の端子へ接続される。
いて示し、図中符号１はセラミック等からなる絶縁性の
基板、２はチップ搭載部で、基板１の中央部に配置さ
れ、チップのバンプ電極に対応する位置にＡｕ等がメタ
ライズされた複数の第１の接続部３が形成されている。
４はチップ搭載部２を囲むように配置された試験装置へ
の接続部で、Ａｕ等がメタライズされた複数の第２の接
続部４が形成されている。これらの第２の接続部４は、
基板１内部の配線により第１の接続部３の各々と電気的
に接続され、試験を行う際、接触子等を介して試験装置
の端子へ接続される。
【００１９】７はチップ搭載部２を被覆する蓋で、蓋７
の裏側には、例えば銅／ベリリウム合金からなるバネ
（押圧体）８が取り付けられている。そして、基板１に
搭載されたチップの上側にこの蓋７を被せ、シール材等
で基板１に接着することにより、バネ８がチップの裏面
から付勢力によりチップを押圧する。これにより、チッ
プのバンプ電極は第１の接続部３に押さえつけられ、バ
ンプ電極と第１の接続部３との間で電気的に十分な接続
が行われる。
の裏側には、例えば銅／ベリリウム合金からなるバネ
（押圧体）８が取り付けられている。そして、基板１に
搭載されたチップの上側にこの蓋７を被せ、シール材等
で基板１に接着することにより、バネ８がチップの裏面
から付勢力によりチップを押圧する。これにより、チッ
プのバンプ電極は第１の接続部３に押さえつけられ、バ
ンプ電極と第１の接続部３との間で電気的に十分な接続
が行われる。
【００２０】次に、図２（ａ）〜（ｃ）を参照しなが
ら、上記の半導体試験用キャリアへのチップの着脱方法
について説明する。まず、ウエハをダイシングすること
によりチップ９に分割する。続いて、チップ９のバンプ
電極１０と第１の接続部３とが対応するように位置決め
した（図２（ａ））後、基板１の温度を２００℃程度に
保って圧接によりバンプ電極１０と第１の接続部３とを
固着し、電気的に接続する（図２（ｂ））。
ら、上記の半導体試験用キャリアへのチップの着脱方法
について説明する。まず、ウエハをダイシングすること
によりチップ９に分割する。続いて、チップ９のバンプ
電極１０と第１の接続部３とが対応するように位置決め
した（図２（ａ））後、基板１の温度を２００℃程度に
保って圧接によりバンプ電極１０と第１の接続部３とを
固着し、電気的に接続する（図２（ｂ））。
【００２１】次いで、窒素ガス等不活性ガス中で、基板
１のチップ搭載部２に搭載されたチップ９を被覆するよ
うに蓋７を被せ、樹脂等のシール材19ａを用いて、基板
１に固着し、内部を密封する（図２（ｃ））。
１のチップ搭載部２に搭載されたチップ９を被覆するよ
うに蓋７を被せ、樹脂等のシール材19ａを用いて、基板
１に固着し、内部を密封する（図２（ｃ））。
【００２２】次に、第２の接続部５を接触子等を介して
試験装置の端子と接続して、チップ９の特性を測定した
後、特性の良否を判定する。なお、場合によっては、特
性の測定前に、例えば温度１５０℃程度の高温試験等の
バーンイン試験を行う。
試験装置の端子と接続して、チップ９の特性を測定した
後、特性の良否を判定する。なお、場合によっては、特
性の測定前に、例えば温度１５０℃程度の高温試験等の
バーンイン試験を行う。
【００２３】その後、蓋７を外した後、チップ９を真空
チャック等により保持して基板１から取り外す。このと
き、チップ９はバンプ電極１０を介して基板１に圧接さ
れているだけなので、容易に基板１から離脱することが
できる。
チャック等により保持して基板１から取り外す。このと
き、チップ９はバンプ電極１０を介して基板１に圧接さ
れているだけなので、容易に基板１から離脱することが
できる。
【００２４】以上のように、本発明の第１の実施例の半
導体キャリアへのチップの着脱方法によれば、基板１の
第１の接続部３に圧接によりチップ９のバンプ電極１０
を固着し、接続しているので、チップ９の着脱が容易で
ある。
導体キャリアへのチップの着脱方法によれば、基板１の
第１の接続部３に圧接によりチップ９のバンプ電極１０
を固着し、接続しているので、チップ９の着脱が容易で
ある。
【００２５】また、試験中はバネ８の付勢力により基板
１の第１の接続部３上のチップ９が押圧されているの
で、バンプ電極１０が第１の接続部３に押しつけられ、
十分な接続状態を確保することができる。また、蓋７を
外すことにより付勢力を取り除くことができ、チップ９
を基板１から容易に離脱することができる。なお、試験
中チップ９に電力印加を行う場合には、バネ８とチップ
９裏面とが接触しているので、チップ９に発生する熱を
バネ８を介して効率よく外部に排除することができる。
１の第１の接続部３上のチップ９が押圧されているの
で、バンプ電極１０が第１の接続部３に押しつけられ、
十分な接続状態を確保することができる。また、蓋７を
外すことにより付勢力を取り除くことができ、チップ９
を基板１から容易に離脱することができる。なお、試験
中チップ９に電力印加を行う場合には、バネ８とチップ
９裏面とが接触しているので、チップ９に発生する熱を
バネ８を介して効率よく外部に排除することができる。
【００２６】また、蓋７の内部をシール材19ａにより密
封することにより、外部からの汚染を防止し、かつ同時
に不活性ガスを封入することにより、組み立て時或いは
試験時の加熱によるバンプ電極１０の酸化を防止するこ
とができる。これにより、正常な雰囲気中で、良好な接
続状態を保持して特性測定を行うことができる。
封することにより、外部からの汚染を防止し、かつ同時
に不活性ガスを封入することにより、組み立て時或いは
試験時の加熱によるバンプ電極１０の酸化を防止するこ
とができる。これにより、正常な雰囲気中で、良好な接
続状態を保持して特性測定を行うことができる。
【００２７】なお、第１の実施例では、チップ搭載部２
をシールするため、樹脂等のシール材19ａで蓋７を基板
１に固着しているが、更にシール性を向上するため、図
５（ａ）に示すＯリング１９を蓋７のシール部と基板１
との間に介在させることもできる。
をシールするため、樹脂等のシール材19ａで蓋７を基板
１に固着しているが、更にシール性を向上するため、図
５（ａ）に示すＯリング１９を蓋７のシール部と基板１
との間に介在させることもできる。
【００２８】（２）第２の実施例 図３（ａ），（ｂ）は本発明の第２の実施例の半導体試
験キャリア及びこの半導体試験キャリアへのチップの着
脱方法について説明する断面図で、第１の接続部はチッ
プのバンプ電極に咬合してチップを固定する突起を有し
ている。
験キャリア及びこの半導体試験キャリアへのチップの着
脱方法について説明する断面図で、第１の接続部はチッ
プのバンプ電極に咬合してチップを固定する突起を有し
ている。
【００２９】まず、上記の基板の作成方法について説明
する。図４（ａ）〜（ｃ）はこのような基板の作成方法
について説明する断面図である。まず、図４（ａ）に示
すように、例えばシリコン基板１２上にＳｉＯ2 膜から
なる第１の絶縁膜13ａを形成した後、第１の絶縁膜13ａ
上にＡｌ膜等からなる第１の配線14ａを形成する。続い
て、同様にして、第１の配線14ａ上に順次第２の絶縁膜
13ｂ／第２の配線14ｂ／第３の絶縁膜13ｃ／第３の配線
14ｃ／第４の絶縁膜13ｄを形成する。
する。図４（ａ）〜（ｃ）はこのような基板の作成方法
について説明する断面図である。まず、図４（ａ）に示
すように、例えばシリコン基板１２上にＳｉＯ2 膜から
なる第１の絶縁膜13ａを形成した後、第１の絶縁膜13ａ
上にＡｌ膜等からなる第１の配線14ａを形成する。続い
て、同様にして、第１の配線14ａ上に順次第２の絶縁膜
13ｂ／第２の配線14ｂ／第３の絶縁膜13ｃ／第３の配線
14ｃ／第４の絶縁膜13ｄを形成する。
【００３０】次いで、図４（ｂ）に示すように、第１の
配線14ａ上の第２の絶縁膜13ｂ／第３の絶縁膜13ｃ／第
４の絶縁膜13ｄを貫通し、また第２の配線14ｂ上の第３
の絶縁膜13ｃ／第４の絶縁膜13ｄを貫通し、更に第３の
配線14ｃ上の第４の絶縁膜13ｄを貫通し、第１の接続部
３を形成すべき領域にそれぞれ開口部を形成する。続い
て、各開口部にＡｕメッキ等により導電体を埋めて第
１，第２及び第３の引出し部17ａ〜17ｃを形成する。続
いて、張り合わせ法，研磨法により第４の絶縁膜13ｄ上
に低抵抗の単結晶のシリコン膜１８を形成する。
配線14ａ上の第２の絶縁膜13ｂ／第３の絶縁膜13ｃ／第
４の絶縁膜13ｄを貫通し、また第２の配線14ｂ上の第３
の絶縁膜13ｃ／第４の絶縁膜13ｄを貫通し、更に第３の
配線14ｃ上の第４の絶縁膜13ｄを貫通し、第１の接続部
３を形成すべき領域にそれぞれ開口部を形成する。続い
て、各開口部にＡｕメッキ等により導電体を埋めて第
１，第２及び第３の引出し部17ａ〜17ｃを形成する。続
いて、張り合わせ法，研磨法により第４の絶縁膜13ｄ上
に低抵抗の単結晶のシリコン膜１８を形成する。
【００３１】次に、異方性エッチングにより第１，第２
及び第３の引出し部17ａ〜17ｃの上部に突起16ａ〜16ｃ
を選択的に形成するとともに、突起16ａ〜16ｃの周辺の
シリコン膜１８を選択的にエッチングする。
及び第３の引出し部17ａ〜17ｃの上部に突起16ａ〜16ｃ
を選択的に形成するとともに、突起16ａ〜16ｃの周辺の
シリコン膜１８を選択的にエッチングする。
【００３２】次いで、突起16ａ〜16ｃの周辺のシリコン
膜１８を選択的に酸化して絶縁膜（第５の絶縁膜）13ｅ
を形成し、各突起16ａ〜16ｃを電気的に分離する。これ
により、残存するシリコン膜18ａ〜18ｃと第１，第２及
び第３の引出し部17ａ〜17ｃとを介して、第１，第２及
び第３の配線14ａ，14ｂ及び14ｃはそれぞれ突起16ａ，
16ｂ及び16ｃと接続する。これにより、第１の接続部３
に突起16ａ，16ｂ及び16ｃを有する半導体試験用キャリ
アの基板１１が完成する。なお、突起16ａ，16ｂ及び16
ｃの表面は高融点金属等によりメタライズしてもよい。
膜１８を選択的に酸化して絶縁膜（第５の絶縁膜）13ｅ
を形成し、各突起16ａ〜16ｃを電気的に分離する。これ
により、残存するシリコン膜18ａ〜18ｃと第１，第２及
び第３の引出し部17ａ〜17ｃとを介して、第１，第２及
び第３の配線14ａ，14ｂ及び14ｃはそれぞれ突起16ａ，
16ｂ及び16ｃと接続する。これにより、第１の接続部３
に突起16ａ，16ｂ及び16ｃを有する半導体試験用キャリ
アの基板１１が完成する。なお、突起16ａ，16ｂ及び16
ｃの表面は高融点金属等によりメタライズしてもよい。
【００３３】次に、この基板１１を有する半導体試験用
キャリアを用いて、チップ９を搭載する方法について図
３（ａ），（ｂ）を参照しながら説明する。まず、図３
（ａ）に示すように、Ａｕメッキ等によりバンプ電極１
０が形成されたチップ９を、バンプ電極１０が第１の接
続部３に対応するように位置合わせする。
キャリアを用いて、チップ９を搭載する方法について図
３（ａ），（ｂ）を参照しながら説明する。まず、図３
（ａ）に示すように、Ａｕメッキ等によりバンプ電極１
０が形成されたチップ９を、バンプ電極１０が第１の接
続部３に対応するように位置合わせする。
【００３４】次に、図３（ｂ）に示すように、圧接によ
りバンプ電極１０を第１の接続部３の突起16ａ，16ｂ及
び16ｃに押しつけ、バンプ電極１０と第１の接続部３と
を電気的に接続する。これにより、柔らかいバンプ電極
１０に突起16ａ，16ｂ及び16ｃが食い込んで咬合し、バ
ンプ電極１０と第１の接続部３との間で十分な接続状態
が得られるとともに、機械的な強度も増す。
りバンプ電極１０を第１の接続部３の突起16ａ，16ｂ及
び16ｃに押しつけ、バンプ電極１０と第１の接続部３と
を電気的に接続する。これにより、柔らかいバンプ電極
１０に突起16ａ，16ｂ及び16ｃが食い込んで咬合し、バ
ンプ電極１０と第１の接続部３との間で十分な接続状態
が得られるとともに、機械的な強度も増す。
【００３５】次に、第２の接続部５を接触子等を介して
試験装置の端子と接続して、チップ９の特性を測定した
後、特性の良否を判定する。その後、チップ９を真空チ
ャック等により吸着して上に移動し、基板１１から取り
外す。このとき、バンプ電極１０と第１の接続部３とは
咬合しているだけなので、チップ９の上下の移動により
チップ９の着脱を容易に行うことができる。
試験装置の端子と接続して、チップ９の特性を測定した
後、特性の良否を判定する。その後、チップ９を真空チ
ャック等により吸着して上に移動し、基板１１から取り
外す。このとき、バンプ電極１０と第１の接続部３とは
咬合しているだけなので、チップ９の上下の移動により
チップ９の着脱を容易に行うことができる。
【００３６】なお、上記の半導体試験用キャリアにチッ
プ９を搭載の後、第１の実施例のようなバネ８付きの蓋
７を被せ、チップ９を裏面から押圧するとともに、チッ
プ搭載部２を密封することも可能である。これにより、
バンプ電極１０と第１の接続部３との間で一層十分な接
続状態が得られるとともに、機械的な強度も更に増す。
プ９を搭載の後、第１の実施例のようなバネ８付きの蓋
７を被せ、チップ９を裏面から押圧するとともに、チッ
プ搭載部２を密封することも可能である。これにより、
バンプ電極１０と第１の接続部３との間で一層十分な接
続状態が得られるとともに、機械的な強度も更に増す。
【００３７】また、チップ９を基板１１から離脱する
際、急冷却又は急加熱することにより、バンプ電極１０
のＡｕ材と突起16ａ〜16ｃのシリコン材との間の熱膨張
係数の差を利用してバンプ電極１０と突起16ａ〜16ｃと
の間に間隙を生じさせ、離脱を容易に行うことも可能で
ある。
際、急冷却又は急加熱することにより、バンプ電極１０
のＡｕ材と突起16ａ〜16ｃのシリコン材との間の熱膨張
係数の差を利用してバンプ電極１０と突起16ａ〜16ｃと
の間に間隙を生じさせ、離脱を容易に行うことも可能で
ある。
【００３８】（３）第３の実施例 図５（ａ），（ｂ）は、第３の実施例の半導体試験用キ
ャリア及び半導体試験用キャリアへのチップの搭載方法
について説明する図である。
ャリア及び半導体試験用キャリアへのチップの搭載方法
について説明する図である。
【００３９】第１の実施例と異なるところは、シールに
際して蓋７ａと基板１との間にＯリング１９を介在させ
ていること、及び蓋７ａにバネが形成されていないこと
である。
際して蓋７ａと基板１との間にＯリング１９を介在させ
ていること、及び蓋７ａにバネが形成されていないこと
である。
【００４０】これにより、更にシール性を向上させるこ
とができる。また、蓋７ａにバネが形成されていない
が、バンプ電極１０の幅が大きく、第１の接続部３との
間の接触面積が大きくなるような場合には、圧接による
固着のみでも十分な接続状態が得られる。
とができる。また、蓋７ａにバネが形成されていない
が、バンプ電極１０の幅が大きく、第１の接続部３との
間の接触面積が大きくなるような場合には、圧接による
固着のみでも十分な接続状態が得られる。
【００４１】
【発明の効果】以上のように、本発明の半導体キャリア
においては、第１の接続部にチップのバンプ電極に咬合
してチップを固定する突起を有し、また、チップ搭載部
を被覆する蓋の内部に前記搭載されたチップの裏面から
付勢力によりチップを押圧する押圧体を有しているの
で、十分な接続状態が得られ、かつチップの着脱を容易
に行うことができる。また、押圧体とチップ裏面とが接
触するようになるので、試験時にチップに電力印加を行
う場合に発生する熱を押圧体を介して効率よく外部に排
除することができる。
においては、第１の接続部にチップのバンプ電極に咬合
してチップを固定する突起を有し、また、チップ搭載部
を被覆する蓋の内部に前記搭載されたチップの裏面から
付勢力によりチップを押圧する押圧体を有しているの
で、十分な接続状態が得られ、かつチップの着脱を容易
に行うことができる。また、押圧体とチップ裏面とが接
触するようになるので、試験時にチップに電力印加を行
う場合に発生する熱を押圧体を介して効率よく外部に排
除することができる。
【００４２】更に、蓋の内部を密封するシール材を有し
ているので、外部からの汚染を防止し、かつ組み立て時
或いは試験時の加熱によるバンプ電極の酸化を防止する
ことができる。これにより、正常な雰囲気中で、良好な
接続状態を保持して特性測定を行うことができる。
ているので、外部からの汚染を防止し、かつ組み立て時
或いは試験時の加熱によるバンプ電極の酸化を防止する
ことができる。これにより、正常な雰囲気中で、良好な
接続状態を保持して特性測定を行うことができる。
【００４３】更に、本発明の半導体キャリアへのチップ
の着脱方法によれば、第１に、基板の第１の接続部に圧
接によりチップのバンプ電極を固着し、接続しているの
で、チップの着脱が容易である。
の着脱方法によれば、第１に、基板の第１の接続部に圧
接によりチップのバンプ電極を固着し、接続しているの
で、チップの着脱が容易である。
【００４４】第２に、付勢力により基板の第１の接続部
上のチップを押圧し、基板の第１の接続部にバンプ電極
を接続しているので、十分な接続状態を確保することが
できるとともに、付勢力を取り除くことにより半導体キ
ャリアからチップを容易に離脱することができる。
上のチップを押圧し、基板の第１の接続部にバンプ電極
を接続しているので、十分な接続状態を確保することが
できるとともに、付勢力を取り除くことにより半導体キ
ャリアからチップを容易に離脱することができる。
【００４５】第３に、基板からチップを離脱するため、
第６又は第７の発明に記載の方法によりバンプ電極を介
して第１の接続部にチップが搭載されている基板を急加
熱又は急冷却することにより、接続部の部材の熱膨張係
数の差により基板からチップを容易に離脱することがで
きる。
第６又は第７の発明に記載の方法によりバンプ電極を介
して第１の接続部にチップが搭載されている基板を急加
熱又は急冷却することにより、接続部の部材の熱膨張係
数の差により基板からチップを容易に離脱することがで
きる。
【図１】本発明の第１の実施例の半導体試験用キャリア
の構成図である。
の構成図である。
【図２】本発明の第１の実施例の半導体試験用キャリア
へのチップの着脱方法について説明する断面図である。
へのチップの着脱方法について説明する断面図である。
【図３】本発明の第２の実施例の半導体試験用キャリア
及びチップの着脱方法について説明する断面図である。
及びチップの着脱方法について説明する断面図である。
【図４】本発明の第２の実施例の半導体試験用キャリア
の基板の作成方法について説明する断面図である。
の基板の作成方法について説明する断面図である。
【図５】本発明の第３の実施例の半導体試験用キャリア
及びチップの着脱方法について説明する図である。
及びチップの着脱方法について説明する図である。
１，１１ 基板、 ２ チップ搭載部、 ３ 第１の接続部、 ４ 試験装置への接続部、 ５ 第２の接続部、 ６ 配線、 ７ 蓋、 ８ バネ（押圧体）、 ９ チップ、 １０ バンプ電極、 １２ シリコン基板、 13ａ 第１の絶縁膜、 13ｂ 第２の絶縁膜、 13ｃ 第３の絶縁膜、 13ｄ 第４の絶縁膜、 13ｅ 第５の絶縁膜、 14ａ 第１の配線、 14ｂ 第２の配線、 14ｃ 第３の配線、 15ａ，17ａ，18ａ 第１の引出し部、 15ｂ，17ｂ，18ｂ 第２の引出し部、 15ｃ，17ｃ，18ｃ 第３の引出し部、 16ａ〜16ｃ 突起、 １８ シリコン膜、 １９ Ｏリング（シール材）、 19ａ シール材。
Claims (8)
- 【請求項１】 チップ搭載部と、該チップ搭載部に形成
され、チップのバンプ電極を接続すべき第１の接続部
と、前記チップ搭載部の周囲に配置され、かつ前記第１
の接続部と接続された、試験装置と接続すべき第２の接
続部とが形成された基板を有する半導体試験用キャリア
であって、 前記第１の接続部は前記バンプ電極に咬合して前記チッ
プを固定する突起を有していることを特徴とする半導体
試験用キャリア。 - 【請求項２】 チップ搭載部と、該チップ搭載部に形成
され、チップのバンプ電極を接続すべき第１の接続部
と、前記チップ搭載部の周囲に配置され、かつ前記第１
の接続部と接続された、試験装置と接続すべき第２の接
続部とが形成された基板を有する半導体試験用キャリア
であって、 前記チップ搭載部を被覆する蓋を有し、かつ前記蓋の内
部に前記搭載されたチップの裏面から付勢力によりチッ
プを押圧する押圧体を有していることを特徴とする半導
体試験用キャリア。 - 【請求項３】 チップ搭載部と、該チップ搭載部に形成
され、チップのバンプ電極を接続すべき第１の接続部
と、前記チップ搭載部の周囲に配置され、かつ前記第１
の接続部と接続された、試験装置と接続すべき第２の接
続部とが形成された基板を有する半導体試験用キャリア
であって、 前記チップ搭載部を被覆する蓋を有し、かつ前記蓋は前
記チップ搭載部である内部が密封されるようにシール材
を介して前記基板と接着されることを特徴とする半導体
試験用キャリア。 - 【請求項４】 前記蓋の内部に前記搭載されたチップの
裏面から付勢力によりチップを押圧する押圧体を有して
いることを特徴とする請求項３記載の半導体試験用キャ
リア。 - 【請求項５】 前記第１の接続部は前記バンプ電極に咬
合して前記チップを固定する突起を有していることを特
徴とする請求項２〜請求項４のいずれかに記載の半導体
試験用キャリア。 - 【請求項６】 チップ搭載部と、該チップ搭載部に形成
され、チップのバンプ電極を接続すべき第１の接続部
と、前記チップ搭載部の周囲に配置され、かつ前記第１
の接続部と接続された、試験装置と接続すべき第２の接
続部とが形成された基板を有する半導体試験用キャリア
へのチップの着脱方法において、 前記基板の第１の接続部に圧接により前記チップのバン
プ電極を固着し、接続することを特徴とする半導体試験
用キャリアへのチップの着脱方法。 - 【請求項７】 チップ搭載部と、該チップ搭載部に形成
され、チップのバンプ電極を接続すべき第１の接続部
と、前記チップ搭載部の周囲に配置され、かつ前記第１
の接続部と接続された、試験装置と接続すべき第２の接
続部とが形成された基板を有する半導体試験用キャリア
へのチップの着脱方法において、 付勢力により前記基板の第１の接続部上のチップを押圧
し、前記基板の第１の接続部に前記チップのバンプ電極
を接続することを特徴とする半導体試験用キャリアへの
チップの着脱方法。 - 【請求項８】 チップ搭載部と、該チップ搭載部に形成
され、チップのバンプ電極を接続すべき第１の接続部
と、前記チップ搭載部の周囲に配置され、かつ前記第１
の接続部と接続された、試験装置と接続すべき第２の接
続部とが形成された基板を有する半導体試験用キャリア
へのチップの着脱方法において、 請求項６又は請求項７記載の方法により前記バンプ電極
を介して前記第１の接続部にチップが搭載されている基
板を急加熱することにより又は急冷却することにより、
前記基板から前記チップを離脱することを特徴とする半
導体試験用キャリアへのチップの着脱方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1730292A JPH05218153A (ja) | 1992-02-03 | 1992-02-03 | 半導体試験用キャリア及び半導体試験用キャリアへのチップの着脱方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1730292A JPH05218153A (ja) | 1992-02-03 | 1992-02-03 | 半導体試験用キャリア及び半導体試験用キャリアへのチップの着脱方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218153A true JPH05218153A (ja) | 1993-08-27 |
Family
ID=11940213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1730292A Pending JPH05218153A (ja) | 1992-02-03 | 1992-02-03 | 半導体試験用キャリア及び半導体試験用キャリアへのチップの着脱方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05218153A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07113840A (ja) * | 1993-09-21 | 1995-05-02 | Micron Technol Inc | 半導体ダイの試験に使用される交換可能な基板を備えたキャリア |
| JPH09139270A (ja) * | 1995-11-15 | 1997-05-27 | Nec Corp | ベアチップソケット |
| US5834945A (en) * | 1996-12-31 | 1998-11-10 | Micron Technology, Inc. | High speed temporary package and interconnect for testing semiconductor dice and method of fabrication |
| US6025728A (en) * | 1997-04-25 | 2000-02-15 | Micron Technology, Inc. | Semiconductor package with wire bond protective member |
| JP2017054806A (ja) * | 2015-08-20 | 2017-03-16 | マイクロナス ゲー・エム・ベー・ハー | コンタクト装置システム |
-
1992
- 1992-02-03 JP JP1730292A patent/JPH05218153A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07113840A (ja) * | 1993-09-21 | 1995-05-02 | Micron Technol Inc | 半導体ダイの試験に使用される交換可能な基板を備えたキャリア |
| JPH09139270A (ja) * | 1995-11-15 | 1997-05-27 | Nec Corp | ベアチップソケット |
| US5834945A (en) * | 1996-12-31 | 1998-11-10 | Micron Technology, Inc. | High speed temporary package and interconnect for testing semiconductor dice and method of fabrication |
| US6188232B1 (en) | 1996-12-31 | 2001-02-13 | Micron Technology, Inc. | Temporary package, system, and method for testing semiconductor dice and chip scale packages |
| US6025728A (en) * | 1997-04-25 | 2000-02-15 | Micron Technology, Inc. | Semiconductor package with wire bond protective member |
| US6255840B1 (en) | 1997-04-25 | 2001-07-03 | Micron Technology, Inc. | Semiconductor package with wire bond protective member |
| JP2017054806A (ja) * | 2015-08-20 | 2017-03-16 | マイクロナス ゲー・エム・ベー・ハー | コンタクト装置システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4647959A (en) | Integrated circuit package, and method of forming an integrated circuit package | |
| US4685998A (en) | Process of forming integrated circuits with contact pads in a standard array | |
| EP0459493B1 (en) | A semiconductor device comprising a TAB tape and its manufacturing method | |
| US4246595A (en) | Electronics circuit device and method of making the same | |
| JPS6149432A (ja) | 半導体装置の製造方法 | |
| JPH06268358A (ja) | 金属結合方法 | |
| US6064120A (en) | Apparatus and method for face-to-face connection of a die face to a substrate with polymer electrodes | |
| JP3007497B2 (ja) | 半導体集積回路装置、その製造方法、及びその実装方法 | |
| JP2001217386A (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
| US4223337A (en) | Semiconductor integrated circuit with electrode pad suited for a characteristic testing | |
| JPH08279591A (ja) | 半導体装置とその製造方法 | |
| JPH05218153A (ja) | 半導体試験用キャリア及び半導体試験用キャリアへのチップの着脱方法 | |
| JP2894594B2 (ja) | ソルダーバンプを有するノウングッドダイの製造方法 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JPH0758112A (ja) | 半導体装置 | |
| JP3527015B2 (ja) | 半導体装置及びその製造方法 | |
| US3748726A (en) | Method for mounting semiconductor components | |
| JP2560910Y2 (ja) | 半導体装置 | |
| JP3456877B2 (ja) | ウェハカセット | |
| US20240047430A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP3036486B2 (ja) | 集積回路の故障解析方法および故障集積回路組立体 | |
| JPH11121548A (ja) | ウェハカセット | |
| JPH09330962A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0574829A (ja) | 半導体集積回路装置の製造方法 | |
| JPH08213497A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010703 |