JPH05217991A - シリコン基板に深い溝をエッチングするための方法 - Google Patents

シリコン基板に深い溝をエッチングするための方法

Info

Publication number
JPH05217991A
JPH05217991A JP4299011A JP29901192A JPH05217991A JP H05217991 A JPH05217991 A JP H05217991A JP 4299011 A JP4299011 A JP 4299011A JP 29901192 A JP29901192 A JP 29901192A JP H05217991 A JPH05217991 A JP H05217991A
Authority
JP
Japan
Prior art keywords
oxide
etching
mask
resist
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4299011A
Other languages
English (en)
Inventor
Gerard Ducreux
ジェラルド・デュクリュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SGS THOMSON MICROELECTRONICS
STMicroelectronics SA
Original Assignee
SGS THOMSON MICROELECTRONICS
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS THOMSON MICROELECTRONICS, SGS Thomson Microelectronics SA filed Critical SGS THOMSON MICROELECTRONICS
Publication of JPH05217991A publication Critical patent/JPH05217991A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Abstract

(57)【要約】 （修正有） 【目的】 不規則な酸化物キャップを残さないように
し、半導体部品の表面下の接合を中断する深い溝、いわ
ゆる「メサ」構造を形成する横の溝を含む電力半導体の
製造方法を提供する。 【構成】 シリコン基板２０に深い溝をエッチングする
ための方法において酸化物マスク２４は所望される溝の
形に従って輪郭を描かれる。酸化物マスクを形成するた
めに役立ったレジストは除去される。新しいレジスト層
２６が生成され、酸化物マスクの端縁に重なるレジスト
マスクを規定するためにエッチングされる。ウェーハは
シリコンをエッチングし部分的に酸化物マスクの下に延
びる所望される溝２８を形成するための化学薬品槽に浸
される。濯ぎの後ウェーハはシリコンをエッチングし、
溝の上にある酸化物キャップおよび溝の端縁を越えて基
板の上に突出ている酸化物層の一部分を除去するための
化学薬品槽に浸される。

Description

【発明の詳細な説明】
【０００１】
【技術分野】この発明は半導体部品の製造に関し、より
特定的には深い溝、たとえば興味ある半導体部品の表面
下の接合を中断し、いわゆる「メサ」構造を形成する横
の溝を含む電力半導体に関する。
【０００２】
【背景技術】ここでは「深い溝」はほぼ５０−１５０μ
ｍの深さを有する溝と解釈される。
【０００３】まず従来の溝エッチング技術は図１Ａ−１
Ｃと２Ａ−２Ｃとに関して述べられ、先行技術の欠点お
よび遭遇した問題を実証する。
【０００４】図１Ａ−１Ｃに例示された技術は単にシリ
コン基板２上に形成されたレジストマスク１を使用す
る。マスクは溝の輪郭を描くのに役立つ窓３を含む。そ
れからウェーハがシリコンをエッチングするためにレジ
スト選択槽に浸され、それによって溝４が形成される。
【０００５】この大変単純な方法は次の欠点のため５０
μｍよりも浅い溝のエッチングにのみ適当である。
【０００６】− 第１にエッチング槽において槽がかき
回されるかまたはその部分が揺り動かされてエッチング
液の満足のいく等質を確保する。その場合、一度エッチ
ングが始まるとレジストの部分５（図１Ｂ）もまた揺り
動かされ、レジストがそれが配置されるシリコン上から
離れた状態（unstuck ）になることを引起こすのに寄与
する。
【０００７】− 上記の動作の結果として生じるレジス
トの離れた状態のために多少のエッチング液がレジスト
とシリコン基板との間の境界面で染み込み、そこで横断
面図の図１Ｂおよび上面図の図１Ｃの中の参照符号６に
よって示されるようにレジスト下のシリコンの局部化さ
れたオーバーエッチングを引起こす。この端縁のまずい
規定は結果としての部品の電気特性のまずい規定を引起
こす。
【０００８】− 一度溝が形成されると、濯ぎおよびテ
ストの後にいわゆる復活と呼ばれる追加のエッチング動
作を達成することがしばしば所望される。レジストマス
クの場合濯ぎ段階の後レジストはさらに基板から離れ、
エッチング液はレジストと基板との間の境界面で染み込
み、それが上記の欠点を悪化させるため、そのような動
作を達成することは事実上不可能である。
【０００９】− 最後に、レジストマスクが使用される
とき、レジスト下のエッチングの横の延長は縦のエッチ
ングの深さと実質的に等しいことが注目される。言換え
ると、横および縦のエッチングの間の比率は実質的に
１：１である。
【００１０】今まで深い溝のエッチングの場合の結果を
改善するために図２Ａ−２Ｃに例示される方法が好まし
くは使用される。この方法でレジスト層１はシリコン酸
化物層１０上に生成される。シリコン酸化物層１０はレ
ジスト層によって決定されるマスクに従ってレジスト層
の後にエッチング除去される。それゆえ窓３が前のよう
に達成され、溝４を形成するのに役立つ。
【００１１】この方法は以前のプロセスよりも以下の利
点を有する。一方ではレジスト層の下の比較的硬いシリ
コン酸化物層の存在は重畳するレジストおよび酸化物部
分を振動から防ぎ、それゆえにレジストの離れた状態に
よって引起こされる問題を減じる。他方では、酸化物層
の下でエッチングが達成されるとき、横および縦のエッ
チングの間の比率はほぼ１ではなく０．７５である。溝
はそれゆえより正確に規定される。最後に溝に数百μｍ
（たとえば１００−２００μｍ）までの深さを与えるた
めにエッチングは延長され得る。しかしこの方法は他の
欠点をもたらす。
【００１２】− もしシリコン酸化物が比較的硬けれ
ば、それは脆く重畳するシリコン酸化物層の部分はエッ
チング動作の間に砕けるかもしれず、かつ溝に堆積して
しまうかもしれないので、局部化されたエッチング欠陥
を引起こすであろう。
【００１３】− 動作の終りに、レジスト層は選択エッ
チング液で除去され、それから重畳する酸化物部分は従
来どおり加圧水流で割られる。しかしながらある酸化物
キャップ１３、１４（図２Ｂおよび２Ｃ）が局部的に残
る危険がある。
【００１４】− 最後に、プロセスの最後においてシリ
コン溝の追加のエッチングである復活動作が達成されれ
ば、これは新しいシリコン酸化物キャップを発生する。
このキャップの欠点は（図２Ｂに例示されるように）パ
ッシベーション産物、たとえばガラス１１が溝に生成さ
れるとき、ガラスの厚さがキャップの付近で減じられ、
これが保護品質を減じ、電弧が起こりがちな区域を生じ
る。
【００１５】さらにこの方法で溝エッチング動作の最後
にレジストが数回の連続的な侵略、すなわち酸化物層の
エッチングの結果として生じる侵略ならびに溝のエッチ
ングと中間および最終濯ぎ段階とに対応する侵略にさら
されるため、レジストおよびシリコン酸化物の間の付着
は完全に満足のいくものではないということが注目され
るであろう。このようにこの方法でレジスト層を除く前
に選択エッチング液でシリコン酸化物層にエッチングす
るのは不可能であり、なぜならその場合シリコン酸化物
のエッチング液がレジスト層とシリコン酸化物層との間
に深く染み込む危険があり、それは少なくとも局部的に
シリコン酸化物の厚さを減じ、かつ溝から離れて間隔を
置かれる敏感な区域を汚染しがちであるからである。
【００１６】図２Ｃは図２Ａおよび２Ｂの方法で得られ
た溝の上面図を表わす。線１３で示されるように溝の端
縁は直線であるが、上で開示されるように部品の電気特
性の悪化に導き得る不規則な突出した酸化物キャップが
しばしば残る。
【００１７】
【発明の概要】この発明の目的は上述の方法の欠点を回
避して深い溝を形成するための新しい方法を提供するこ
とである。
【００１８】これらの目的を達成するためにこの発明の
方法は所望される溝の形に実質的に対応する酸化物マス
クの輪郭を描くステップと、酸化物マスクを形成するの
に役立ったレジストを除去するステップと、新しいレジ
スト層を生成し酸化物マスクの端縁に重なるレジストマ
スクを規定するためにこれをエッチングするステップ
と、シリコンをエッチングするための槽にウェーハを浸
し所望される溝、つまり酸化物マスクの下に部分的に広
がる溝を形成するステップと、濯ぎのステップと、シリ
コン酸化物をエッチングして溝の上に突出た酸化物キャ
ップと溝の端縁を越えた基板の上に形成された酸化物層
の一部とを除くステップと、新しいレジスト層を除くス
テップとを含む。
【００１９】この発明の実施例に従って、レジストマス
クは酸化物マスクからほぼ２０μｍはみ出る。
【００２０】この発明の実施例に従って、シリコンのエ
ッチングステップは溝がほぼ５０−１５０μｍの深さを
有するまで続けられる。
【００２１】この発明の実施例に従って、シリコン酸化
物のエッチングステップは溝に関してシリコン酸化物が
ほぼ１０μｍエッチバックされるまで続けられる。
【００２２】この発明の前述のならびに他の目的、特
徴、局面および利点は添付図面とともに考慮されるとき
以下のこの発明の詳細な説明から明白になるであろう。
【００２３】種々の図において、同様の参照符号は同様
または類似の部品を示す。さらに、半導体の表現では慣
用であるように、種々の図面は比例尺で描かれておら
ず、かつ特に図面の読みやすさを容易にするために任意
に拡大されることが注目されるであろう。種々の寸法の
実用的な値を決定するために当業者は専門知識を参照し
この説明の例によって示される値を参照するであろう。
【００２４】
【発明の実行のためのベストモード】図３Ａはたとえば
深いＰ層２１およびＮ+ 領域２２が中に形成されるＮ−
型基板２０の例示的部分を表わす。Ｐ層２１と基板２０
との間の接合を横に輪郭を描くように溝は形成されなけ
ればならない。この目的のために、エッチングされるべ
き溝の形を実質的に有する窓を含む第１のシリコン酸化
物層２４が形成される。シリコン酸化物層２４を、溝を
形成することが所望されるところでエッチングするステ
ップは、上に表わされるように、このシリコン酸化物層
が一般に他の製造動作の結果として生じるために、従来
の製作ステップ以外の他の追加の製造ステップを必要と
しないことが注目されるであろう。さらにある酸化物が
ある領域で、たとえばＮ+ 領域２２の表面でその間にエ
ッチング除去されてしまうようなステップもしばしば存
在する。溝がエッチングされるべきところの窓はこの同
じステップの間に形成されるであろう。
【００２５】ひとたび層２４が適当にエッチングされる
と、フォトエッチングステップに役立ったレジストが除
去され新しいレジスト層２６が生成される。レジスト層
２６は溝が形成されるべきところでエッチング除去さ
れ、酸化物マスク２４の窓に関して、形成されるべき溝
の中央方向にはみ出る。
【００２６】それから、その構造はシリコンエッチング
槽に浸され図３Ｂに表わされるように溝２８が形成され
る。実際上は、もし溝が１５０μｍの深さを有さなけれ
ばならないなら、かつレジスト層がほぼ２０μｍ酸化物
層２４の境界から突出るなら、エッチングはレジスト層
の下で（ほぼ２０μｍ）かつシリコン酸化物層の下で
（ほぼ８０μｍ）横に延びるであろう。ゆえにエッチン
グステップの最後で張出しているレジスト部分は図２に
関して開示された結果的な利点で、シリコン酸化物層に
よって実質的に支持されるであろう。
【００２７】ひとたび図３Ｂで表わされた方法に従って
エッチングが達成されると、濯ぎステップが遂行され
る。それからウェーハがシリコン酸化物エッチング槽に
浸され、図３Ｃで２９の参考符号を付けられた領域でシ
リコン酸化物のオーバーエッチングを与える。このシリ
コン酸化物の選択的なエッチングは、この段階でレジス
ト層２６と酸化物層２４との間で付着がよく、エッチン
グ液がレジストと酸化物との間に浸入しないため、可能
である。この良好な付着はレジスト層２６にシリコンエ
ッチングと濯ぎの動作のみが行なわれているという事実
によるものであり、一方図２Ａの例ではレジスト層２６
は酸化物エッチング、第１の濯ぎ、シリコンエッチン
グ、および第２の濯ぎにさらされている。加うるに、レ
ジストが酸化物層の端縁を横に覆うため、染み込みの危
険は減じられる。
【００２８】これらのステップの最後に、図３Ｄの横断
面図および図３Ｅの上面図に例示される構造が得られ
る。この構造において、酸化物層の端縁３０は溝の端縁
３１についてエッチバックされる。さらに図３Ｄはたと
えばグラシベーション３２のようなパッシベーション生
成物の存在を例示する。溝の端縁についてエッチバック
される酸化物層の位置はグラシベーション産物の規則的
な生成を促進し、電弧を生じやすいスパイクの発生を妨
げることが注目されるであろう。
【００２９】加うるにこの発明に従った構造は新しいピ
ークキャップを形成する危険なく達成されることができ
る復活動作に適している。
【００３０】例として、Ｐ層２１の深さはほぼ２０μｍ
で、溝の深さはほぼ１５０μｍで、熱ＳｉＯ2 層２４の
厚さがほぼ１μｍで、かつレジスト層の厚さがほぼ５μ
ｍであり得る。
【００３１】エッチング液としては１０から２０℃に冷
却されたヨウ素が溝をエッチングするために使用され得
る。図３Ｃに表わされるステップでの酸化物層のエッチ
ングは純粋なフッ化水素酸で達成され得、酸化物層の端
縁３０が溝の端縁３１についてほぼ１０μｍエッチバッ
クされるまで続けられ得る。
【００３２】当業者には明白なように種々の修正が上記
の開示された実施例になされ得、より特定的にはサイズ
およびエッチング液に関してである。
【００３３】溝をエッチングするための主要なステップ
のみが上に説明されてきた。この装置が従来のようにコ
ンタクト形成、メタライゼーションおよびエンキャプシ
ュレーション動作により完成され得ることは当業者には
明らかである。
【図面の簡単な説明】
【図１】ＡおよびＢは第１の従来の溝エッチング方法を
例示する横断面図であり、Ｃは対応する上面図である。
【図２】ＡおよびＢは第２の従来の溝エッチング方法を
例示する横断面図であり、Ｃは対応する上面図である。
【図３】Ａ−Ｄはこの発明に従って深い溝をエッチング
するための連続的なステップを例示する半導体構造の横
断面図であり、Ｅは対応する上面図である。
【符号の説明】
２０ 基板 ２４ 酸化物層 ２６ レジスト層 ２８ 溝

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 シリコン基板に深い溝をエッチングする
    ための方法であって、 所望される溝の形に実質的に対応して酸化物マスク（２
    ４）に輪郭を描くステップと、 前記酸化物マスクを形成するのに役立ったレジストを除
    去するステップと、 新しいレジスト層（２６）を生成し、前記酸化物マスク
    の端縁に重なるレジストマスクを規定するためにこれを
    エッチングするステップと、 シリコンをエッチングし前記所望される溝を形成するた
    めに、ウェーハを化学薬品槽に浸すステップとを含み、
    前記溝（２８）は前記酸化物マスクの下に部分的に延
    び、さらに濯ぐステップと、 シリコン酸化物をエッチングし、前記溝の上に突出して
    いる酸化物キャップおよび前記溝の端縁を越えて基板の
    上に形成される前記酸化物層の一部分（２９）を除去す
    るために前記ウェーハを化学薬品槽に浸すステップと、 前記新しいレジスト層を除去するステップとを含む、方
    法。
  2. 【請求項２】 前記レジストマスクは前記酸化物マスク
    にほぼ２０μｍ重なる、請求項１に記載のエッチング方
    法。
  3. 【請求項３】 シリコンエッチングステップは前記溝が
    ほぼ５０−１５０μｍの深さを有するまで継続される、
    請求項１に記載のエッチング方法。
  4. 【請求項４】 前記シリコン酸化物エッチングステップ
    はシリコン酸化物が溝に関してほぼ１０μｍエッチバッ
    クされるまで継続される、請求項１に記載のエッチング
    方法。
JP4299011A 1991-11-14 1992-11-10 シリコン基板に深い溝をエッチングするための方法 Withdrawn JPH05217991A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9114366A FR2683944B1 (fr) 1991-11-14 1991-11-14 Procede de gravure d'un sillon profond.
FR14366 1991-11-14

Publications (1)

Publication Number Publication Date
JPH05217991A true JPH05217991A (ja) 1993-08-27

Family

ID=9419186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4299011A Withdrawn JPH05217991A (ja) 1991-11-14 1992-11-10 シリコン基板に深い溝をエッチングするための方法

Country Status (5)

Country Link
US (1) US5281550A (ja)
EP (1) EP0542647B1 (ja)
JP (1) JPH05217991A (ja)
DE (1) DE69219280T2 (ja)
FR (1) FR2683944B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5433794A (en) * 1992-12-10 1995-07-18 Micron Technology, Inc. Spacers used to form isolation trenches with improved corners
BE1007588A3 (nl) * 1993-09-23 1995-08-16 Philips Electronics Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam met veldisolatiegebieden gevormd door met isolerend materiaal gevulde groeven.
US5521422A (en) * 1994-12-02 1996-05-28 International Business Machines Corporation Corner protected shallow trench isolation device
US5994202A (en) * 1997-01-23 1999-11-30 International Business Machines Corporation Threshold voltage tailoring of the corner of a MOSFET device
CN105118901B (zh) * 2015-07-29 2017-08-25 湘能华磊光电股份有限公司 一种深槽蚀刻方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1297951B (de) * 1965-03-02 1969-06-19 Siemens Ag Verfahren zum AEtzen von Halbleiterkoerpern
NL157662B (nl) * 1969-05-22 1978-08-15 Philips Nv Werkwijze voor het etsen van een oppervlak onder toepassing van een etsmasker, alsmede voorwerpen, verkregen door toepassing van deze werkwijze.
JPS5062385A (ja) * 1973-10-02 1975-05-28
EP0048175B1 (en) * 1980-09-17 1986-04-23 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
US4563227A (en) * 1981-12-08 1986-01-07 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a semiconductor device
CA1204525A (en) * 1982-11-29 1986-05-13 Tetsu Fukano Method for forming an isolation region for electrically isolating elements
US4663832A (en) * 1984-06-29 1987-05-12 International Business Machines Corporation Method for improving the planarity and passivation in a semiconductor isolation trench arrangement

Also Published As

Publication number Publication date
FR2683944A1 (fr) 1993-05-21
US5281550A (en) 1994-01-25
EP0542647A1 (fr) 1993-05-19
DE69219280T2 (de) 1997-08-07
EP0542647B1 (fr) 1997-04-23
FR2683944B1 (fr) 1994-02-18
DE69219280D1 (de) 1997-05-28

Similar Documents

Publication Publication Date Title
KR20040042003A (ko) 글래스 웨이퍼의 비아홀 형성방법
US3977925A (en) Method of localized etching of Si crystals
US5512509A (en) Method for forming an isolation layer in a semiconductor device
JPH0719762B2 (ja) 半導体デバイスの形成方法
US5470782A (en) Method for manufacturing an integrated circuit arrangement
JPH05217991A (ja) シリコン基板に深い溝をエッチングするための方法
JPH11150096A (ja) 犠牲領域を除去することを含む集積構造体の製造方法
US3639186A (en) Process for the production of finely etched patterns
KR20000042394A (ko) 상감 기법을 이용한 미세 금속 패턴 형성 방법
JP2000183317A (ja) Ｓｏｉウェハ―の製造方法
KR100224782B1 (ko) 반도체의 소자의 소자분리 방법
US6383936B1 (en) Method for removing black silicon in semiconductor fabrication
US6320269B1 (en) Method for preparing a semiconductor wafer to receive a protective tape
KR100596899B1 (ko) 반도체 소자의 제조 방법
KR100303779B1 (ko) 실리레이션된 이중 감광막을 이용한 패턴 형성 방법
EP0302647A1 (en) Aluminum plug using insulating sidewall space
KR100568098B1 (ko) 금속 패턴 형성 방법
US6114237A (en) Method of forming contacts for a semiconductor device
KR100338091B1 (ko) 반도체소자제조방법
JPS62120051A (ja) 半導体装置の製造方法
KR100296907B1 (ko) 이온주입공정을 이용한 금속배선 형성을 위한 대머신구조 형성방법
KR950004978B1 (ko) 실리사이드막/폴리실리콘층 식각방법
KR100267086B1 (ko) 반도체 소자의 글래스 식각방법
KR100223772B1 (ko) 반도체장치의 콘택홀 형성방법
KR100425935B1 (ko) 반도체 소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000201