CN105118901B - 一种深槽蚀刻方法 - Google Patents

一种深槽蚀刻方法 Download PDF

Info

Publication number
CN105118901B
CN105118901B CN201510454732.2A CN201510454732A CN105118901B CN 105118901 B CN105118901 B CN 105118901B CN 201510454732 A CN201510454732 A CN 201510454732A CN 105118901 B CN105118901 B CN 105118901B
Authority
CN
China
Prior art keywords
silicon oxide
masking film
positive photoresist
oxide masking
photoresist mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510454732.2A
Other languages
English (en)
Other versions
CN105118901A (zh
Inventor
胡弃疾
汪延明
苗振林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangneng Hualei Optoelectrical Co Ltd
Original Assignee
Xiangneng Hualei Optoelectrical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangneng Hualei Optoelectrical Co Ltd filed Critical Xiangneng Hualei Optoelectrical Co Ltd
Priority to CN201510454732.2A priority Critical patent/CN105118901B/zh
Publication of CN105118901A publication Critical patent/CN105118901A/zh
Application granted granted Critical
Publication of CN105118901B publication Critical patent/CN105118901B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)

Abstract

本申请公开了一种深槽蚀刻方法，用于蚀刻蓝宝石衬底上的外延层，包括步骤：在外延层上覆盖氧化硅掩膜，氧化硅掩膜为设有间隙的两个对称的矩形掩膜；在氧化硅掩膜上覆盖正胶掩膜，正胶掩膜的位于氧化硅掩膜上方，为与氧化硅掩膜相配合的设有间隙的两个对称的正胶掩膜，正胶掩膜靠近所述间隙的一端为直角三角形；利用腐蚀液对氧化硅掩膜的间隙处进行蚀刻，蚀刻过程中正胶掩膜的直角三角形一端完全悬空后，掉落在氧化硅掩膜之间的间隙处；继续蚀刻并去掉剩余的正胶掩膜和氧化硅掩膜，形成上方倾斜下方陡直的漏斗形深槽。本发明的深槽刻蚀方法，既提高了深槽底部绝缘层和金属的厚度，又减少了发光区面积的损失，同时确保了高压芯片的可靠性和光效。

Description

一种深槽蚀刻方法
技术领域
本发明涉及LED芯片制造领域，具体地说，是涉及一种能提高高压芯片可靠性的深槽刻蚀方法。
背景技术
LED照明目前在各个领域都有应用，已走进了千家万户。目前市面上的LED芯片主要是传统的低压芯片，但同时与之相应的高压芯片由于生产成本的降低及其工艺的简单化也吸引了不少企业。
传统的低压LED芯片是在大电流低电压下工作，一般采用多颗芯片串并联的集成封装(COB)形式提升使用电压。而高压LED直接在芯片制作阶段就实现了微晶粒的串并联，使其在低电流高电压下工作，简化了芯片固晶、键合数量，降低了封装成本。
在应用过程中，低压芯片驱动电流高，交流-直流转换效率低，电压波动较大造成电流波动大，容易烧坏。而高压芯片的好处在于电源容易设计，通过提升电流输出量，简化内部设计，既可降低成本，又能提高效率。
低压芯片是采用若干个芯片集成，各芯片间波长、电压、亮度总会有些不一致。高压芯片是在单位面积内形成多颗微晶粒集成，避免了各芯片间光电参数不一致的问题。
高压LED是在芯片制作阶段就将多颗小芯片串联起来。芯片制作时在一个大晶片上采用开槽的方法，将其切割成为很多小的LED，沟槽的深度约在5-8μm。在沟槽制作完毕之后，先在沟槽里通过PECVD沉积上绝缘层，再在绝缘层上通过蒸镀的方法沉积金属电极将各个小芯片串联起来。
制作沟槽时需先制作掩膜层将发光区保护起来，而待刻蚀沟槽的区域没有掩膜层，刻蚀后无掩膜层的区域形成沟槽。若只用氧化硅做掩膜，刻蚀后沟槽侧壁太陡直，绝缘层和金属电极难以在沟槽底部沉积，及沉积物过薄(图1)。绝缘层或金属电极过薄都会引起高压芯片的可靠性下降，甚至各小芯片间无法正常连接；若只用普通正胶做掩膜，刻蚀后沟槽侧壁过于倾斜，虽然沟槽底部容易沉积绝缘层和金属电极，但沟槽宽度增加相应就减少了发光区的面积(图2)，降低了芯片的光效。
发明内容
为解决上述技术问题，本发明提供了一种深槽蚀刻方法，用于蚀刻蓝宝石衬底上的外延层，包括步骤：
在所述外延层上覆盖氧化硅掩膜，所述氧化硅掩膜为设有间隙的两个对称的矩形掩膜，所述间隙为8-12微米；
在所述氧化硅掩膜上覆盖正胶掩膜，所述正胶掩膜的位于所述氧化硅掩膜上方，为与所述氧化硅掩膜相配合的设有间隙的两个对称的正胶掩膜，所述正胶掩膜靠近所述间隙的一端为直角三角形，所述三角形中与所述氧化硅端部相配合的角度在30-45度之间，所述正胶掩膜与所述氧化硅掩膜相接触的底部的边长与所述氧化硅掩膜的长度相等，所述正胶掩膜的顶部的边长小于底部的边上；
利用腐蚀液对氧化硅掩膜的间隙处进行蚀刻，腐蚀时间在4-8分钟，蚀刻过程中所述正胶掩膜的直角三角形一端完全悬空后，掉落在所述氧化硅掩膜之间的间隙处；
继续蚀刻35-50min并去掉剩余的正胶掩膜和氧化硅掩膜，形成上方倾斜下方陡直的漏斗形深槽，所述深槽深度为5-7微米，所述深槽开口处的宽度为12-15微米，所述深槽的底部宽度为8-10微米。
优选地，所述腐蚀液，进一步为由NH4与HF按体积比为7:1-11:1混合得到的腐蚀液。
优选地，所述氧化硅掩膜的厚度为8000-12000埃。
优选地，所述正胶掩膜的厚度为3-4微米。
与现有技术相比，本发明所述的深槽蚀刻方法，达到了如下效果：
本发明的深槽刻蚀方法，既提高了深槽底部绝缘层和金属的厚度，又减少了发光区面积的损失，同时确保了高压芯片的可靠性和光效。沉积绝缘层或者金属电极时，深槽上方因为较倾斜，绝缘层或者金属容易附着，深槽下方虽然较为陡直，但由于深槽上方较倾斜，即深槽上方有足够大的空间，所以相比从上到下都陡直的深槽而言，绝缘层或者金属相对容易在深槽下方或底部沉积。这样既提高了深槽底部绝缘层和金属的厚度，又减少了发光区面积的损失，同时确保了高压芯片的可靠性和光效。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为沟槽陡直、槽内沉积物过薄的示意图；
图2为沟槽过斜、槽内沉积物正常的示意图；
图3为本发明覆盖正胶掩膜和氧化硅掩膜的示意图；
图4为本发明的正胶掩膜的三角形端部悬空示意图；
图5为本发明蚀刻时悬空的正胶掩膜的三角形端部掉落示意图；
图6a和图6b为蚀刻过程图；
图7为去除氧化硅掩膜后的结构示意图；
图8为本发明沉积物附着示意图。
具体实施方式
如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。此外，“耦接”一词在此包含任何直接及间接的电性耦接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表所述第一装置可直接电性耦接于所述第二装置，或通过其他装置或耦接手段间接地电性耦接至所述第二装置。说明书后续描述为实施本发明的较佳实施方式，然所述描述乃以说明本发明的一般原则为目的，并非用以限定本发明的范围。本发明的保护范围当视所附权利要求所界定者为准。
以下结合附图对本发明作进一步详细说明，但不作为对本发明的限定。
实施例1：
结合图3-图7，本实施例提供了一种深槽蚀刻方法，用于蚀刻蓝宝石衬底上的外延层，包括步骤：
步骤101：如图3所示，在所述外延层上覆盖氧化硅掩膜，所述氧化硅掩膜为设有间隙的两个对称的矩形掩膜，所述间隙为8微米；
本实施例中氧化硅掩膜的厚度为8000埃。
步骤102：如图3所示，在所述氧化硅掩膜上覆盖正胶掩膜，所述正胶掩膜的位于所述氧化硅掩膜上方，为与所述氧化硅掩膜相配合的设有间隙的两个对称的正胶掩膜，所述正胶掩膜靠近所述间隙的一端为直角三角形，本实施例中所述三角形中与所述氧化硅端部相配合的角度为30度，所述正胶掩膜与所述氧化硅掩膜相接触的底部的边长与所述氧化硅掩膜的长度相等，所述正胶掩膜的顶部的边长小于底部的边上；
本实施例中所述正胶掩膜的厚度为3-4微米。
步骤103：利用腐蚀液对氧化硅掩膜的间隙处进行蚀刻，腐蚀时间为4分钟，如图4和图5所示，蚀刻过程中所述正胶掩膜的直角三角形一端完全悬空后，掉落在所述氧化硅掩膜之间的间隙处；
所述腐蚀液，进一步为由NH4与HF按体积比为7:1混合得到的腐蚀液BOE。
步骤104：继续蚀刻35min并去掉剩余的正胶掩膜和氧化硅掩膜，形成上方倾斜下方陡直的漏斗形深槽，如图7所示，所述深槽深度为5微米，所述深槽开口处的宽度为12微米，所述深槽的底部宽度为8微米。
如图6a所示，图中的正胶掩膜5、正胶掩膜51、氧化硅掩膜41、以及凹槽内的外延层21、外延层22的区域都是被刻蚀掉的。具体如下：氧化硅上方的正胶被完全刻蚀掉，掉下来的正胶被完全刻蚀掉，部分氧化硅也被刻蚀掉。中间的一些外延层也被刻蚀掉，其中区域22的外延层因为没有任何保护全部被刻蚀掉，区域21的外延层因为有掉下来的正胶做保护，所以只是部分被刻蚀掉，并且区域21的倾斜角度与掉下来的正胶的倾斜角度接近。其它区域的外延层因为有氧化硅和正胶同时保护没有被刻蚀。
刻蚀后的形貌如图6b所示。
去除剩余的氧化硅之后得到图7中的结构。
实施例2：
结合图3-图7，本实施例提供了一种深槽蚀刻方法，用于蚀刻蓝宝石衬底上的外延层，包括步骤：
步骤201：如图3所示，在所述外延层上覆盖氧化硅掩膜，所述氧化硅掩膜为设有间隙的两个对称的矩形掩膜，所述间隙为12微米；
本实施例中氧化硅掩膜的厚度为12000埃。
步骤202：如图3所示，在所述氧化硅掩膜上覆盖正胶掩膜，所述正胶掩膜的位于所述氧化硅掩膜上方，为与所述氧化硅掩膜相配合的设有间隙的两个对称的正胶掩膜，所述正胶掩膜靠近所述间隙的一端为直角三角形，本实施例中所述三角形中与所述氧化硅端部相配合的角度为45度，所述正胶掩膜与所述氧化硅掩膜相接触的底部的边长与所述氧化硅掩膜的长度相等，所述正胶掩膜的顶部的边长小于底部的边上；
本实施例中所述正胶掩膜的厚度为4微米。
步骤203：利用腐蚀液对氧化硅掩膜的间隙处进行蚀刻，腐蚀时间为8分钟，如图4和图5所示，蚀刻过程中所述正胶掩膜的直角三角形一端完全悬空后，掉落在所述氧化硅掩膜之间的间隙处；
所述腐蚀液，进一步为由NH4与HF按体积比为11:1混合得到的腐蚀液BOE。
步骤204：继续蚀刻50min并去掉剩余的正胶掩膜和氧化硅掩膜，形成上方倾斜下方陡直的漏斗形深槽，如图7所示，所述深槽深度为7微米，所述深槽开口处的宽度为15微米，所述深槽的底部宽度为10微米。
如图6a所示，图中的正胶掩膜5、正胶掩膜51、氧化硅掩膜41、以及凹槽内的外延层21、外延层22的区域都是被刻蚀掉的。具体如下：氧化硅上方的正胶被完全刻蚀掉，掉下来的正胶被完全刻蚀掉，部分氧化硅也被刻蚀掉。中间的一些外延层也被刻蚀掉，其中区域22的外延层因为没有任何保护全部被刻蚀掉，区域21的外延层因为有掉下来的正胶做保护，所以只是部分被刻蚀掉，并且区域21的倾斜角度与掉下来的正胶的倾斜角度接近。其它区域的外延层因为有氧化硅和正胶同时保护没有被刻蚀。
刻蚀后的形貌如图6b所示。
去除剩余的氧化硅之后得到图7中的结构。
实施例3：
结合图3-图7，本实施例提供了一种深槽蚀刻方法，用于蚀刻蓝宝石衬底上的外延层，包括步骤：
步骤301：如图3所示，在所述外延层上覆盖氧化硅掩膜，所述氧化硅掩膜为设有间隙的两个对称的矩形掩膜，所述间隙为10微米；
本实施例中氧化硅掩膜的厚度为10000埃。
步骤302：如图3所示，在所述氧化硅掩膜上覆盖正胶掩膜，所述正胶掩膜的位于所述氧化硅掩膜上方，为与所述氧化硅掩膜相配合的设有间隙的两个对称的正胶掩膜，所述正胶掩膜靠近所述间隙的一端为直角三角形，本实施例中所述三角形中与所述氧化硅端部相配合的角度为50度，所述正胶掩膜与所述氧化硅掩膜相接触的底部的边长与所述氧化硅掩膜的长度相等，所述正胶掩膜的顶部的边长小于底部的边上；
本实施例中所述正胶掩膜的厚度为4微米。
步骤303：利用腐蚀液对氧化硅掩膜的间隙处进行蚀刻，腐蚀时间为6分钟，如图4和图5所示，蚀刻过程中所述正胶掩膜的直角三角形一端完全悬空后，掉落在所述氧化硅掩膜之间的间隙处；
所述腐蚀液，进一步为由NH4与HF按体积比为9:1混合得到的腐蚀液BOE。
步骤304：继续蚀刻42分钟并去掉剩余的正胶掩膜和氧化硅掩膜，形成上方倾斜下方陡直的漏斗形深槽，如图7所示，所述深槽深度为6微米，所述深槽开口处的宽度为13微米，所述深槽的底部宽度为9微米。
如图6a所示，图中的正胶掩膜5、正胶掩膜51、氧化硅掩膜41、以及凹槽内的外延层21、外延层22的区域都是被刻蚀掉的。具体如下：氧化硅上方的正胶被完全刻蚀掉，掉下来的正胶被完全刻蚀掉，部分氧化硅也被刻蚀掉。中间的一些外延层也被刻蚀掉，其中区域22的外延层因为没有任何保护全部被刻蚀掉，区域21的外延层因为有掉下来的正胶做保护，所以只是部分被刻蚀掉，并且区域21的倾斜角度与掉下来的正胶的倾斜角度接近。其它区域的外延层因为有氧化硅和正胶同时保护没有被刻蚀。
刻蚀后的形貌如图6b所示。
去除剩余的氧化硅之后得到图7中的结构。
对比实验：
为验证本发明的效果，选取三片亮度电压相同的外延片分别制作沟槽陡直(图1中的结构)、沟槽过于倾斜(图2中的结构)、及本发明沟槽(图8中的结构)三种高压9伏芯片样品。封装数据和老化数据分别如表1和表2所示。
表1 三种样品白光封装数据比较
表2 三种样品白光老化数据比较
由表1和表2可知，侧壁陡直样品白光封装亮度比本发明样品只高0.1流明(高0.28％)，差异很小，而且50mA下老化至500小时出现死灯现象，无法正常使用。侧壁过于倾斜的样品老化正常，但亮度和光效都比本发明样品低。综上所述，本发明样品能同时满足亮度、光效和可靠性三个要求。
与现有技术相比，本发明所述的深槽蚀刻方法，达到了如下效果：
本发明的深槽刻蚀方法，既提高了深槽底部绝缘层和金属的厚度，又减少了发光区面积的损失，同时确保了高压芯片的可靠性和光效。沉积绝缘层或者金属电极时，深槽上方因为较倾斜，绝缘层或者金属容易附着，深槽下方虽然较为陡直，但由于深槽上方较倾斜，即深槽上方有足够大的空间，所以相比从上到下都陡直的深槽而言，绝缘层或者金属相对容易在深槽下方或底部沉积。这样既提高了深槽底部绝缘层和金属的厚度，又减少了发光区面积的损失，同时确保了高压芯片的可靠性和光效。
上述说明示出并描述了本发明的若干优选实施例，但如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (4)

1.一种深槽蚀刻方法，用于蚀刻蓝宝石衬底上的外延层，其特征在于，包括步骤：
在所述外延层上覆盖氧化硅掩膜，所述氧化硅掩膜为设有间隙的两个对称的矩形掩膜，所述间隙为8-12微米；
在所述氧化硅掩膜上覆盖正胶掩膜，所述正胶掩膜的位于所述氧化硅掩膜上方，为与所述氧化硅掩膜相配合的设有间隙的两个对称的正胶掩膜，所述正胶掩膜靠近所述间隙的一端为直角三角形，所述三角形中与所述氧化硅端部相配合的角度在30-45度之间，所述正胶掩膜与所述氧化硅掩膜相接触的底部的边长与所述氧化硅掩膜的长度相等，所述正胶掩膜的顶部的边长小于底部的边上；
利用腐蚀液对氧化硅掩膜的间隙处进行蚀刻，腐蚀时间在4-8分钟，蚀刻过程中所述正胶掩膜的直角三角形一端完全悬空后，掉落在所述氧化硅掩膜之间的间隙处；
继续蚀刻35-50min并去掉剩余的正胶掩膜和氧化硅掩膜，形成上方倾斜下方陡直的漏斗形深槽，所述深槽深度为5-7微米，所述深槽开口处的宽度为12-15微米，所述深槽的底部宽度为8-10微米。
2.根据权利要求1所述的深槽蚀刻方法，其特征在于，所述腐蚀液，进一步为由NH4与HF按体积比为7:1-11:1混合得到的腐蚀液。
3.根据权利要求1所述的深槽蚀刻方法，其特征在于，所述氧化硅掩膜的厚度为8000-12000埃。
4.根据权利要求1所述的深槽蚀刻方法，其特征在于，所述正胶掩膜的厚度为3-4微米。
CN201510454732.2A 2015-07-29 2015-07-29 一种深槽蚀刻方法 Active CN105118901B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510454732.2A CN105118901B (zh) 2015-07-29 2015-07-29 一种深槽蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510454732.2A CN105118901B (zh) 2015-07-29 2015-07-29 一种深槽蚀刻方法

Publications (2)

Publication Number Publication Date
CN105118901A CN105118901A (zh) 2015-12-02
CN105118901B true CN105118901B (zh) 2017-08-25

Family

ID=54666845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510454732.2A Active CN105118901B (zh) 2015-07-29 2015-07-29 一种深槽蚀刻方法

Country Status (1)

Country Link
CN (1) CN105118901B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108565318B (zh) * 2018-04-09 2020-08-04 合肥彩虹蓝光科技有限公司 一种提高发光面占比的高压led芯片制备方法
CN111508929B (zh) * 2020-04-17 2022-02-22 北京北方华创微电子装备有限公司 图形片及半导体中间产物

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4635090A (en) * 1980-09-17 1987-01-06 Hitachi, Ltd. Tapered groove IC isolation
US5281550A (en) * 1991-11-14 1994-01-25 Sgs-Thomson Microelectronics S.A. Method for etching a deep groove in a silicon substrate
CN102194738A (zh) * 2010-03-15 2011-09-21 中芯国际集成电路制造(上海)有限公司 制作接触孔的方法
CN103854968A (zh) * 2012-12-03 2014-06-11 上海华虹宏力半导体制造有限公司 漏斗型特大硅穿孔的制作方法
CN104241115A (zh) * 2013-06-14 2014-12-24 上海华虹宏力半导体制造有限公司 减少深沟槽硅蚀刻针状缺陷的处理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4635090A (en) * 1980-09-17 1987-01-06 Hitachi, Ltd. Tapered groove IC isolation
US5281550A (en) * 1991-11-14 1994-01-25 Sgs-Thomson Microelectronics S.A. Method for etching a deep groove in a silicon substrate
CN102194738A (zh) * 2010-03-15 2011-09-21 中芯国际集成电路制造(上海)有限公司 制作接触孔的方法
CN103854968A (zh) * 2012-12-03 2014-06-11 上海华虹宏力半导体制造有限公司 漏斗型特大硅穿孔的制作方法
CN104241115A (zh) * 2013-06-14 2014-12-24 上海华虹宏力半导体制造有限公司 减少深沟槽硅蚀刻针状缺陷的处理方法

Also Published As

Publication number Publication date
CN105118901A (zh) 2015-12-02

Similar Documents

Publication Publication Date Title
US8772138B2 (en) High voltage light emitting diode chip and its manufacturing method
TWI459580B (zh) 發光裝置及其製造方法
CN103236474A (zh) 任意切割式高压led器件的制作方法
CN106098892B (zh) 一种高压发光二极管芯片的制造方法
CN102176498B (zh) Led芯片的制作方法
CN106784192A (zh) 一种发光二极管芯片及其制作方法
CN101887938B (zh) 发光二极管芯片及其制造方法
CN105118901B (zh) 一种深槽蚀刻方法
CN102263173A (zh) 发光二极管及其制造方法
CN106410008A (zh) 一种高亮度发光二极管芯片及其制备方法
CN106784218B (zh) 一种led芯片及其制作方法
CN101950784A (zh) 交流发光二极管的制作工艺
CN108511569A (zh) 一种led芯片及制作方法
CN108198923A (zh) 一种发光二极管芯片及其制作方法
CN104795481B (zh) 发光二极管及其制作方法
KR20090048030A (ko) 발광 다이오드 소자와 그 제조 방법
CN104993031B (zh) 高压倒装led芯片及其制造方法
CN108365078B (zh) 一种3d通孔超结构led芯片及其制备方法
CN103647010B (zh) 一种大功率led芯片的制作方法
CN103137795A (zh) 一种GaN基发光二极管芯片晶胞的制备方法
CN104576851A (zh) 一种iii族半导体发光器件的制作方法
CN203746848U (zh) 一种n电极延伸线点状分布的正装led芯片
CN207977341U (zh) Led芯片
CN105742418A (zh) 一种发光二极管芯片及其制作方法
CN205542858U (zh) 一种具有电流阻挡层的发光二极管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant