JPH05211150A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05211150A JPH05211150A JP1148892A JP1148892A JPH05211150A JP H05211150 A JPH05211150 A JP H05211150A JP 1148892 A JP1148892 A JP 1148892A JP 1148892 A JP1148892 A JP 1148892A JP H05211150 A JPH05211150 A JP H05211150A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- temperature
- semiconductor substrate
- natural oxide
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】熱処理装置内において、所定のプロセス温度に
達するまでに成長する自然酸化膜を抑制する。 【構成】半導体基板をプロセス装置内に室温でローディ
ングした後、プロセス装置内を減圧パージする。その
後、減圧状態のままで、半導体基板及びその保持治具を
500℃から800℃の温度範囲で一定時間保持する。
この工程により、半導体基板に吸着した水分を解離しプ
ロセス装置内より排気できるため、自然酸化膜を成長を
抑制できる。
達するまでに成長する自然酸化膜を抑制する。 【構成】半導体基板をプロセス装置内に室温でローディ
ングした後、プロセス装置内を減圧パージする。その
後、減圧状態のままで、半導体基板及びその保持治具を
500℃から800℃の温度範囲で一定時間保持する。
この工程により、半導体基板に吸着した水分を解離しプ
ロセス装置内より排気できるため、自然酸化膜を成長を
抑制できる。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に熱処理工程に関する。
に関し、特に熱処理工程に関する。
【0002】
【従来の技術】従来、半導体装置の製造工程のうち薄膜
形成プロセスには、ゲート酸化膜形成や容量窒化膜の形
成、エピタキシャル成長等がある。これらのプロセス
は、おのおのの熱処理工程の前にウェハ前処理を施し、
清浄表面を保持したまま各プロセス処理を行うようにな
っている。特に最近の半導体装置の高密度,高性能化に
ともない超薄膜化の必要性が生じている。
形成プロセスには、ゲート酸化膜形成や容量窒化膜の形
成、エピタキシャル成長等がある。これらのプロセス
は、おのおのの熱処理工程の前にウェハ前処理を施し、
清浄表面を保持したまま各プロセス処理を行うようにな
っている。特に最近の半導体装置の高密度,高性能化に
ともない超薄膜化の必要性が生じている。
【0003】そこで、これらのプロセス処理の前の自然
酸化膜の形成も制御することが試みられている。例え
ば、洗浄に用いる超純水中の酸素濃度を制御する方法
(電子情報通信学会技術研究報告,SDN90−3,大
見他)や、シリコン表面をHF処理し大気中において酸
化され難くする方法(T.Takahasi eta
l;J.Appl.Phys.64.(1988).3
516)等が試みられている。 更にウェハのハンドリ
ングを低酸素及び低水分の不活性ガス雰囲気中で行うこ
とにより、室温での自然酸化膜の形成を抑えることによ
り、室温での自然酸化膜の形成を抑えることもある程度
可能になってきている。
酸化膜の形成も制御することが試みられている。例え
ば、洗浄に用いる超純水中の酸素濃度を制御する方法
(電子情報通信学会技術研究報告,SDN90−3,大
見他)や、シリコン表面をHF処理し大気中において酸
化され難くする方法(T.Takahasi eta
l;J.Appl.Phys.64.(1988).3
516)等が試みられている。 更にウェハのハンドリ
ングを低酸素及び低水分の不活性ガス雰囲気中で行うこ
とにより、室温での自然酸化膜の形成を抑えることによ
り、室温での自然酸化膜の形成を抑えることもある程度
可能になってきている。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
自然酸化膜成長を制御する方法では、熱処理装置内にお
いて、所定のプロセス温度に達するまでの間の熱履歴
と、ウェハーローディング中に巻き込まれた酸素及びウ
ェハーとウェハーを保持する治具類に吸着した水分のた
めに自然酸化膜の成長が進むという問題点があった。
自然酸化膜成長を制御する方法では、熱処理装置内にお
いて、所定のプロセス温度に達するまでの間の熱履歴
と、ウェハーローディング中に巻き込まれた酸素及びウ
ェハーとウェハーを保持する治具類に吸着した水分のた
めに自然酸化膜の成長が進むという問題点があった。
【0005】
【課題を解決するための手段】本発明の熱処理工程にお
いては、所定のプロセス温度に達するまでの間に、自然
酸化膜の成長を防ぐために、ウェハーをプロセス装置内
へローディングし、プロセス装置内を10,-2 Torr
まで減圧し、その後減圧化で500℃から800℃の温
度を保持することにより、ウェハとウェハを保持する治
具に吸着した水分を解離させ、不活性ガスのパージによ
りプロセス装置内より酸素及び水分を排気・低減し、ウ
ェハーの自然酸化膜の成長を防ぐことを可能とするもの
である。保持温度を500℃から800℃の温度範囲で
行うのは、ウェハーの吸着水分が600℃から700℃
で最も解離するためである。なお、ウェハーの付着水分
は100℃程度の加熱で蒸発可能である。
いては、所定のプロセス温度に達するまでの間に、自然
酸化膜の成長を防ぐために、ウェハーをプロセス装置内
へローディングし、プロセス装置内を10,-2 Torr
まで減圧し、その後減圧化で500℃から800℃の温
度を保持することにより、ウェハとウェハを保持する治
具に吸着した水分を解離させ、不活性ガスのパージによ
りプロセス装置内より酸素及び水分を排気・低減し、ウ
ェハーの自然酸化膜の成長を防ぐことを可能とするもの
である。保持温度を500℃から800℃の温度範囲で
行うのは、ウェハーの吸着水分が600℃から700℃
で最も解離するためである。なお、ウェハーの付着水分
は100℃程度の加熱で蒸発可能である。
【0006】
【実施例】次に本発明の実施例について述べる。図1に
本発明をアニール工程に適用したときに形成される酸化
膜の増加を調べる熱処理シーケンスを示す。まず、室温
及び大気中でフルローディングしたウェハーをプロセス
装置内にローディングする。引き続いて炉内の酸素濃度
が約1ppm以下になるまで減圧し窒素パージを行う。
その後、排気を行ったまま600℃で15分から30分
間保持する。この保持時間はプロセス装置の構造ウェハ
ー枚数等に依存する。
本発明をアニール工程に適用したときに形成される酸化
膜の増加を調べる熱処理シーケンスを示す。まず、室温
及び大気中でフルローディングしたウェハーをプロセス
装置内にローディングする。引き続いて炉内の酸素濃度
が約1ppm以下になるまで減圧し窒素パージを行う。
その後、排気を行ったまま600℃で15分から30分
間保持する。この保持時間はプロセス装置の構造ウェハ
ー枚数等に依存する。
【0007】次に600℃よりアニール処理温度である
1000℃まで任意の昇温速度で昇温する。昇温速度
は、本実施例では20℃/minで行った。またパージ
する窒素の流量は10l/minで行った。その後10
00℃で30分間窒素処理を行い、自然冷却で100℃
まで降温しウェハーをアンロードした。このアニールプ
ロセスを経た後の酸化膜の増加はエリプソメーターによ
る測定で2オングストローム以下であった。
1000℃まで任意の昇温速度で昇温する。昇温速度
は、本実施例では20℃/minで行った。またパージ
する窒素の流量は10l/minで行った。その後10
00℃で30分間窒素処理を行い、自然冷却で100℃
まで降温しウェハーをアンロードした。このアニールプ
ロセスを経た後の酸化膜の増加はエリプソメーターによ
る測定で2オングストローム以下であった。
【0008】室温でローディングし減圧パージ後アニー
ル処理した場合と本発明の方法である室温でローディン
グ後減圧パージし、600℃で30分間保持後アニール
した場合の自然酸化膜厚を比較したところ、前者では1
0オングストローム、後者ではオングストロームであっ
た。
ル処理した場合と本発明の方法である室温でローディン
グ後減圧パージし、600℃で30分間保持後アニール
した場合の自然酸化膜厚を比較したところ、前者では1
0オングストローム、後者ではオングストロームであっ
た。
【0009】第2の実施例として、100オングストロ
ーム程度の薄いゲート酸化膜の形成に適用したときのゲ
ート酸化膜の耐圧分布を図2(a),(b)に示す。な
お、本実施例の熱処理シーケンスは第1の実施例と同様
であるが、酸化温度は900℃、酸化雰囲気は水蒸気と
した。100オングストローム程度の薄いゲート酸化膜
の場合、自然酸化膜の形成がある場合には自然酸化膜が
十分な熱処理を受けずに酸化膜の一部となるために膜質
が劣化する。そこで、本発明をゲート酸化膜の形成に適
用した場合、自然酸化膜の成長を最小限に抑えることが
可能であり、図2に示すように従来の方法に比べ良好な
ゲート耐圧を確保できる。
ーム程度の薄いゲート酸化膜の形成に適用したときのゲ
ート酸化膜の耐圧分布を図2(a),(b)に示す。な
お、本実施例の熱処理シーケンスは第1の実施例と同様
であるが、酸化温度は900℃、酸化雰囲気は水蒸気と
した。100オングストローム程度の薄いゲート酸化膜
の場合、自然酸化膜の形成がある場合には自然酸化膜が
十分な熱処理を受けずに酸化膜の一部となるために膜質
が劣化する。そこで、本発明をゲート酸化膜の形成に適
用した場合、自然酸化膜の成長を最小限に抑えることが
可能であり、図2に示すように従来の方法に比べ良好な
ゲート耐圧を確保できる。
【0010】第3実施例として、ダイナミックランダム
アクセスメモリ(DRAM)のキャパシタ容量膜である
シリコン窒化膜の成長に本発明の方法を適用した場合を
示す。シリコン基板を室温でプロセス装置へローディン
グし、減圧し窒素パージ後、600℃で30分保持した
後、800℃のプロセス温度でアンモニアとジクロルシ
ランガスのLPCVD法でシリコン窒化膜を形成した。
この実施例においては、自然酸化膜の形成がほとんどな
い状態でシリコン窒化膜を形成できるため従来の方法と
同じ膜厚のシリコン窒化膜を形成したときには、自然酸
化膜の分容量を増大させることができる。例えば100
オングストロームのシリコン窒化膜を形成した場合に
は、本発明を用いることにより従来の方法で形成した場
合に比べ約20%の容量増大を得ることができる。特に
最近のDRAMでは、高密度化のためにキャパシタ容量
の増大が求められており本発明の方法によりこれが達成
でき、高密度な半導体装置を製造することができる。
アクセスメモリ(DRAM)のキャパシタ容量膜である
シリコン窒化膜の成長に本発明の方法を適用した場合を
示す。シリコン基板を室温でプロセス装置へローディン
グし、減圧し窒素パージ後、600℃で30分保持した
後、800℃のプロセス温度でアンモニアとジクロルシ
ランガスのLPCVD法でシリコン窒化膜を形成した。
この実施例においては、自然酸化膜の形成がほとんどな
い状態でシリコン窒化膜を形成できるため従来の方法と
同じ膜厚のシリコン窒化膜を形成したときには、自然酸
化膜の分容量を増大させることができる。例えば100
オングストロームのシリコン窒化膜を形成した場合に
は、本発明を用いることにより従来の方法で形成した場
合に比べ約20%の容量増大を得ることができる。特に
最近のDRAMでは、高密度化のためにキャパシタ容量
の増大が求められており本発明の方法によりこれが達成
でき、高密度な半導体装置を製造することができる。
【0011】
【発明の効果】以上説明したように本発明は、熱処理工
程において、プロセス装置内でシリコンウェハ昇温時に
成長する酸化膜を減圧,不活性ガスによるパージを行い
ウェハーを500℃から800℃の温度範囲で保持する
ことにより、ウェハーに吸着した水分を解離させ、プロ
セスチャンバー内の酸素及び水分を低減することにより
抑制する効果を有する。
程において、プロセス装置内でシリコンウェハ昇温時に
成長する酸化膜を減圧,不活性ガスによるパージを行い
ウェハーを500℃から800℃の温度範囲で保持する
ことにより、ウェハーに吸着した水分を解離させ、プロ
セスチャンバー内の酸素及び水分を低減することにより
抑制する効果を有する。
【0012】実施例で述べたように本発明の方法をアニ
ール工程に適用したところ酸化膜の成長は2オングスト
ローム程度であった。従って、本発明の方法によれば高
性能なゲート絶縁膜や容量絶縁膜を形成できるため、高
歩留りで高性能・高密度な半導体装置を製造できる。
ール工程に適用したところ酸化膜の成長は2オングスト
ローム程度であった。従って、本発明の方法によれば高
性能なゲート絶縁膜や容量絶縁膜を形成できるため、高
歩留りで高性能・高密度な半導体装置を製造できる。
【図1】本発明の第1の実施例の熱処理シーケンスを示
す図である。
す図である。
【図2】本発明の第2の実施例でのゲート耐圧分布の比
較した図で、(a)図は本発明、(b)図は従来例であ
る。
較した図で、(a)図は本発明、(b)図は従来例であ
る。
1 シリコンウェハーローディング工程 2 減圧パージ工程 3,5 昇温工程 4 減圧パージアニール工程 6 アニール工程 7 降温工程 8 アンローディング工程
Claims (1)
- 【請求項1】 半導体装置の製造工程の熱処理を施す工
程において、不活性ガスによる減圧パージを行う工程
と、室温で半導体基板をプロセス装置内にローディング
する工程と、減圧状態で500℃から800℃の温度範
囲で半導体基板を保持する工程と、その後所定の温度に
て半導体基板に熱処理を施す工程とを含むことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1148892A JPH05211150A (ja) | 1992-01-27 | 1992-01-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1148892A JPH05211150A (ja) | 1992-01-27 | 1992-01-27 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05211150A true JPH05211150A (ja) | 1993-08-20 |
Family
ID=11779430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1148892A Withdrawn JPH05211150A (ja) | 1992-01-27 | 1992-01-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05211150A (ja) |
-
1992
- 1992-01-27 JP JP1148892A patent/JPH05211150A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5072837B2 (ja) | プラズマ窒化したゲート誘電体を2段階式で窒化後アニーリングするための改善された製造方法 | |
KR101014938B1 (ko) | 다중 어닐링 단계를 사용하여 실리콘 산질화물 게이트 유전체의 형성 | |
US20040175961A1 (en) | Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics | |
US7754293B2 (en) | Film forming method | |
JP2005093677A (ja) | 成膜方法及び熱処理装置 | |
US6649537B1 (en) | Intermittent pulsed oxidation process | |
JP3757566B2 (ja) | シリコン酸化膜の形成方法及び酸化膜成膜装置 | |
JPH05211150A (ja) | 半導体装置の製造方法 | |
JP3400756B2 (ja) | 半導体素子の製造方法 | |
JP3534001B2 (ja) | シリコン酸化膜およびシリコン窒化酸化膜の形成方法ならびにシリコンウエーハ | |
JP3297958B2 (ja) | 薄膜形成方法 | |
JP2855978B2 (ja) | 窒化シリコン膜の製造方法 | |
JP2011066187A (ja) | 成膜方法及び処理システム | |
JP3210510B2 (ja) | 半導体装置の製造方法 | |
KR0137550B1 (ko) | 게이트 산화막 형성 방법 | |
JP3194062B2 (ja) | 熱酸化膜の形成方法 | |
JP4933256B2 (ja) | 半導体微細構造物を形成する方法 | |
JP3800788B2 (ja) | シリコン酸化膜の形成方法 | |
KR100332129B1 (ko) | 반도체소자의산화막형성방법 | |
JPH0766193A (ja) | 半導体装置における酸化膜の形成方法 | |
JP2504598B2 (ja) | 半導体基板の枚葉式表面処理方法 | |
JP3308702B2 (ja) | 熱処理方法 | |
JP3952542B2 (ja) | シリコン酸化膜の形成方法 | |
US20070099434A1 (en) | Method of forming oxide film of semiconductor device | |
JPH1167749A (ja) | シリコン酸化膜の形成方法及び乾燥・成膜装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |