JPH05206971A - 回線設定制御方法とその回線、並びに回線設定部および同期多重変換装置 - Google Patents

Abstract

(57)【要約】 【目的】非通常運用時に、アドレスコントロールメモリ
内容、即ち、回線設定情報の書替え更新処理を速やかに
行うこと。 【構成】制御系からのメモリ制御選択信号９は通常運用
時にあっては、セレクタ６からはＡＣＭ書込タイミング
制御部７からの回線設定データが選択出力された上、ア
ドレスコントロールメモリ５に転送記憶されるが、装置
立ち上げ時等の場合には、制御系からの回線設定データ
８がＡＣＭ書込タイミング制御部７を介されることな
く、直接セレクタ６より選択出力された上、アドレスコ
ントロールメモリ５に転送記憶されるようにしたもので
ある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データタイムスロット
入替え機能を有するデータメモリに対する回線設定制御
方法とその回路、更にはその回線設定制御回路を含む回
線設定部、その回線設定部を具備してなる同期多重変換
装置に関するものである。

【０００２】

【従来の技術】これまで、同期多重変換装置における回
線設定部でのデータタイムスロット入替え機能を果たす
部分（ＴＳＩ：Time Slot Interchanger）の構成として
は、ＮＴＴ（日本電信電話株式会社）編集発行による施
設（１９８１，ＶＯＬ３３，Ｎｏ．１１，頁９６，図１
６）に記載のものが知られている。これによる場合、回
線設定部は基本的には、入力データの内容を保持するデ
ータメモリ（ＤＭ）と、タイムスロット入替え情報（回
線設定情報）に従いデータメモリに対する読出しアドレ
ス制御を行うアドレスコントロールメモリ（ＡＣＭ）
と、入力データの順列に従いデータメモリの書き込みア
ドレス制御をシーケンシャルに行うアドレスカウンタ
（ＡＣ）とから構成されたものとなっている。この構成
により入力データはシーケンシャルにデータメモリに書
込みされる一方では、書込された入力データは予めアド
レスコントロールメモリに更新可として書込されている
内容（回線設定情報）に従って読出しされることによっ
て、データタイムスロット入替えが実現されるようにな
っている。

【０００３】

【発明が解決しようとする課題】しかしながら、ＴＳＩ
が上記の如くに構成されている場合、アドレスコントロ
ールメモリ内容の書替え更新を行うには、入力データ中
に周期的に出現する、ＦＴＳ（ＦＴＳ：Filling Time S
lot）と称されている無効タイムスロット部分でのタイ
ミングで、アドレスコントロールメモリ内容の書替え更
新が行われるものとなっている。これは、通常運用時に
あっては、アドレスコントロールメモリは読出し制御モ
ードで使用されているからであり、無効タイムスロット
部分でのタイミング以外のタイミングでも書替え更新が
行われるとすれば、入力データに影響を与えてしまうか
らである。しかし、通常、ＦＴＳの入力データ中での占
有率は小さいので、例えば装置立ち上げ後に発生する一
斉書替え等、書替え更新処理が多く要される場合には、
その処理完了までに多大の時間が要されるという不具合
があったものである。

【０００４】本発明の第１の目的は、非通常運用時にア
ドレスコントロールメモリ内容の書替え更新処理が多く
要される場合に、その書替え更新処理を速やかに行い得
る回線設定制御方法を供するにある。本発明の第２の目
的は、そのような回線設定制御方法を実施するのに好適
とされた構成の回線設定制御回路を供するにある。本発
明の第３の目的は、そのような回線設定制御回路を含む
回線設定部を供するにある。本発明の第４の目的は、そ
のような回線設定部を具備してなる同期多重変換装置を
供するにある。

【０００５】

【課題を解決するための手段】上記第１の目的は、通常
運用時にあっては、入力データ中に周期的に出現する無
効タイムスロットのタイミングでデータメモリに対する
読出しアドレスの内容が制御系からの回線設定情報に随
時更新可とされる一方、非通常運用時にあっては、上記
無効タイムスロットのタイミングとは無関係に、データ
メモリに対する読出しアドレスの内容が、制御系からの
回線設定情報に随時更新可とされることで達成される。
上記第２の目的は、データメモリに入力データに従いシ
ーケンシャルに書込アドレスを与えるカウンタと、該カ
ウンタからの書込アドレスを読出アドレスとして、デー
タメモリに対する回線設定情報が読出しアドレスとして
読出しされるアドレスコントロールメモリと、該アドレ
スコントロールメモリに対する制御系からの書込アドレ
スおよび回線設定情報を一時的に保持する更新情報保持
回路と、制御系からの選択制御信号によって、該更新情
報保持回路からの書込アドレスおよび回線設定情報、該
制御系からの上記アドレスコントロールメモリに対する
直接的な書込みアドレスおよび回線設定情報の何れか一
方を該アドレスカウンタに選択出力するセレクタと、か
ら構成することで達成される。上記第３の目的は、デー
タメモリに加え、そのような回線設定制御回路を含むべ
く構成することで達成される。上記第４の目的は、その
ような回線設定部を具備せしめることで達成される。

【０００６】

【作用】ＴＳＩにおけるアドレスコントロールメモリへ
の書込制御を、装置立ち上げ後のように、入力データが
不確定状態で、しかもアドレスコントロールメモリへの
書込による影響が許される場合には、ＦＴＳのタイミン
グとは無関係にアドレスコントロールメモリへの書込み
を随時行なえるべく選択制御することによって、書替え
更新処理時間を短縮化されるようにしたものである。即
ち、通常の運用状態時のように、制御系からのアドレス
コントロールメモリへの書込制御により入力データに影
響を与えると支障がある場合には、これまでと同様、入
力データ中のＦＴＳ等の無効タイムスロット部分におい
て書込制御が行われるようにしたものである。よって、
制御系からの書込アドレスおよび回線設定情報は回線設
定部内で一旦保持された上、無効タイムスロット部分で
のタイミング時に、アドレスコントロールメモリに転送
記憶されるものである。

【０００７】一方、通常の運用状態時に対し、装置立ち
上げ後のように、入力データが不確定状態でアドレスコ
ントロールメモリへの書込制御による影響が許容される
場合には、制御系からの書込アドレスおよび回線設定情
報は直接アドレスコントロールメモリに随時転送記憶さ
れるようにしたものである。これにより制御系からの処
理速度によりアドレスコントロールメモリの書込制御を
行えることから、通常の運用状態時に比しアドレスコン
トロールメモリでの回線設定情報の更新処理速度が制御
系の処理速度まで短縮され得るものである。

【０００８】

【実施例】以下、本発明を図１から図３により説明す
る。先ず本発明による回線設定部でのＴＳＩについて説
明すれば、図１はその一例でのブロック構成を示したも
のである。これによる場合、従来技術に係るＴＳＩと事
なるところは、制御系からアドレスコントロールメモリ
への回線設定データ（書込アドレスおよび回線設定情
報）８はＡＣＭ書込タイミング制御部（既述の更新情報
保持回路に相当）７に一時的に保持される以外に、直接
セレクタ６を介しアドレスコントロールメモリ５に転送
記憶され得るようになっていることである。制御系から
のメモリ制御選択信号９は通常運用時にあっては、セレ
クタ６からＡＣＭ書込タイミング制御部７からの回線設
定データが選択出力されるべく、また、装置立ち上げ時
等の場合には、制御系からの回線設定データ８がＡＣＭ
書込タイミング制御部７を介されることなく、直接セレ
クタ６より選択出力されているものである。

【０００９】図１に示されているＴＳＩについてより詳
細に説明すれば、ＴＳＩでの基本的な動作は以下のよう
である。即ち、外部からの入力データ１はアドレスカウ
ンタ３からのシーケンシャル書込アドレスによって順次
データメモリ２に書込される一方では、アドレスカウン
タ３からのシーケンシャル書込アドレスを読出しアドレ
スとして、アドレスコントロールメモリ５からは回線設
定情報が読出しアドレスとして、データメモリ２に与え
られることによって、データメモリ２からはタイムスロ
ットが入替えされた入力データが出力データ４として読
み出されるようになっている。

【００１０】さて、回線設定状態を変更するには、アド
レスコントロールメモリ６に記憶されている回線設定情
報を書替え更新しなければならないが、必要に応じてそ
の都度書込を行ったのでは、アドレスコントロールメモ
リ６からの読出し内容は不定となってしまい、出力デー
タ４も保障されなくなることは明らかである。そこで、
従来にあっては、入力データ１中にＦＴＳとして存在し
ている無効タイムスロット部分でのタイミングを利用し
て書込が行われるものとなっている。通常の運用時にあ
っては、制御系からの回線設定データ８はＡＣＭ書込タ
イミング制御部７に一旦保持された上、ＦＴＳの出現タ
イミングを待って回線設定データ８がアドレスコントロ
ールメモリ５に転送記憶されるものとなっている。しか
しながら、このような方式によって回線設定情報を書替
え更新が行なわれる場合、装置立ち上げ時のように、全
ての回線設定情報を書込する必要がある場合には、多大
の時間が回線設定情報の書替え更新処理に要されるもの
となっている。図２は従来技術に係るその方式でのアド
レスコントロールメモリ書込処理のタイミングを示した
ものである。これによる場合、ｍタイムスロットからな
る入力データ１中には周期ｔ的に無効タイムスロットが
１つ存在しているが、これに応じてｍタイムスロットか
らなるデータメモリ出力ＤＭＤＯにも周期ｔ的に無効タ
イムスロット（斜線表示）が１つ存在したものとなって
いる。したがって、１タイムスロットで１データの書込
が完了するとすれば、無効タイムスロット部分を除く全
タイムスロットに対し回線設定情報を書込するとすれ
ば、その書込完了に要される時間は（ｍ−１）×ｔとな
り、高速信号のように多重度が大きい信号の場合には、
ｍの値が非常に大きくなることから、その書込処理時間
も非常に大きくなることが判る。

【００１１】そこで、本発明ではそのような問題を解決
すべく装置立ち上げ時のように、入力データ１が不確定
状態であって、アドレスコントロールメモリ５への回線
設定情報書込によるデータメモリ２の出力データ４への
影響が許容される場合には、ＦＴＳの出現タイミングと
は無関係にアドレスコントロールメモリ５への回線設定
情報書込が随時行なえるようにしたものである。図１に
示すように、セレクタ６にはＡＣＭ書込タイミング制御
部７からの回線設定データと、制御系からの回線設定デ
ータ８とが入力されているが、これら回線設定データの
うち、何れがセレクタ６から選択出力されるかは、制御
系からのメモリ制御選択信号９により制御されるものと
なっている。選択出力された回線設定データはアドレス
コントロールメモリ５に転送記憶されるものである。結
局、アドレスコントロールメモリ５への書込制御による
データメモリ２からの出力データ４への影響が許容され
る場合には、メモリ制御選択信号９によって制御系から
の回線設定データ８が直接的にセレクタ６を介しアドレ
スコントロールメモリ５に転送記憶されるものである。
図３はその場合でのアドレスコントロールメモリ書込処
理のタイミングを示したものである。図２での場合と同
一条件下で考えると、全タイムスロットに対する回線設
定情報の書込が完了する時間はｔとなり従来方式に比し
約１／ｍとなっていることが判る。このように、アドレ
スコントロールメモリ５への書込制御が装置立ち上げ後
のように、入力データ１が不確定状態でアドレスコント
ロールメモリ５への書込制御による影響が許容される場
合には、制御系からの回線設定データ８のアドレスコン
トロールメモリ５への書込制御を随時行なえるように、
セレクタ６で回線設定データを選択出力制御することに
より、回線設定データの書込処理時間を大幅に短縮化さ
れ得るものである。

【００１２】以上、本発明による回線設定制御方法や回
線設定制御回路、更にはその回線設定制御回路を含む回
線設定部について説明したが、同期多重変換装置にその
ような回線設定部を具備せしめる場合は、装置立ち上げ
時に回線設定情報が速やかに設定され得、速やかに正常
な動作状態に移行し得るものとなっている。

【００１３】

【発明の効果】以上、説明したように、請求項１による
場合には、非通常運用時にアドレスコントロールメモリ
内容の書替え更新処理が多く要される場合に、その書替
え更新処理を速やかに行い得る回線設定制御方法が、ま
た、請求項２による場合は、そのような回線設定制御方
法を実施するのに好適とされた構成の回線設定制御回路
が、更に請求項３によれば、そのような回線設定制御回
路を含む回線設定部が、更にまた、請求項４による場合
には、そのような回線設定部を具備してなる同期多重変
換装置がそれぞれ得られるものとなっている。

【図面の簡単な説明】

【図１】図１は、本発明による回線設定部でのＴＳＩの
一例でのブロック構成を示す図。

【図２】図２は、従来技術に係るアドレスコントロール
メモリ書込処理タイミングを示す図。

【図３】図３は、本発明に係るアドレスコントロールメ
モリ書込処理タイミングを示す図。

【符号の説明】

１…入力データ、２…データメモリ、３…アドレスカウ
ンタ、４…出力データ、５…アドレスコントロールメモ
リ、６…セレクタ、７…ＡＣＭ書込タイミング制御部、
８…回線設定データ、９…メモリ制御選択信号。

Claims (4)

【特許請求の範囲】
1. 【請求項１】入力データが順次シーケンシャルに書込ま
   れ、書込された該入力データがランダムに読出しされる
   データメモリに対する回線設定制御方法であって、通常
   運用時にあっては、入力データ中に周期的に出現する無
   効タイムスロットのタイミングでデータメモリに対する
   読出しアドレスの内容が制御系からの回線設定情報に随
   時更新可とされる一方、非通常運用時にあっては、上記
   無効タイムスロットのタイミングとは無関係に、データ
   メモリに対する読出しアドレスの内容が、制御系からの
   回線設定情報に随時更新可とされるようにした回線設定
   制御方法。
2. 【請求項２】入力データが順次シーケンシャルに書込ま
   れ、書込された該入力データがランダムに読出しされる
   データメモリに対する回線設定制御回路であって、デー
   タメモリに入力データに従いシーケンシャルに書込アド
   レスを与えるカウンタと、該カウンタからの書込アドレ
   スを読出アドレスとして、データメモリに対する回線設
   定情報が読出しアドレスとして読出しされるアドレスコ
   ントロールメモリと、該アドレスコントロールメモリに
   対する制御系からの書込アドレスおよび回線設定情報を
   一時的に保持する更新情報保持回路と、制御系からの選
   択制御信号によって、該更新情報保持回路からの書込ア
   ドレスおよび回線設定情報、該制御系からの上記アドレ
   スコントロールメモリに対する直接的な書込アドレスお
   よび回線設定情報の何れか一方を該アドレスカウンタに
   選択出力するセレクタと、からなる回線設定制御回路。
3. 【請求項３】入力データが順次シーケンシャルに書込ま
   れ、書込された該入力データがランダムに読出しされる
   データメモリと、データメモリに入力データに従いシー
   ケンシャルに書込アドレスを与えるカウンタと、該カウ
   ンタからの書込アドレスを読出アドレスとして、データ
   メモリに対する回線設定情報が読出しアドレスとして読
   出しされるアドレスコントロールメモリと、該アドレス
   コントロールメモリに対する制御系からの書込アドレス
   および回線設定情報を一時的に保持する更新情報保持回
   路と、制御系からの選択制御信号によって、該更新情報
   保持回路からの書込アドレスおよび回線設定情報、該制
   御系からの上記アドレスコントロールメモリに対する直
   接的な書込アドレスおよび回線設定情報の何れか一方を
   該アドレスカウンタに選択出力するセレクタと、を含む
   回線設定部。
4. 【請求項４】入力データが順次シーケンシャルに書込ま
   れ、書込された該入力データがランダムに読出しされる
   データメモリと、データメモリに入力データに従いシー
   ケンシャルに書込アドレスを与えるカウンタと、該カウ
   ンタからの書込アドレスを読出アドレスとして、データ
   メモリに対する回線設定情報が読出しアドレスとして読
   出しされるアドレスコントロールメモリと、該アドレス
   コントロールメモリに対する制御系からの書込アドレス
   および回線設定情報を一時的に保持する更新情報保持回
   路と、制御系からの選択制御信号によって、該更新情報
   保持回路からの書込アドレスおよび回線設定情報、該制
   御系からの上記アドレスコントロールメモリに対する直
   接的な書込アドレスおよび回線設定情報の何れか一方を
   該アドレスカウンタに選択出力するセレクタと、を含む
   回線設定部を具備してなる同期多重変換装置。