JPH05206447A - フォトサイリスタ - Google Patents
フォトサイリスタInfo
- Publication number
- JPH05206447A JPH05206447A JP4013769A JP1376992A JPH05206447A JP H05206447 A JPH05206447 A JP H05206447A JP 4013769 A JP4013769 A JP 4013769A JP 1376992 A JP1376992 A JP 1376992A JP H05206447 A JPH05206447 A JP H05206447A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- gate
- substrate
- resistance
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】
【目的】 ゲート抵抗内蔵型のフォトサイリスタの光感
度向上、小型化を図る。 【構成】 基板１及びゲート拡散層３間のＰＮジャンク
ション上に酸化膜７を介して多結晶シリコンからなるゲ
ート抵抗１０をリング状に形成してなることを特徴とす
る。
度向上、小型化を図る。 【構成】 基板１及びゲート拡散層３間のＰＮジャンク
ション上に酸化膜７を介して多結晶シリコンからなるゲ
ート抵抗１０をリング状に形成してなることを特徴とす
る。
Description
【０００１】
【産業上の利用分野】本発明はフォトサイリスタに関
し、特に点弧用ＳＳＲに使用されるゲート抵抗内蔵のフ
ォトサイリスタの構造に関する。
し、特に点弧用ＳＳＲに使用されるゲート抵抗内蔵のフ
ォトサイリスタの構造に関する。
【０００２】
【従来の技術】従来の技術について図３及び図４を参照
して説明する。図３は従来のゲート抵抗内蔵のフォトサ
イリスタの平面図、図４は図３のＡ−Ａ’線断面図であ
る。
して説明する。図３は従来のゲート抵抗内蔵のフォトサ
イリスタの平面図、図４は図３のＡ−Ａ’線断面図であ
る。
【０００３】図３及び図４に示すように、従来のフォト
サイリスタは例えばＮ型半導体基板１に、周知のプレー
ナ技術を用いてアノード拡散層２及びＰゲート拡散層３
を形成する。この時、Ｐゲート拡散層３の中にゲート抵
抗となるＰ型抵抗拡散層４を形成するためのスペースを
確保しておく。
サイリスタは例えばＮ型半導体基板１に、周知のプレー
ナ技術を用いてアノード拡散層２及びＰゲート拡散層３
を形成する。この時、Ｐゲート拡散層３の中にゲート抵
抗となるＰ型抵抗拡散層４を形成するためのスペースを
確保しておく。
【０００４】次に、このスペースにＰ型抵抗拡散層４を
形成する。Ｐ型抵抗拡散層４の一部Ｑ点は、Ｐゲート拡
散層３に接触するように形成しコンタクトをとる。続い
てＰゲート拡散層３の領域に、Ｎ型不純物によりカソー
ド拡散層５を形成する。カソード拡散層５の形成と同時
に、アノード拡散層２とＰゲート拡散層３の間にリング
状にＮ型チャンネルストッパー６を形成する。
形成する。Ｐ型抵抗拡散層４の一部Ｑ点は、Ｐゲート拡
散層３に接触するように形成しコンタクトをとる。続い
てＰゲート拡散層３の領域に、Ｎ型不純物によりカソー
ド拡散層５を形成する。カソード拡散層５の形成と同時
に、アノード拡散層２とＰゲート拡散層３の間にリング
状にＮ型チャンネルストッパー６を形成する。
【０００５】次に基板表面の酸化膜７において、Ａｌ電
極８のコンタクト部分を周知のＰＥ技術により除去し、
Ａｌ電極８をそれぞれのコンタクト部及びそれぞれの接
合上に形成する。この時、抵抗拡散層４の一部とカソー
ド拡散層５がＡｌ電極８でコンタクトされる。
極８のコンタクト部分を周知のＰＥ技術により除去し、
Ａｌ電極８をそれぞれのコンタクト部及びそれぞれの接
合上に形成する。この時、抵抗拡散層４の一部とカソー
ド拡散層５がＡｌ電極８でコンタクトされる。
【０００６】最後に外部出力部分を除いて、ＣＶＤ法に
より酸化膜９で基板表面全領域を覆い、ゲート抵抗内蔵
のバーティカルフォトサイリスタが完成される。
より酸化膜９で基板表面全領域を覆い、ゲート抵抗内蔵
のバーティカルフォトサイリスタが完成される。
【０００７】
【発明が解決しようとする課題】ところで、前述の従来
構造においては、ゲート抵抗をＰゲート拡散層３内に内
蔵しており、高耐圧を得るために深いＰゲート拡散層３
とする必要があり、その分、チップサイズが大きくなる
という問題点があった。
構造においては、ゲート抵抗をＰゲート拡散層３内に内
蔵しており、高耐圧を得るために深いＰゲート拡散層３
とする必要があり、その分、チップサイズが大きくなる
という問題点があった。
【０００８】また、それぞれの接合をＡｌ電極８で覆っ
ている為、光感度が低下するという問題点もあった。
ている為、光感度が低下するという問題点もあった。
【０００９】そこで本発明の目的は、従来よりチップサ
イズの小型化を図れるとともに、光感度を向上できるフ
ォトサイリスタを提供することにある。
イズの小型化を図れるとともに、光感度を向上できるフ
ォトサイリスタを提供することにある。
【００１０】
【課題を解決するための手段】前記目的を達成するため
に本発明は、第１導電型の基板と、該基板に形成した第
２導電型のアノード拡散層及びゲート拡散層と、前記ゲ
ート拡散層内に形成した第１導電型のカソード拡散層と
からなるゲート抵抗内蔵のフォトサイリスタにおいて、
前記基板及び前記ゲート拡散層間のＰＮジャンクション
上に酸化膜を介して多結晶シリコンからなるゲート抵抗
をリング状に形成してなることを特徴とする。
に本発明は、第１導電型の基板と、該基板に形成した第
２導電型のアノード拡散層及びゲート拡散層と、前記ゲ
ート拡散層内に形成した第１導電型のカソード拡散層と
からなるゲート抵抗内蔵のフォトサイリスタにおいて、
前記基板及び前記ゲート拡散層間のＰＮジャンクション
上に酸化膜を介して多結晶シリコンからなるゲート抵抗
をリング状に形成してなることを特徴とする。
【００１１】
【作用】前述のように本発明によるフォトサイリスタ
は、従来、アルミ電極を配していた基板及びゲート拡散
層間のＰＮジャンクション上に、透光性の多結晶シリコ
ンからなるゲート抵抗を酸化膜を介してリング状に形成
しているので、カソード面積を広くできるとともに従来
アルミ電極によって遮光されていた分の受光量が増大
し、高感度化、小型化を図れる。
は、従来、アルミ電極を配していた基板及びゲート拡散
層間のＰＮジャンクション上に、透光性の多結晶シリコ
ンからなるゲート抵抗を酸化膜を介してリング状に形成
しているので、カソード面積を広くできるとともに従来
アルミ電極によって遮光されていた分の受光量が増大
し、高感度化、小型化を図れる。
【００１２】
【実施例】本考案の一実施例について、図１及び図２を
参照して説明する。
参照して説明する。
【００１３】図１は本実施例によるフォトサイリスタの
平面図、図２は図１のＢ−Ｂ’線断面図である。なお、
図３及び図４に示す従来例と同一機能部分には同一記号
を付している。
平面図、図２は図１のＢ−Ｂ’線断面図である。なお、
図３及び図４に示す従来例と同一機能部分には同一記号
を付している。
【００１４】例えば、Ｎ型半導体基板１に、周知のプレ
ーナ技術を用いてアノード拡散層２及びＰゲート拡散層
３を形成する。
ーナ技術を用いてアノード拡散層２及びＰゲート拡散層
３を形成する。
【００１５】次に、このＰゲート拡散層３の領域内にＮ
型不純物によりカソード拡散層５を形成する。ここで同
時に、アノード拡散層２とＰゲート拡散層３の間にリン
グ状にＮ型チャンネルストッパー６を形成する。
型不純物によりカソード拡散層５を形成する。ここで同
時に、アノード拡散層２とＰゲート拡散層３の間にリン
グ状にＮ型チャンネルストッパー６を形成する。
【００１６】基板表面の酸化膜７は、後述するゲート抵
抗としての多結晶シリコン抵抗１０をコンタクトする部
を除いて周知のＰＥ技術により除去する。
抗としての多結晶シリコン抵抗１０をコンタクトする部
を除いて周知のＰＥ技術により除去する。
【００１７】次に、基板表面全領域に多結晶シリコン膜
９を形成する。この時、多結晶シリコン層９を厚くしす
ぎると光の透過率か低下するため数１０００Å程度とす
る。次に、イオン注入によりリン、ボロン等の不純物を
拡散し、所定の抵抗値にコントロールする。そして、選
択的にエッチングし、Ｐゲート拡散層３の周囲の接合上
に酸化膜を介して多結晶シリコン抵抗１０を形成する。
９を形成する。この時、多結晶シリコン層９を厚くしす
ぎると光の透過率か低下するため数１０００Å程度とす
る。次に、イオン注入によりリン、ボロン等の不純物を
拡散し、所定の抵抗値にコントロールする。そして、選
択的にエッチングし、Ｐゲート拡散層３の周囲の接合上
に酸化膜を介して多結晶シリコン抵抗１０を形成する。
【００１８】ここで、この多結晶シリコン抵抗１０の一
部はＲ点でＰゲート拡散層３に、又もう一部はＳ点によ
ってカソード拡散層５にコンタクトさせる。
部はＲ点でＰゲート拡散層３に、又もう一部はＳ点によ
ってカソード拡散層５にコンタクトさせる。
【００１９】次にカソード拡散層５及びＰゲート電極及
び、Ｐゲート拡散層の周囲の接合以外のそれぞれの接合
をＡｌ電極８で覆う。最後に外部出力部分を除いてＣＶ
Ｄ法により酸化膜９で基板表面全領域を覆い、ゲート抵
抗内蔵フォトサイリスタが完成される。
び、Ｐゲート拡散層の周囲の接合以外のそれぞれの接合
をＡｌ電極８で覆う。最後に外部出力部分を除いてＣＶ
Ｄ法により酸化膜９で基板表面全領域を覆い、ゲート抵
抗内蔵フォトサイリスタが完成される。
【００２０】以上のようにして得られた本実施例のフォ
トサイリスタは、図１及び図２より明らかなように、従
来カソード拡散層５内に形成されていたゲート抵抗（Ｐ
型抵抗拡散層４）に代えて、従来カソード拡散層５を囲
むように形成されていたＡｌ電極８の位置に透光性の多
結晶シリコン抵抗１０によるゲート抵抗を配しているの
で、カソード拡散層５の受光面積が広くなり光感度を向
上できる。
トサイリスタは、図１及び図２より明らかなように、従
来カソード拡散層５内に形成されていたゲート抵抗（Ｐ
型抵抗拡散層４）に代えて、従来カソード拡散層５を囲
むように形成されていたＡｌ電極８の位置に透光性の多
結晶シリコン抵抗１０によるゲート抵抗を配しているの
で、カソード拡散層５の受光面積が広くなり光感度を向
上できる。
【００２１】或は同程度の光感度を得る場合には、カソ
ード拡散層５の面積が従来より小さくてもよいのでチッ
プの小型化を図れる。
ード拡散層５の面積が従来より小さくてもよいのでチッ
プの小型化を図れる。
【００２２】尚、実施例はバーティカルフォトサイリス
タにて述べたが、ラテラルフォトサイリスタでも応用で
きることはもちろんである。また、Ｎ型チャンネルスト
ッパ上、及び、Ｎ型基板とアノード拡散層とのジャンク
ション上も、Ａｌ電極の代わりに多結晶シリコンでオー
バレイすることにより、より有効に入射光を吸収するこ
とができる。
タにて述べたが、ラテラルフォトサイリスタでも応用で
きることはもちろんである。また、Ｎ型チャンネルスト
ッパ上、及び、Ｎ型基板とアノード拡散層とのジャンク
ション上も、Ａｌ電極の代わりに多結晶シリコンでオー
バレイすることにより、より有効に入射光を吸収するこ
とができる。
【００２３】
【発明の効果】以上説明したように本発明によればカソ
ード面積が広くなるとともに、従来基板及びゲート拡散
層間のＰＮジャンクション上に形成していたＡｌ電極に
代えて、透光性の多結晶シリコンからなるゲート抵抗を
配しているので入射光を有効に吸収でき、高感度化、小
型化を図れる。
ード面積が広くなるとともに、従来基板及びゲート拡散
層間のＰＮジャンクション上に形成していたＡｌ電極に
代えて、透光性の多結晶シリコンからなるゲート抵抗を
配しているので入射光を有効に吸収でき、高感度化、小
型化を図れる。
【図１】本発明の一実施例によるフォトサイリスタの平
面図である。
面図である。
【図２】図１のＢ−Ｂ’線断面図である。
【図３】従来例によるフォトサイリスタの平面図であ
る。
る。
【図４】図３のＡ−Ａ’線断面図である。
１ 基板 ２ アノード拡散層 ３ ゲート拡散層 ４ カソード拡散層 ７ 酸化膜 １０ ゲート抵抗
Claims (1)
- 【請求項１】 第１導電型の基板と、該基板に形成した
第２導電型のアノード拡散層及びゲート拡散層と、前記
ゲート拡散層内に形成した第１導電型のカソード拡散層
とからなるゲート抵抗内蔵のフォトサイリスタにおい
て、 前記基板及び前記ゲート拡散層間のＰＮジャンクション
上に酸化膜を介して多結晶シリコンからなるゲート抵抗
をリング状に形成してなることを特徴とするフォトサイ
リスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4013769A JPH05206447A (ja) | 1992-01-29 | 1992-01-29 | フォトサイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4013769A JPH05206447A (ja) | 1992-01-29 | 1992-01-29 | フォトサイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206447A true JPH05206447A (ja) | 1993-08-13 |
Family
ID=11842460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4013769A Pending JPH05206447A (ja) | 1992-01-29 | 1992-01-29 | フォトサイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206447A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57161755A (en) * | 1981-03-30 | 1982-10-05 | Toshiba Corp | Electrophotographic device |
| JPS58153979A (ja) * | 1982-03-09 | 1983-09-13 | Fuji Xerox Co Ltd | 電子写真複写装置 |
| JPH0486842A (ja) * | 1990-07-31 | 1992-03-19 | Toshiba Corp | 画像形成装置 |
| JPH05165294A (ja) * | 1991-12-13 | 1993-07-02 | Canon Inc | 画像形成装置 |
-
1992
- 1992-01-29 JP JP4013769A patent/JPH05206447A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57161755A (en) * | 1981-03-30 | 1982-10-05 | Toshiba Corp | Electrophotographic device |
| JPS58153979A (ja) * | 1982-03-09 | 1983-09-13 | Fuji Xerox Co Ltd | 電子写真複写装置 |
| JPH0486842A (ja) * | 1990-07-31 | 1992-03-19 | Toshiba Corp | 画像形成装置 |
| JPH05165294A (ja) * | 1991-12-13 | 1993-07-02 | Canon Inc | 画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628589A (en) | Method for fabricating stacked CMOS structures | |
| US4316203A (en) | Insulated gate field effect transistor | |
| US5106765A (en) | Process for making a bimos | |
| GB2306249A (en) | Termination structure for semiconductor device and process for manufacture thereof | |
| JPH0529342A (ja) | パワーｍｉｓｆｅｔの製造方法 | |
| GB2319395A (en) | MOS-gated semiconductor device | |
| US5041392A (en) | Method for making solid state image sensing device | |
| US5445974A (en) | Method of fabricating a high-voltage, vertical-trench semiconductor device | |
| JPH10233515A (ja) | ショットキーバリア半導体装置とその製造方法 | |
| US5841181A (en) | Semiconductor apparatus having field limiting rings | |
| JPH05206447A (ja) | フォトサイリスタ | |
| JPH03161970A (ja) | 固体撮像装置 | |
| JPH09283646A (ja) | 半導体集積回路 | |
| JP2643431B2 (ja) | 高耐圧半導体装置の製造方法 | |
| JPH07142757A (ja) | 半導体光センサの製造方法 | |
| JPS58125875A (ja) | 定電圧ダイオ−ド | |
| JPH04291965A (ja) | 固体撮像装置及びその製造方法 | |
| JPH0312458B2 (ja) | ||
| JPS60218878A (ja) | 半導体集積回路 | |
| JP2521745Y2 (ja) | フォトサイリスタ | |
| JPH06338514A (ja) | 半導体装置 | |
| JP2000091565A (ja) | 半導体装置の製造方法 | |
| JPS61210672A (ja) | 半導体装置 | |
| JPS61288467A (ja) | 半導体装置及びその製造方法 | |
| JPH0391966A (ja) | 受光素子 |