JPH05206207A - 半導体装置実装用基板 - Google Patents
半導体装置実装用基板Info
- Publication number
- JPH05206207A JPH05206207A JP11164991A JP11164991A JPH05206207A JP H05206207 A JPH05206207 A JP H05206207A JP 11164991 A JP11164991 A JP 11164991A JP 11164991 A JP11164991 A JP 11164991A JP H05206207 A JPH05206207 A JP H05206207A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- device mounting
- mounting substrate
- bumps
- rigidity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Abstract
(57)【要約】
【目的】 温度変化によりバンプに加わる応力を低減さ
せて、信頼性を向上させる。 【構成】 バンプ４ｂを介して実装される半導体装置４
の実装と、半田リフロー方式によるチップ部品５の実装
とを混在して行なう半導体装置実装用基板１において、
該半導体装置実装用基板１の半導体装置実装部の板厚
を、他の部分よりも薄く形成した。 【効果】 半導体装置実装部での半導体装置実装用基板
１の厚みが薄いため、その剛性が低く、半導体装置４の
剛性が一定とすると、半導体装置実装部ではその伸びは
半導体装置４の伸びが支配的となり、バンプ４ｂに加わ
る応力が低下し、半導体装置４の実装の信頼性が向上す
る。また、半導体装置実装用基板１の全体としての剛性
はほとんど低下せず、半田リフロー時の加熱において
も、反りやねじれ等に起因した半田リフロー工程不良を
招くことが少ない。
せて、信頼性を向上させる。 【構成】 バンプ４ｂを介して実装される半導体装置４
の実装と、半田リフロー方式によるチップ部品５の実装
とを混在して行なう半導体装置実装用基板１において、
該半導体装置実装用基板１の半導体装置実装部の板厚
を、他の部分よりも薄く形成した。 【効果】 半導体装置実装部での半導体装置実装用基板
１の厚みが薄いため、その剛性が低く、半導体装置４の
剛性が一定とすると、半導体装置実装部ではその伸びは
半導体装置４の伸びが支配的となり、バンプ４ｂに加わ
る応力が低下し、半導体装置４の実装の信頼性が向上す
る。また、半導体装置実装用基板１の全体としての剛性
はほとんど低下せず、半田リフロー時の加熱において
も、反りやねじれ等に起因した半田リフロー工程不良を
招くことが少ない。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置実装用基板
に関するものである。
に関するものである。
【０００２】
【従来の技術】一般に、半導体装置の半導体装置実装用
基板への実装には、ワイヤを介して行なわれるワイヤボ
ンディング方式と、ワイヤレスでバンプと呼ばれる電極
を介して行なわれるフェースダウンボンディング方式と
があり、後者には、たとえばＩＢＭ社の考案による半導
体装置表面に半田などで構成した突起部である半田バン
プを設けた、「フリップチップ」と呼ばれる半導体装置
を用いるものや、松下電器産業（株）の考案による電解
金メッキによるマイクロバンプ方式と呼ばれるものがあ
り、それらは、ワイヤボンディング方式とくらべて高密
度化及び小型化が可能である等の利点がある。
基板への実装には、ワイヤを介して行なわれるワイヤボ
ンディング方式と、ワイヤレスでバンプと呼ばれる電極
を介して行なわれるフェースダウンボンディング方式と
があり、後者には、たとえばＩＢＭ社の考案による半導
体装置表面に半田などで構成した突起部である半田バン
プを設けた、「フリップチップ」と呼ばれる半導体装置
を用いるものや、松下電器産業（株）の考案による電解
金メッキによるマイクロバンプ方式と呼ばれるものがあ
り、それらは、ワイヤボンディング方式とくらべて高密
度化及び小型化が可能である等の利点がある。
【０００３】図２は、半導体装置がバンプを介して実装
された従来の半導体装置実装用基板を示すものである。
この半導体装置実装用基板１は、銅張り積層板（ＣＣ
Ｌ）で、たとえばガラス繊維と有機樹脂とにより一定の
厚みをもって構成されたガラス基材エポキシ板などの積
層板２に、導体である銅箔３を有機接着剤で貼り付けて
構成し、その銅箔３の部分にエッチングにより回路パタ
ーンを形成してなるものである。
された従来の半導体装置実装用基板を示すものである。
この半導体装置実装用基板１は、銅張り積層板（ＣＣ
Ｌ）で、たとえばガラス繊維と有機樹脂とにより一定の
厚みをもって構成されたガラス基材エポキシ板などの積
層板２に、導体である銅箔３を有機接着剤で貼り付けて
構成し、その銅箔３の部分にエッチングにより回路パタ
ーンを形成してなるものである。
【０００４】半導体装置４は、シリコンで構成された素
子基板４ａの表面に、半田などで形成された突起状の電
極であるバンプ４ｂが設けられてなり、前記半導体装置
実装用基板１に、ワイヤを用いず、銅箔３にバンプ４ｂ
を対向させて実装（フェースダウンボンディング）され
ている。
子基板４ａの表面に、半田などで形成された突起状の電
極であるバンプ４ｂが設けられてなり、前記半導体装置
実装用基板１に、ワイヤを用いず、銅箔３にバンプ４ｂ
を対向させて実装（フェースダウンボンディング）され
ている。
【０００５】また、この半導体装置実装用基板１には、
チップ部品（図示せず）が半田リフロー方式（クリーム
半田塗布〜部品実装〜リフロー加熱（約250 ℃）による
半田溶融）により実装されている。
チップ部品（図示せず）が半田リフロー方式（クリーム
半田塗布〜部品実装〜リフロー加熱（約250 ℃）による
半田溶融）により実装されている。
【０００６】
【発明が解決しようとする課題】ところが、このように
構成された従来の半導体装置実装用基板１においては、
バンプ４ｂにより半導体装置４と半導体装置実装用基板
１が堅固に接続されているため、使用時の周囲温度の変
化により半導体装置４と、半導体装置実装用基板１が伸
縮し、その熱膨張率の差によりバンプ４ｂに応力が加わ
り、その繰り返しの結果疲労破壊に至り、信頼性を損な
うという問題点があった。
構成された従来の半導体装置実装用基板１においては、
バンプ４ｂにより半導体装置４と半導体装置実装用基板
１が堅固に接続されているため、使用時の周囲温度の変
化により半導体装置４と、半導体装置実装用基板１が伸
縮し、その熱膨張率の差によりバンプ４ｂに応力が加わ
り、その繰り返しの結果疲労破壊に至り、信頼性を損な
うという問題点があった。
【０００７】つまり、半導体装置４の素子基板４ａを構
成するシリコンの熱膨張率α１が、3.5X10-6／℃である
のに対し、半導体装置実装用基板１を構成するガラス基
材エポキシ板の熱膨張率α２が1.28 X10-5／℃と大き
く、半導体装置４のバンプ４ｂ間の寸法を、仮に１０mm
とし左右対称とすると、周囲温度を２０℃から１５０℃
にすれば、拘束なしの自由状態では、半導体装置４は2.
3X10-3mm、半導体装置実装用基板１は8.5X10-3mm伸びる
ことになる。しかしながら、実際には両者はバンプ４ｂ
により接続されているため、両者は共に伸びてそれらの
剛性の大小により互いに伸びが規制され、両者の応力が
バランスする位置まで伸びて安定することになり、その
応力がバンプ４ｂにかかる剪断応力となる。実際に、そ
の信頼性を確認するためにヒートサイクル試験（たとえ
ば−６５℃から１５０℃）を実施すると、バンプ４ｂの
剪断破壊、すなわち電極オープン不良モードとして検出
されるというものである。
成するシリコンの熱膨張率α１が、3.5X10-6／℃である
のに対し、半導体装置実装用基板１を構成するガラス基
材エポキシ板の熱膨張率α２が1.28 X10-5／℃と大き
く、半導体装置４のバンプ４ｂ間の寸法を、仮に１０mm
とし左右対称とすると、周囲温度を２０℃から１５０℃
にすれば、拘束なしの自由状態では、半導体装置４は2.
3X10-3mm、半導体装置実装用基板１は8.5X10-3mm伸びる
ことになる。しかしながら、実際には両者はバンプ４ｂ
により接続されているため、両者は共に伸びてそれらの
剛性の大小により互いに伸びが規制され、両者の応力が
バランスする位置まで伸びて安定することになり、その
応力がバンプ４ｂにかかる剪断応力となる。実際に、そ
の信頼性を確認するためにヒートサイクル試験（たとえ
ば−６５℃から１５０℃）を実施すると、バンプ４ｂの
剪断破壊、すなわち電極オープン不良モードとして検出
されるというものである。
【０００８】図３は、このような構成の半導体装置実装
用基板１の厚みと、半導体装置４が実装されたバンプ４
ｂ間の半導体装置実装用基板１の伸びとの関係を示すも
のであり、同図は、半導体装置実装用基板１の厚みが厚
い程伸びは大きく、したがってバンプ４ｂに加わる応力
も大きくなることを示している。これは、半導体装置実
装用基板１の厚みが厚い程その剛性が高くなり、半導体
装置４が実装されたバンプ４ｂ間の伸びは、半導体装置
実装用基板１の伸びがより支配的となるためである。当
然ながら、このバンプ４ｂに加わる応力は、半導体装置
４の剛性によっても左右されるが、一般には半導体装置
４の実装時には、半導体装置４の厚みを薄くして剛性を
下げることはせず、通常は半導体装置実装用基板１の仕
様を変えることにより前記応力の低下が図られる。
用基板１の厚みと、半導体装置４が実装されたバンプ４
ｂ間の半導体装置実装用基板１の伸びとの関係を示すも
のであり、同図は、半導体装置実装用基板１の厚みが厚
い程伸びは大きく、したがってバンプ４ｂに加わる応力
も大きくなることを示している。これは、半導体装置実
装用基板１の厚みが厚い程その剛性が高くなり、半導体
装置４が実装されたバンプ４ｂ間の伸びは、半導体装置
実装用基板１の伸びがより支配的となるためである。当
然ながら、このバンプ４ｂに加わる応力は、半導体装置
４の剛性によっても左右されるが、一般には半導体装置
４の実装時には、半導体装置４の厚みを薄くして剛性を
下げることはせず、通常は半導体装置実装用基板１の仕
様を変えることにより前記応力の低下が図られる。
【０００９】また、バンプ４ｂを介して実装される半導
体装置４の実装と、半田リフロー方式によるチップ部品
５の表面実装を混在して行なう場合において、半導体装
置実装用基板１の厚みが薄い場合には、半田リフロー時
の約250 ℃程度の加熱により、半導体装置実装用基板１
の反りやねじれ等が発生し、半田リフロー工程不良を招
くという問題点があった。
体装置４の実装と、半田リフロー方式によるチップ部品
５の表面実装を混在して行なう場合において、半導体装
置実装用基板１の厚みが薄い場合には、半田リフロー時
の約250 ℃程度の加熱により、半導体装置実装用基板１
の反りやねじれ等が発生し、半田リフロー工程不良を招
くという問題点があった。
【００１０】本発明は、前記背景に鑑みてなされたもの
であり、その目的とするところは、バンプ実装部での半
導体装置実装用基板の熱膨張による応力を低減させて、
信頼性を向上させた半導体装置実装用基板を提供するこ
とにあり、また、チップ部品の表面実装時の、半導体装
置実装用基板の反りやねじれ等による半田リフロー工程
不良を少なくした半導体装置実装用基板を提供すること
にある。
であり、その目的とするところは、バンプ実装部での半
導体装置実装用基板の熱膨張による応力を低減させて、
信頼性を向上させた半導体装置実装用基板を提供するこ
とにあり、また、チップ部品の表面実装時の、半導体装
置実装用基板の反りやねじれ等による半田リフロー工程
不良を少なくした半導体装置実装用基板を提供すること
にある。
【００１１】
【課題を解決するための手段】上記課題を解決するため
本発明は、バンプ４ｂを介して半導体装置４が実装され
る半導体装置実装用基板１において、該半導体装置実装
用基板１の半導体装置実装部の板厚を、他の部分よりも
薄く形成したことを特徴とするものである。
本発明は、バンプ４ｂを介して半導体装置４が実装され
る半導体装置実装用基板１において、該半導体装置実装
用基板１の半導体装置実装部の板厚を、他の部分よりも
薄く形成したことを特徴とするものである。
【００１２】また、前記半導体装置実装用基板１におい
て、バンプ４ｂを介して実装される半導体装置４の実装
と、半田リフロー方式によるチップ部品５の実装とが混
在して行なわれることを特徴とするものである。
て、バンプ４ｂを介して実装される半導体装置４の実装
と、半田リフロー方式によるチップ部品５の実装とが混
在して行なわれることを特徴とするものである。
【００１３】
【作用】このように構成されているため本発明における
半導体装置実装用基板１においては、半導体装置実装部
の半導体装置実装用基板１の厚みが薄く、このため、半
導体装置実装用基板１の半導体装置実装部での剛性が低
くなり、半導体装置４の剛性が一定とすると、半導体装
置実装部では、そのバンプ４ｂ間の伸びは半導体装置４
の伸びがより支配的となり、バンプ４ｂに加わる応力が
低下して、半導体装置４の実装の信頼性が向上する。
半導体装置実装用基板１においては、半導体装置実装部
の半導体装置実装用基板１の厚みが薄く、このため、半
導体装置実装用基板１の半導体装置実装部での剛性が低
くなり、半導体装置４の剛性が一定とすると、半導体装
置実装部では、そのバンプ４ｂ間の伸びは半導体装置４
の伸びがより支配的となり、バンプ４ｂに加わる応力が
低下して、半導体装置４の実装の信頼性が向上する。
【００１４】また、半田リフロー時の加熱においても、
半導体装置４がバンプ４ｂを介して実装される部分以外
での半導体装置実装用基板１の厚みは厚く、半導体装置
実装部は半導体装置実装用基板１の一部分であるため
に、半導体装置実装用基板１の全体としての剛性はほと
んど低下せず、半田リフロー時の熱による反りやねじれ
等に起因した半田リフロー工程不良を招くことが少な
い。
半導体装置４がバンプ４ｂを介して実装される部分以外
での半導体装置実装用基板１の厚みは厚く、半導体装置
実装部は半導体装置実装用基板１の一部分であるため
に、半導体装置実装用基板１の全体としての剛性はほと
んど低下せず、半田リフロー時の熱による反りやねじれ
等に起因した半田リフロー工程不良を招くことが少な
い。
【００１５】
【実施例】図１は、本発明の一実施例を示すものであ
り、前記従来例と異なる点は、半導体装置実装用基板１
を構成する積層板２であり、他は前記従来例と同様に構
成されている。
り、前記従来例と異なる点は、半導体装置実装用基板１
を構成する積層板２であり、他は前記従来例と同様に構
成されている。
【００１６】積層板２は、ガラス繊維と有機樹脂である
エポキシ樹脂とにより構成されたガラス基材エポキシ板
を、半導体装置実装部に対向する部分においてのみ、そ
の厚みを他の部分よりも薄くしたものである。
エポキシ樹脂とにより構成されたガラス基材エポキシ板
を、半導体装置実装部に対向する部分においてのみ、そ
の厚みを他の部分よりも薄くしたものである。
【００１７】つまり、半導体装置４に対向する積層板２
の裏面側、すなわち銅箔３を配設しない側に凹部２ａを
設け、この凹部２ａの大きさは、凹部２ａの境界面が少
なくともバンプ４ｂよりも外側に位置する大きさとされ
る。
の裏面側、すなわち銅箔３を配設しない側に凹部２ａを
設け、この凹部２ａの大きさは、凹部２ａの境界面が少
なくともバンプ４ｂよりも外側に位置する大きさとされ
る。
【００１８】このような半導体装置実装用基板１の製造
方法としては、半導体装置実装用基板１の積層板２を２
層のプリプレグで構成し、そのうちの１層に孔あけし、
その上層に孔あけしないプリプレグを積層プレスする方
法や、半導体装置実装用基板１の積層板２を１層のプリ
プレグで構成し、その裏面側を座ぐりする方法等があ
る。
方法としては、半導体装置実装用基板１の積層板２を２
層のプリプレグで構成し、そのうちの１層に孔あけし、
その上層に孔あけしないプリプレグを積層プレスする方
法や、半導体装置実装用基板１の積層板２を１層のプリ
プレグで構成し、その裏面側を座ぐりする方法等があ
る。
【００１９】このように構成された半導体装置実装用基
板１には、前記凹部２ａの銅箔３配設側に半導体装置４
がバンプ４ｂを介して実装されると共に、他の部分に
は、チップ部品５（チップ抵抗、コンデンサ等）が、表
面実装（クリーム半田塗布〜部品実装〜リフロー加熱に
よる半田溶融）されており、そのリフロー加熱工程で
は、約２５０℃程度の加熱が行なわれる。
板１には、前記凹部２ａの銅箔３配設側に半導体装置４
がバンプ４ｂを介して実装されると共に、他の部分に
は、チップ部品５（チップ抵抗、コンデンサ等）が、表
面実装（クリーム半田塗布〜部品実装〜リフロー加熱に
よる半田溶融）されており、そのリフロー加熱工程で
は、約２５０℃程度の加熱が行なわれる。
【００２０】このように構成されているため本実施例に
おける半導体装置実装用基板１においては、半導体装置
実装部の半導体装置実装用基板１の厚みが他の部分より
も薄く、このため、半導体装置実装用基板１の半導体装
置実装部での剛性が低くなり、半導体装置４の剛性が一
定とすると、半導体装置実装部では、その伸びは半導体
装置４の伸びがより支配的となり、バンプ４ｂに加わる
応力が低下して、半導体装置４の実装の信頼性が向上す
る。
おける半導体装置実装用基板１においては、半導体装置
実装部の半導体装置実装用基板１の厚みが他の部分より
も薄く、このため、半導体装置実装用基板１の半導体装
置実装部での剛性が低くなり、半導体装置４の剛性が一
定とすると、半導体装置実装部では、その伸びは半導体
装置４の伸びがより支配的となり、バンプ４ｂに加わる
応力が低下して、半導体装置４の実装の信頼性が向上す
る。
【００２１】また、半田リフロー時の加熱においても、
半導体装置４がバンプ４ｂを介して実装される部分以外
での半導体装置実装用基板１の厚みは厚く、半導体装置
実装部は半導体装置実装用基板１の一部分であるため
に、半導体装置実装用基板１の全体としての剛性はほと
んど低下せず、半田リフロー時の熱による反りやねじれ
等に起因した半田リフロー工程不良を招くことが少な
い。
半導体装置４がバンプ４ｂを介して実装される部分以外
での半導体装置実装用基板１の厚みは厚く、半導体装置
実装部は半導体装置実装用基板１の一部分であるため
に、半導体装置実装用基板１の全体としての剛性はほと
んど低下せず、半田リフロー時の熱による反りやねじれ
等に起因した半田リフロー工程不良を招くことが少な
い。
【００２２】
【発明の効果】上述のように本発明における半導体装置
実装用基板においては、バンプを介して半導体装置が実
装される半導体装置実装用基板において、該半導体装置
実装用基板の半導体装置実装部の板厚を、他の部分より
も薄く形成したため、半導体装置実装部の半導体装置実
装用基板の厚みが薄く、このため、半導体装置実装用基
板の半導体装置実装部での剛性が低くなり、半導体装置
の剛性が一定とすると、半導体装置実装部ではその伸び
は半導体装置の伸びがより支配的となり、バンプに加わ
る応力が低下して、半導体装置の実装の信頼性が向上す
る。
実装用基板においては、バンプを介して半導体装置が実
装される半導体装置実装用基板において、該半導体装置
実装用基板の半導体装置実装部の板厚を、他の部分より
も薄く形成したため、半導体装置実装部の半導体装置実
装用基板の厚みが薄く、このため、半導体装置実装用基
板の半導体装置実装部での剛性が低くなり、半導体装置
の剛性が一定とすると、半導体装置実装部ではその伸び
は半導体装置の伸びがより支配的となり、バンプに加わ
る応力が低下して、半導体装置の実装の信頼性が向上す
る。
【００２３】また、前記半導体装置実装用基板におい
て、バンプを介して実装される半導体装置の実装と、半
田リフロー接続によるチップ部品の実装とが混在して行
なわれるため、半導体装置がバンプを介して実装される
部分以外での半導体装置実装用基板の厚みは厚く、半導
体装置実装部は半導体装置実装用基板の一部分であるた
めに、半導体装置実装用基板の全体としての剛性はほと
んど低下せず、半田リフロー時の熱による反りやねじれ
等に起因した半田リフロー工程不良を招くことが少な
い。
て、バンプを介して実装される半導体装置の実装と、半
田リフロー接続によるチップ部品の実装とが混在して行
なわれるため、半導体装置がバンプを介して実装される
部分以外での半導体装置実装用基板の厚みは厚く、半導
体装置実装部は半導体装置実装用基板の一部分であるた
めに、半導体装置実装用基板の全体としての剛性はほと
んど低下せず、半田リフロー時の熱による反りやねじれ
等に起因した半田リフロー工程不良を招くことが少な
い。
【図１】本発明の一実施例を示す要部断面側面図であ
る。
る。
【図２】従来の半導体装置実装用基板を示す要部断面側
面図である。
面図である。
【図３】同上の半導体装置実装用基板の厚みと、半導体
装置実装用基板のバンプ間の伸びとの関係を示す特性図
である。
装置実装用基板のバンプ間の伸びとの関係を示す特性図
である。
１ 半導体装置実装用基板 ２ 積層板 ４ 半導体装置 ４ｂ バンプ ５ チップ部品
Claims (2)
- 【請求項１】 バンプを介して半導体装置が実装され
る半導体装置実装用基板において、該半導体装置実装用
基板の半導体装置実装部の板厚を、他の部分よりも薄く
形成したことを特徴とする半導体装置実装用基板。 - 【請求項２】 前記半導体装置実装用基板において、
バンプを介して実装される半導体装置の実装と、半田リ
フロー方式によるチップ部品の実装とが混在して行なわ
れることを特徴とする請求項１記載の半導体装置実装用
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11164991A JPH05206207A (ja) | 1991-05-16 | 1991-05-16 | 半導体装置実装用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11164991A JPH05206207A (ja) | 1991-05-16 | 1991-05-16 | 半導体装置実装用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206207A true JPH05206207A (ja) | 1993-08-13 |
Family
ID=14566678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11164991A Pending JPH05206207A (ja) | 1991-05-16 | 1991-05-16 | 半導体装置実装用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206207A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009094419A (ja) * | 2007-10-12 | 2009-04-30 | Fujitsu Ltd | 回路基板および半導体装置 |
-
1991
- 1991-05-16 JP JP11164991A patent/JPH05206207A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009094419A (ja) * | 2007-10-12 | 2009-04-30 | Fujitsu Ltd | 回路基板および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040173891A1 (en) | Intermediate board, intermediate board with a semiconductor device, substrate board with an intermediate board, structural member including a semiconductor device, an intermediate board and a substrate board, and method of producing an intermediate board | |
| JPH06295962A (ja) | 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置 | |
| JP2000036518A (ja) | ウェハスケールパッケージ構造およびこれに用いる回路基板 | |
| JPH09298255A (ja) | セラミック回路基板及びこれを用いた半導体装置 | |
| JP2000100987A (ja) | 半導体チップモジュール用多層回路基板およびその製造方法 | |
| JPH09199635A (ja) | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ | |
| JP2001119147A (ja) | 電子部品内蔵多層基板及びその製造方法 | |
| EP0504669B1 (en) | Semiconductor device comprising a substrate | |
| JPH06291165A (ja) | フリップチップ接続構造 | |
| JP2570468B2 (ja) | Ｌｓｉモジュールの製造方法 | |
| US5923535A (en) | Electronic device assembly | |
| JPH1022334A (ja) | 半導体装置 | |
| JPH05206207A (ja) | 半導体装置実装用基板 | |
| JP2830504B2 (ja) | 半導体装置実装用基板 | |
| JP2001007236A (ja) | ウェハー状積層体および半導体素子パッケージならびにウェハー状積層体の製造方法 | |
| JPH05211256A (ja) | 半導体装置 | |
| JP2000068321A (ja) | 半導体装置およびその製造方法 | |
| JPH10242324A (ja) | 電極を内包したセラミック基板およびその製造方法 | |
| JP2000138250A (ja) | 半導体装置およびその製造方法 | |
| JPH08153750A (ja) | 電子デバイス組立体およびその製造方法 | |
| JP2001185642A (ja) | 半導体実装用パッケージ基板 | |
| JPH05283555A (ja) | 半導体装置 | |
| JPH09260529A (ja) | 半導体装置用基板及び半導体装置 | |
| JP2004146656A (ja) | 多層配線基板及びその製造方法 | |
| JP2000164757A (ja) | 半導体素子収納用パッケージおよびその実装構造 |