JPH05206164A - 薄膜電界効果トランジスタの製造方法と製造装置 - Google Patents
薄膜電界効果トランジスタの製造方法と製造装置Info
- Publication number
- JPH05206164A JPH05206164A JP30295391A JP30295391A JPH05206164A JP H05206164 A JPH05206164 A JP H05206164A JP 30295391 A JP30295391 A JP 30295391A JP 30295391 A JP30295391 A JP 30295391A JP H05206164 A JPH05206164 A JP H05206164A
- Authority
- JP
- Japan
- Prior art keywords
- vacuum
- sample
- layer
- metal film
- cassette
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 試料表面上の自然酸化膜の形成を抑止し、製
造工程数を減少させる。 【構成】 真空中で不純物を添加する装置４により不純
物を添加された試料は、真空中で試料を搬送できる通路
１によって、真空中で金属膜を形成できる装置５へと搬
送される。この装置により金属膜と金属シリサイドが同
時に試料表面上に形成される。以上により不純物添加か
ら金属シリサイド形成までの間試料は大気にさらされ
ず、従って試料表面上の自然酸化膜の形成を抑止でき
る。
造工程数を減少させる。 【構成】 真空中で不純物を添加する装置４により不純
物を添加された試料は、真空中で試料を搬送できる通路
１によって、真空中で金属膜を形成できる装置５へと搬
送される。この装置により金属膜と金属シリサイドが同
時に試料表面上に形成される。以上により不純物添加か
ら金属シリサイド形成までの間試料は大気にさらされ
ず、従って試料表面上の自然酸化膜の形成を抑止でき
る。
Description
【０００１】
【産業上の利用分野】本発明は薄膜電界効果トランジス
タの製造方法とその製造装置に関するものである。
タの製造方法とその製造装置に関するものである。
【０００２】
【従来の技術】従来、図１４に示すような薄膜電界効果
トランジスタが知られていた。これはガラス基板上１１
にゲート電極１２があり、その上層にゲート絶縁膜１３
とｉ型非晶質シリコン層（ｉ層）１４が積層され、ゲー
ト電極１２直上のｉ層１４上に保護絶縁膜２０が、また
その両側にイオン注入によって形成されたｎ層あるいは
ｐ層のソース，ドレイン領域１６が構成されている。こ
のような構造のトランジスタは、イオン注入によるｎ層
あるいはｐ層１６の形成とそれに引き続く金属シリサイ
ド１８の形成がゲート電極１２を用いた背面露光によっ
て自己整合的に形成した保護絶縁膜１５を用いて行える
ため、ソース，ドレイン電極（金属シリサイド部分も含
む）１９とゲート電極１２間の寄生容量を極めて小さく
することができる。このためこのトランジスタをアクテ
ィブ型液晶表示の画素スイッチング素子として用いた場
合、低寄生容量のため画素電位が安定し高階調化が可能
となる。
トランジスタが知られていた。これはガラス基板上１１
にゲート電極１２があり、その上層にゲート絶縁膜１３
とｉ型非晶質シリコン層（ｉ層）１４が積層され、ゲー
ト電極１２直上のｉ層１４上に保護絶縁膜２０が、また
その両側にイオン注入によって形成されたｎ層あるいは
ｐ層のソース，ドレイン領域１６が構成されている。こ
のような構造のトランジスタは、イオン注入によるｎ層
あるいはｐ層１６の形成とそれに引き続く金属シリサイ
ド１８の形成がゲート電極１２を用いた背面露光によっ
て自己整合的に形成した保護絶縁膜１５を用いて行える
ため、ソース，ドレイン電極（金属シリサイド部分も含
む）１９とゲート電極１２間の寄生容量を極めて小さく
することができる。このためこのトランジスタをアクテ
ィブ型液晶表示の画素スイッチング素子として用いた場
合、低寄生容量のため画素電位が安定し高階調化が可能
となる。
【０００３】
【発明が解決しようとする課題】従来の方法では、イオ
ン注入により形成したｎ層あるいはｐ層１６上に金属シ
リサイド１８を形成しようとする際、イオン注入による
ｎ層あるいはｐ層１６形成（図８）後、試料を真空中か
ら大気中に出していた。このときｎ層あるいはｐ層１６
表面はイオン注入により欠陥が大量に発生し、大気中の
酸素と結合しやすい状態になっているためｎ層あるいは
ｐ層１６表面には速やかに自然酸化膜２１が形成（図１
１）されてしまう。自然酸化膜２１が存在するとｎ型あ
るいはｐ型となった非晶質シリコンと金属の合金反応は
全く進行せず金属シリサイド１８は形成できない。この
ため自然酸化膜２１を弗酸処理により除去し、イオン注
入により欠陥が大量に発生したｎ層あるいはｐ層１６表
面を水素原子で安定化（図１２）した後、速やかにこの
上に金属膜１７を堆積して金属と非晶質シリコンとの合
金反応により金属シリサイド１８を形成（図１３）する
必要があった。
ン注入により形成したｎ層あるいはｐ層１６上に金属シ
リサイド１８を形成しようとする際、イオン注入による
ｎ層あるいはｐ層１６形成（図８）後、試料を真空中か
ら大気中に出していた。このときｎ層あるいはｐ層１６
表面はイオン注入により欠陥が大量に発生し、大気中の
酸素と結合しやすい状態になっているためｎ層あるいは
ｐ層１６表面には速やかに自然酸化膜２１が形成（図１
１）されてしまう。自然酸化膜２１が存在するとｎ型あ
るいはｐ型となった非晶質シリコンと金属の合金反応は
全く進行せず金属シリサイド１８は形成できない。この
ため自然酸化膜２１を弗酸処理により除去し、イオン注
入により欠陥が大量に発生したｎ層あるいはｐ層１６表
面を水素原子で安定化（図１２）した後、速やかにこの
上に金属膜１７を堆積して金属と非晶質シリコンとの合
金反応により金属シリサイド１８を形成（図１３）する
必要があった。
【０００４】また、従来の方法では弗酸処理による自然
酸化膜２１除去工程（図１１〜１２）中、弗酸により保
護絶縁膜（第一保護絶縁膜）１５がエッチングされパタ
ンが縮小されるため、イオン注入していない領域に金属
シリサイド１８が形成され金属シリサイド１８とｎ層あ
るいはｐ層１６以外の非晶質シリコン層とが接触してし
まい、寄生容量の増加やｎ層あるいはｐ層１６以外の領
域で正孔電流が流れてしまう等といった問題があった。
そこでこの問題を解決するため、従来は耐弗酸性の高い
保護絶縁膜（第二保護絶縁膜）２０を新たに形成（図９
〜１０）する必要があり、結果として製造工程数が増加
してしまうという問題があった。
酸化膜２１除去工程（図１１〜１２）中、弗酸により保
護絶縁膜（第一保護絶縁膜）１５がエッチングされパタ
ンが縮小されるため、イオン注入していない領域に金属
シリサイド１８が形成され金属シリサイド１８とｎ層あ
るいはｐ層１６以外の非晶質シリコン層とが接触してし
まい、寄生容量の増加やｎ層あるいはｐ層１６以外の領
域で正孔電流が流れてしまう等といった問題があった。
そこでこの問題を解決するため、従来は耐弗酸性の高い
保護絶縁膜（第二保護絶縁膜）２０を新たに形成（図９
〜１０）する必要があり、結果として製造工程数が増加
してしまうという問題があった。
【０００５】本発明の目的は、このような従来の問題点
を除去し、図１４に示すような低寄生容量の薄膜電界効
果トランジスタの製造工程の簡略化を実現し、これを用
いた製品の低コスト化および歩留まりの向上を可能にす
る製造方法と製造装置を提供することにある。
を除去し、図１４に示すような低寄生容量の薄膜電界効
果トランジスタの製造工程の簡略化を実現し、これを用
いた製品の低コスト化および歩留まりの向上を可能にす
る製造方法と製造装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明の製造方法は、マ
スクを用いたイオン注入により形成したソース，ドレイ
ン領域の非晶質シリコン層上に金属膜を堆積して非晶質
シリコンと金属との合金反応により金属シリサイドを形
成する方法であって、イオン注入と金属膜の堆積を真空
中で連続的に行うことを特徴とする。
スクを用いたイオン注入により形成したソース，ドレイ
ン領域の非晶質シリコン層上に金属膜を堆積して非晶質
シリコンと金属との合金反応により金属シリサイドを形
成する方法であって、イオン注入と金属膜の堆積を真空
中で連続的に行うことを特徴とする。
【０００７】また本発明の製造装置は、真空不純物添加
装置と真空金属膜形成装置との間に真空を維持したまま
の状態で試料を搬送する通路を設けたことを特徴とす
る。ただし、ここで言う真空中とは１００Ｔｏｒｒ以下
の減圧下での非酸化雰囲気中でも良く、大気と直接触れ
ないことを意味する。
装置と真空金属膜形成装置との間に真空を維持したまま
の状態で試料を搬送する通路を設けたことを特徴とす
る。ただし、ここで言う真空中とは１００Ｔｏｒｒ以下
の減圧下での非酸化雰囲気中でも良く、大気と直接触れ
ないことを意味する。
【０００８】また、真空を維持しながら試料を収納でき
かつ大気中で搬送可能なカセットと真空不純物添加装置
内から真空中で試料を該カセットへ導入する機構を備え
ている真空不純物添加装置および真空金属膜形成装置内
に真空中で試料を該カセットから導入する機構を備えて
いる真空金属膜形成装置との併用によっても同様の効果
が得られる。
かつ大気中で搬送可能なカセットと真空不純物添加装置
内から真空中で試料を該カセットへ導入する機構を備え
ている真空不純物添加装置および真空金属膜形成装置内
に真空中で試料を該カセットから導入する機構を備えて
いる真空金属膜形成装置との併用によっても同様の効果
が得られる。
【０００９】
【作用】真空不純物添加装置４と真空金属膜形成装置５
とを真空維持状態で結合し、ｉ層１４へのイオン注入と
金属シリサイド１８の形成を真空中で連続的に行うこと
により、イオン注入後の試料６表面が大気にさらされる
ことが無くなるため、イオン注入により欠陥が大量に発
生したｎ層あるいはｐ層１６表面上に欠陥を終端する形
で形成される自然酸化膜２１の形成を抑止でき、このた
め自然酸化膜２１の全くない状態の金属膜１７とｎ層あ
るいはｐ層界面が実現でき良好な金属シリサイド１８が
形成される。またこれによって保護絶縁膜（第一保護絶
縁膜）１５を除去し、再度新たな保護絶縁膜（第二保護
絶縁膜）２０を形成する一連の工程を省略することがで
き製造工程数を減らすことができる。
とを真空維持状態で結合し、ｉ層１４へのイオン注入と
金属シリサイド１８の形成を真空中で連続的に行うこと
により、イオン注入後の試料６表面が大気にさらされる
ことが無くなるため、イオン注入により欠陥が大量に発
生したｎ層あるいはｐ層１６表面上に欠陥を終端する形
で形成される自然酸化膜２１の形成を抑止でき、このた
め自然酸化膜２１の全くない状態の金属膜１７とｎ層あ
るいはｐ層界面が実現でき良好な金属シリサイド１８が
形成される。またこれによって保護絶縁膜（第一保護絶
縁膜）１５を除去し、再度新たな保護絶縁膜（第二保護
絶縁膜）２０を形成する一連の工程を省略することがで
き製造工程数を減らすことができる。
【００１０】また真空不純物添加装置４内で、イオン注
入後の試料６を真空を維持しながら試料を収納できかつ
大気中で搬送可能なカセット８内に真空中で収納し、さ
らに真空中でそのカセット８から真空金属膜形成装置５
内へと試料６を導入することにより、真空不純物添加装
置４と真空金属膜形成装置５とが真空維持状態で結合さ
れていなくてもこのカセット８により試料６の真空保管
が可能であるため上記と同様の効果を得ることができ
る。さらには試料６の長期保管、遠距離への移動によっ
ても自然酸化膜２１が形成されないという効用がある。
入後の試料６を真空を維持しながら試料を収納できかつ
大気中で搬送可能なカセット８内に真空中で収納し、さ
らに真空中でそのカセット８から真空金属膜形成装置５
内へと試料６を導入することにより、真空不純物添加装
置４と真空金属膜形成装置５とが真空維持状態で結合さ
れていなくてもこのカセット８により試料６の真空保管
が可能であるため上記と同様の効果を得ることができ
る。さらには試料６の長期保管、遠距離への移動によっ
ても自然酸化膜２１が形成されないという効用がある。
【００１１】
【実施例】図１は請求項２の発明の製造装置を用いた一
実施例を示したものである。真空不純物添加装置４と真
空金属膜形成装置５は、真空を維持できる試料搬送路１
により一体化されており、試料６はこの試料搬送路１内
を真空を破らずに相互移動できるようになっている。ま
たこの試料搬送路１はゲートバルブを有しており、これ
によって各装置内の真空度を独立して制御できるように
なっている。また試料搬送路１内は調圧バルブ３を介し
真空装置とつながっているため、この調圧バルブ３を調
整することにより試料搬送路１内の真空度を各装置内の
真空度にそれぞれ調整できるようになっている。
実施例を示したものである。真空不純物添加装置４と真
空金属膜形成装置５は、真空を維持できる試料搬送路１
により一体化されており、試料６はこの試料搬送路１内
を真空を破らずに相互移動できるようになっている。ま
たこの試料搬送路１はゲートバルブを有しており、これ
によって各装置内の真空度を独立して制御できるように
なっている。また試料搬送路１内は調圧バルブ３を介し
真空装置とつながっているため、この調圧バルブ３を調
整することにより試料搬送路１内の真空度を各装置内の
真空度にそれぞれ調整できるようになっている。
【００１２】また、図２は請求項３および４の発明の製
造装置を用いた一実施例を示したものである。真空不純
物添加装置４の片側にはイオン注入した試料を真空中で
不純物添加装置４内から図３に示すようなカセット８へ
と導入する機構（試料搬入装置）７ａが備え付けられて
いる。このカセット８は、真空中で複数枚の試料を平行
に収納することができ、かつオーリング１０とシャッタ
ー９の密着により大気中でも真空維持が可能な構造とな
っている。またこのカセット８は、金属で作られてお
り、大気中での搬送作業によっても十分真空が維持でき
る強度を備えている。一方真空金属膜形成装置５の片側
には、真空中でこのカセット８から試料６を装置内へと
導入する機構（試料搬入装置）７ｂが備えつけられてい
る。以上の導入機構により、イオン注入から金属シリサ
イド１８形成までの間にカセット８を大気中に出しても
カセット８自身が真空を維持できるため試料６が大気に
さらされることはなく、これによって自然酸化膜２１の
形成を抑止できる。
造装置を用いた一実施例を示したものである。真空不純
物添加装置４の片側にはイオン注入した試料を真空中で
不純物添加装置４内から図３に示すようなカセット８へ
と導入する機構（試料搬入装置）７ａが備え付けられて
いる。このカセット８は、真空中で複数枚の試料を平行
に収納することができ、かつオーリング１０とシャッタ
ー９の密着により大気中でも真空維持が可能な構造とな
っている。またこのカセット８は、金属で作られてお
り、大気中での搬送作業によっても十分真空が維持でき
る強度を備えている。一方真空金属膜形成装置５の片側
には、真空中でこのカセット８から試料６を装置内へと
導入する機構（試料搬入装置）７ｂが備えつけられてい
る。以上の導入機構により、イオン注入から金属シリサ
イド１８形成までの間にカセット８を大気中に出しても
カセット８自身が真空を維持できるため試料６が大気に
さらされることはなく、これによって自然酸化膜２１の
形成を抑止できる。
【００１３】以下、請求項２の発明の製造装置を用いた
本発明の製造方法の実施例を図１および図４〜７を用い
て説明する。
本発明の製造方法の実施例を図１および図４〜７を用い
て説明する。
【００１４】ガラス基板１１上にゲート電極１２を形成
し、次にゲート絶縁膜１３とｉ層１４を成膜して、ゲー
ト電極１２直上のｉ層１４上に保護絶縁膜１５を形成す
る（図４）。このようにして作製した試料６は、まず図
１の真空不純物添加装置４内に導入し、イオン注入して
ｎ層あるいはｐ層（ソース，ドレイン領域）１６を形成
する（図５）。イオン注入された試料６は、真空不純物
添加装置４側のゲートバルブ２ａを開け試料搬送路１内
に移動される。このとき試料搬送路１内は真空不純物添
加装置４内と同程度の真空度に調整されている。そして
ゲートバルブ２ａを閉め試料搬送路１内で真空金属膜形
成装置５内と同程度の真空度にした後、真空金属膜形成
装置５側のゲートバルブ２ｂを開け真空金属膜形成装置
５内に試料６を導入し、ゲートバルブ２ｂを閉じる。次
にこの装置内で試料６上に金属膜１７を堆積し、非晶質
シリコンと金属との合金反応により金属シリサイド１８
を形成する（図６）。その後試料６を装置外に取り出
し、ソース，ドレイン電極１９を形成する（図７）。従
来はイオン注入後、試料６を必ず大気中に取り出すため
ｎ型あるいはｐ型となった非晶質シリコン層１６表面に
は自然酸化膜２１が形成（図１１）されてしまい、この
状態のままでは金属シリサイド１８の形成ができなかっ
た。このため図９〜１２までの一連の工程が必要であっ
た。しかしこの製造装置と製造方法によりイオン注入後
のｎ層あるいはｐ層１６表面の自然酸化膜２１の形成を
抑止できるようになり、このため図９〜１２に示す一連
の工程を行うことなく良好な金属シリサイド１８の形成
が可能となった。
し、次にゲート絶縁膜１３とｉ層１４を成膜して、ゲー
ト電極１２直上のｉ層１４上に保護絶縁膜１５を形成す
る（図４）。このようにして作製した試料６は、まず図
１の真空不純物添加装置４内に導入し、イオン注入して
ｎ層あるいはｐ層（ソース，ドレイン領域）１６を形成
する（図５）。イオン注入された試料６は、真空不純物
添加装置４側のゲートバルブ２ａを開け試料搬送路１内
に移動される。このとき試料搬送路１内は真空不純物添
加装置４内と同程度の真空度に調整されている。そして
ゲートバルブ２ａを閉め試料搬送路１内で真空金属膜形
成装置５内と同程度の真空度にした後、真空金属膜形成
装置５側のゲートバルブ２ｂを開け真空金属膜形成装置
５内に試料６を導入し、ゲートバルブ２ｂを閉じる。次
にこの装置内で試料６上に金属膜１７を堆積し、非晶質
シリコンと金属との合金反応により金属シリサイド１８
を形成する（図６）。その後試料６を装置外に取り出
し、ソース，ドレイン電極１９を形成する（図７）。従
来はイオン注入後、試料６を必ず大気中に取り出すため
ｎ型あるいはｐ型となった非晶質シリコン層１６表面に
は自然酸化膜２１が形成（図１１）されてしまい、この
状態のままでは金属シリサイド１８の形成ができなかっ
た。このため図９〜１２までの一連の工程が必要であっ
た。しかしこの製造装置と製造方法によりイオン注入後
のｎ層あるいはｐ層１６表面の自然酸化膜２１の形成を
抑止できるようになり、このため図９〜１２に示す一連
の工程を行うことなく良好な金属シリサイド１８の形成
が可能となった。
【００１５】次に、請求項３および４の発明の製造装置
を用いた本発明の製造方法の実施例を図２〜７を用いて
説明する。
を用いた本発明の製造方法の実施例を図２〜７を用いて
説明する。
【００１６】前述の実施例と同様にして図４の状態まで
作製した試料６は、図２に示すようにまず真空不純物添
加装置４内に導入され、イオン注入される。このあと真
空不純物添加装置４内のゲートバルブ２ａを開け、そし
て真空不純物添加装置４に備え付けられている試料搬入
装置７ａ内のカセット８へと導入する。このとき真空不
純物添加装置４に備え付けられている試料搬入装置７ａ
内は真空不純物添加装置４内と同程度の真空度に調整さ
れている。このため試料６は真空状態のままカセット８
内に収納され、シャッター９により密閉される（図
３）。密閉されたカセット８はその後大気中に出され、
真空金属膜形成装置５に備え付けられている試料搬入装
置７ｂ内へと導入される。そして試料搬入装置７ｂ内を
真空金属膜形成装置５内と同程度の真空度にした後、真
空金属膜形成装置５内のゲートバルブ２ｂを開け、試料
６をカセット８から真空金属膜形成装置５内へ導入す
る。導入された試料６はそこで金属膜１７を堆積し、金
属シリサイド１８を形成して、その後大気中に取り出さ
れる。以上述べたカセット８と真空不純物添加装置４お
よび真空金属膜形成装置５を用いることにより、試料６
はイオン注入から金属シリサイド１８形成までの間大気
にさらされることがなくなるため、前述の実施例と同様
の効果を得ることができる。またこのカセット８により
試料６の真空保管が可能であるため、試料６の長期保
管、遠距離への移動によっても自然酸化膜２１が形成さ
れないという効用がある。
作製した試料６は、図２に示すようにまず真空不純物添
加装置４内に導入され、イオン注入される。このあと真
空不純物添加装置４内のゲートバルブ２ａを開け、そし
て真空不純物添加装置４に備え付けられている試料搬入
装置７ａ内のカセット８へと導入する。このとき真空不
純物添加装置４に備え付けられている試料搬入装置７ａ
内は真空不純物添加装置４内と同程度の真空度に調整さ
れている。このため試料６は真空状態のままカセット８
内に収納され、シャッター９により密閉される（図
３）。密閉されたカセット８はその後大気中に出され、
真空金属膜形成装置５に備え付けられている試料搬入装
置７ｂ内へと導入される。そして試料搬入装置７ｂ内を
真空金属膜形成装置５内と同程度の真空度にした後、真
空金属膜形成装置５内のゲートバルブ２ｂを開け、試料
６をカセット８から真空金属膜形成装置５内へ導入す
る。導入された試料６はそこで金属膜１７を堆積し、金
属シリサイド１８を形成して、その後大気中に取り出さ
れる。以上述べたカセット８と真空不純物添加装置４お
よび真空金属膜形成装置５を用いることにより、試料６
はイオン注入から金属シリサイド１８形成までの間大気
にさらされることがなくなるため、前述の実施例と同様
の効果を得ることができる。またこのカセット８により
試料６の真空保管が可能であるため、試料６の長期保
管、遠距離への移動によっても自然酸化膜２１が形成さ
れないという効用がある。
【００１７】
【発明の効果】本発明により試料はイオン注入から金属
シリサイド形成までの間一度も大気にさらされることは
なく、イオン注入後のｎ層あるいはｐ層表面の自然酸化
膜の形成を抑止でき、弗酸処理を行わなくても良好な金
属シリサイドの形成が可能となる。このため図９〜１２
に示す薄膜電界効果トランジスタを作製する工程が大幅
に削減できた。従って製造コストの大幅低減と歩留りの
向上が期待できる。
シリサイド形成までの間一度も大気にさらされることは
なく、イオン注入後のｎ層あるいはｐ層表面の自然酸化
膜の形成を抑止でき、弗酸処理を行わなくても良好な金
属シリサイドの形成が可能となる。このため図９〜１２
に示す薄膜電界効果トランジスタを作製する工程が大幅
に削減できた。従って製造コストの大幅低減と歩留りの
向上が期待できる。
【図１】本発明の製造方法と製造装置の一実施例を説明
するための断面図である。
するための断面図である。
【図２】本発明の製造方法と製造装置の一実施例を説明
するための断面図である。
するための断面図である。
【図３】本発明のカセットと試料搬入装置の概念図であ
る。
る。
【図４】本発明の製造方法を説明するための各工程にお
ける試料断面図である。
ける試料断面図である。
【図５】本発明の製造方法を説明するための各工程にお
ける試料断面図である。
ける試料断面図である。
【図６】本発明の製造方法を説明するための各工程にお
ける試料断面図である。
ける試料断面図である。
【図７】本発明の製造方法を説明するための各工程にお
ける試料断面図である。
ける試料断面図である。
【図８】従来の製造方法を説明するための各工程におけ
る試料断面図である。
る試料断面図である。
【図９】従来の製造方法を説明するための各工程におけ
る試料断面図である。
る試料断面図である。
【図１０】従来の製造方法を説明するための各工程にお
ける試料断面図である。
ける試料断面図である。
【図１１】従来の製造方法を説明するための各工程にお
ける試料断面図である。
ける試料断面図である。
【図１２】従来の製造方法を説明するための各工程にお
ける試料断面図である。
ける試料断面図である。
【図１３】従来の製造方法を説明するための各工程にお
ける試料断面図である。
ける試料断面図である。
【図１４】従来の製造方法を説明するための各工程にお
ける試料断面図である。
ける試料断面図である。
１ 試料搬送路 ２ａ，２ｂ ゲートバルブ ３ 調圧バルブ ４ 真空不純物添加装置 ５ 真空金属膜形成装置 ６ 試料 ７ａ，７ｂ 試料搬入装置 ８ カセット（試料箱） ９ シャッター １０ オーリング １１ ガラス基板 １２ ゲート電極 １３ ゲート絶縁膜 １４ ｉ層（ｉ型非晶質シリコン層） １５ 第一保護絶縁膜 １６ ｎ層（ｎ型非晶質シリコン層）あるいはｐ層（ｐ
層非晶質シリコン層）：ソース、ドレイン領域 １７ 金属膜 １８ 金属シリサイド １９ ソース、ドレイン電極 ２０ 第二保護絶縁膜 ２１ 自然酸化膜
層非晶質シリコン層）：ソース、ドレイン領域 １７ 金属膜 １８ 金属シリサイド １９ ソース、ドレイン電極 ２０ 第二保護絶縁膜 ２１ 自然酸化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/28 Ａ 7738−4Ｍ
Claims (4)
- 【請求項１】 マスクを用いてイオン注入により形成し
たソース，ドレイン領域の非晶質シリコン層上に金属膜
を堆積して非晶質シリコンと金属との合金反応により金
属シリサイドを形成する方法であって、イオン注入と金
属膜の堆積を真空中で連続的に行うことを特徴とする薄
膜電界効果トランジスタの製造方法。 - 【請求項２】 真空不純物添加装置と真空金属膜形成装
置との間に真空を維持したままの状態で試料を搬送する
通路を設けたことを特徴とする製造装置。 - 【請求項３】 真空を維持しながら試料を収納できかつ
大気中で搬送可能なカセットと真空不純物添加装置内か
ら真空中で試料を該カセットへ導入する機構を備えてい
ることを特徴とする真空不純物添加装置。 - 【請求項４】 真空を維持しながら試料を収納できかつ
大気中で搬送可能なカセットと真空金属膜形成装置内に
真空中で試料を該カセットから導入する機構を備えてい
ることを特徴とする真空金属膜形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30295391A JPH05206164A (ja) | 1991-11-19 | 1991-11-19 | 薄膜電界効果トランジスタの製造方法と製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30295391A JPH05206164A (ja) | 1991-11-19 | 1991-11-19 | 薄膜電界効果トランジスタの製造方法と製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206164A true JPH05206164A (ja) | 1993-08-13 |
Family
ID=17915139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30295391A Pending JPH05206164A (ja) | 1991-11-19 | 1991-11-19 | 薄膜電界効果トランジスタの製造方法と製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206164A (ja) |
-
1991
- 1991-11-19 JP JP30295391A patent/JPH05206164A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5372958A (en) | Process for fabricating a thin film semiconductor device | |
| US6069041A (en) | Process for manufacturing non-volatile semiconductor memory device by introducing nitrogen atoms | |
| US6091152A (en) | Semiconductor device and method for fabricating the same | |
| US5946598A (en) | Process of fabricating metal gate electrode | |
| US5767558A (en) | Structures for preventing gate oxide degradation | |
| US4929567A (en) | Method of manufacturing a self-aligned GaAs MESFET with T type tungsten gate | |
| US6677212B1 (en) | Elevated source/drain field effect transistor and method for making the same | |
| JPH09102494A (ja) | 半導体装置の保護膜およびその形成方法 | |
| EP0208851B1 (en) | Fabricating a semiconductor device by means of molecular beam epitaxy | |
| JPH098313A (ja) | 半導体装置の製造方法および液晶表示装置の製造方法 | |
| US6373108B1 (en) | Semiconductor device having reduced sheet resistance of source/drain regions | |
| JPH05206164A (ja) | 薄膜電界効果トランジスタの製造方法と製造装置 | |
| US4752815A (en) | Method of fabricating a Schottky barrier field effect transistor | |
| JP3210568B2 (ja) | 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 | |
| JP2575314B2 (ja) | 半導体装置の製造方法 | |
| JP2630195B2 (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JP3208604B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH05251378A (ja) | 半導体装置の製造方法 | |
| JPH07297151A (ja) | 半導体装置の製造方法 | |
| JPH0554271B2 (ja) | ||
| JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
| JP3075799B2 (ja) | 半導体装置の製造方法 | |
| JPS6376377A (ja) | 半導体集積回路装置の製造方法 | |
| JP3257042B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3357038B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000711 |