JP2575314B2

JP2575314B2 - 半導体装置の製造方法

Info

Publication number: JP2575314B2
Application number: JP18293288A
Authority: JP
Inventors: 泰久大村; 勝俊泉
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1988-07-22
Filing date: 1988-07-22
Publication date: 1997-01-22
Anticipated expiration: 2012-01-22
Also published as: JPH0232545A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は高速度動作を行なう半導体装置を安定性良く
製作する半導体装置の製造方法に関するものである。

〔従来の技術〕

第４図は従来の半導体装置の構成を示す要部断面図で
ある。同図において、１は第一の導電形の単結晶半導体
基板、２は半導体装置間を横方向に電気的に絶縁するた
めの絶縁膜、３はゲート絶縁膜、4aは半導体を使用した
ゲート電極、4bは半導体合金薄膜を使用したゲート電
極、5aは第二の導電形のソース領域、5bは半導体合金属
により形成されたソース領域、6aは第二の導電形のドレ
イン領域、6bは半導体合金層により形成されたドレイン
領域、７はゲート電極4a,4bの側壁に形成された絶縁
膜、８は配線間を電気的に絶縁するための絶縁膜、９は
ソース電極、10はドレイン電極、11a〜11cは窒化チタン
膜、12はゲート電極4a,4bの側壁に形成された絶縁膜で
ある。

このように構成される半導体装置において、ゲート電
極4a,4bおよびソース領域5a,5b並びにドレイン領域6a,6
bは、半導体のみにより形成されていた。また、半導体
装置の動作速度は、主に実効チヤネル長（ソース・ドレ
イン間距離）で規定されるが、実際にはゲート電極薄膜
のシート抵抗及びソース・ドレイン領域のシート抵抗は
有限値を有するので、微細化した半導体装置ではゲート
中を信号が伝播する時間を無視できなくなると共にソー
ス・ドレインのシート抵抗によるドレイン電流の減少及
び利得の減少が起る。即ち、LSIの動作速度或は集積度
を向上するために半導体装置の全体の寸法を縮小する
と、前記寄生効果のため、半導体装置の動作速度は単純
な縮小則で予測されるような特性に比して著しく悪化す
る。従来、半導体薄膜のみでシート抵抗を下げる努力が
行われたが、これまでのところ、500nm以下の薄厚で10
オーム以下にすることはできていない。この問題を解決
するため、近年、半導体合金膜を使用する方法が提案さ
れた。例えばシリコンとチタンとの合金（チタン・シリ
サイド）膜の場合、シート抵抗を数オーム程度まで下げ
うることが知られている。しかしながら、例えばシリコ
ンを半導体基板として使用する半導体装置の製造工程に
おいては、弗化水素酸がシリコン表面の清浄化に常用さ
れるが、弗化水素酸がシリサイドを著しく侵すため、シ
リサイド表面を清浄化するために弗化水素酸を使えない
という欠点があつた。また配線用の金属として、常用さ
れているアルミニウム（Al）をチタン・シリサイド上に
堆積した場合、堆積後の熱処理により、Alがシリサイド
と反応して下地のシリサイド層のみならず、その下のシ
リコン層に到達して半導体装置のゲート絶縁膜或はソー
ス・ドレイン接合の電気的特性を劣化させるという問題
があつた。

このようなチタン・シリサイド膜の性質とは逆に、窒
化チタン膜は弗化水素酸にほとんど侵されず、アルミニ
ウムとも反応しにくく、また比較的低い比抵抗値を有す
る導体であることから、前述の問題を解決するために使
用された。窒化チタン膜の特徴を活用して考案されたの
が第４図に示した半導体装置である。同図において、ゲ
ート電極4a,4bの下層に半導体層を残してあるのは、半
導体装置のしきい値電圧の制御性の確保及び半導体合金
膜とゲート絶縁膜３との反応の回避のためである。

この構造を実現するために考案された従来の製造方法
の一例を第５図に示す。同図において、１は第一の導電
形の単結晶半導体基板、２は半導体装置間を横方向に電
気的に絶縁するための絶縁膜、３はゲート絶縁膜、4aは
半導体を使用したゲート電極、4bは半導体とチタンとの
合金薄膜を使用したゲート電極、13はチタン薄膜であ
る。

従来の方法では、同図（ａ）に示しているように半導
体基板１上に半導体装置を横方向に分離する絶縁膜２と
ゲート絶縁膜３を形成し、更にゲート絶縁膜３上にゲー
ト電極用半導体薄膜４を形成する。次に同図（ｂ）に示
すようにゲート電極用半導体薄膜４を所定の寸法に加工
してゲート電極４″を形成した後、このゲート電極４″
を第一の絶縁膜12で覆う。引続き半導体基板１の主面側
に第二の絶縁膜７を堆積した後、反応性イオンエツチン
グ法などの手法でこの絶縁膜７の形成されている半導体
基板１の主面側をエツチングしてゲート電極の側面のみ
に第二の絶縁膜７を残す。その後、ソースとなるべき領
域とドレインとなるべき領域とゲート電極となる領域と
に例えばイオン注入法によりそれらの領域を第二導電形
とすべくそれぞれ所望の量の不純物を導入し、それらの
不純物を例えば900℃で15分程度熱処理することにより
活性化した後、それらの領域の表面を露出させ、半導体
基板１の主面側に合金化するチタン薄膜を堆積する。次
に同図（ｃ）に示すように半導体基板１を例えばアルゴ
ン・ガス雰囲気中で所定の温度、例えば550℃〜600℃で
約30分間熱処理してチタンと半導体との合金膜からなる
ゲート電極4b,ソース領域5b,ドレイン領域6bを形成した
後に未反応チタンを除去する。その後、窒素ガス雰囲気
中で所定の温度、例えば850℃〜900℃で約30分間熱処理
してゲート電極4b,ソース領域5b,ドレイン領域6b上に窒
化チタン膜11a,11b,11cを形成する。次に同図（ｄ）に
示すように電極間を電気的に絶縁する絶縁膜８を形成し
た後にコンタクト・ホールを開け、窒化チタン膜11a,11
bの一部を露出させた後にソース電極９とドレイン電極1
0とを形成する。

〔発明が解決しようとする課題〕

上記の製造方法では、三つの大きな問題が発生する。
これを第６図を用いて説明する。同図において、14は窒
化チタン膜11c中に含有されている金属不純物である。
問題点の第１は次に述べる通りである。即ち第５図
（ｂ）でチタン薄膜を半導体膜上に堆積する方法として
通常スパツタ法が採用されているが、この方法の場合、
堆積される薄膜の純度はターゲツトの純度以上にはなら
ない。ターゲツト純度の最高値は現在のところ99.9999
％である。そのため、第５図（ｂ）から第５図（ｃ）に
至る過程でチタンと半導体膜とを反応させるために試料
を熱処理するとき、或はシリサイド表面を窒化すると
き、ターゲツトからチタン薄膜に混入した鉄（Fe）等の
遷移金属元素或はナトリウム（Na），カリウム（Ｋ）等
のアルカリ金属不純物14が同時にゲート絶縁膜の方向に
向かつて拡散する。これらの金属不純物14のため、半導
体装置の動作特性が熱的不安定性とゲート絶縁膜３の耐
圧低下を引き起こす。また、前述した不純物金属の拡散
係数は合金化反応するチタン原子の拡散係数よりも大き
く、ソース領域5a,ドレイン領域6aの底面近傍或はより
深い位置まで金属が拡散する。これにより、半導体装置
のドレイン・基板間やソース・ドレイン間の漏れ電流が
著しく増加するという点である。第２にこれまでチタン
膜を半導体膜の表面に堆積するとき、この半導体膜を露
出させてからチタン膜の堆積装置に装着するため、その
過程で半導体膜表面に空気中の酸素が吸着するのを避け
られなかつた。これにより、チタン膜を堆積した際にチ
タン膜と半導体膜との界面に酸素を多量に含む層が残留
する。この状態で熱処理すると、チタン膜と半導体膜と
の界面の酸素を多量に含む層が反応を抑制し、実質的に
反応温度が高くなるだけでなく、均一な反応の障害とな
り、ゲート電極4aと4bとの界面，ソース領域5aと5bとの
界面及びドレイン領域6aと6bとの界面が平坦ではなくな
る。そのため、半導体装置の動作特性のバラツキの原因
となるだけでなく、合金膜がゲート絶縁膜３に到達する
と、多くの場合、合金がゲート絶縁膜３を侵食して半導
体基板１に混入するという問題が有つた。第３に堆積し
たチタン膜中の放射性元素がソフト・エラーを誘発する
という問題があつた。

このような問題点のため、これまでこの種の半導体装
置とその製造方法は、その利点にも拘らず殆ど完成され
ていない。

したがつて本発明は、前述した従来の問題に鑑みてな
されたものであり、その目的とするところは、チタンと
半導体膜との合金膜と半導体膜を併用したゲート電極或
は同合金膜と半導体膜を併用したソース・ドレイン領域
の低抵抗化を図る上で上記膜構成を有する半導体装置の
動作特性全体の向上，その安定性及び歩留まりを向上す
ることができる半導体装置の製造方法を提供することに
ある。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、第１にゲート電極
母材料として半導体膜を使用し、かつこの半導体膜上に
半導体窒化膜を堆積すると共に半導体ソース領域と半導
体ドレイン領域上に半導体窒化膜を堆積した後、前記半
導体領域中及び前記半導体窒化膜中にイオン注入法によ
りチタン（Ti）を導入し、その後、熱処理により半導体
・チタン合金層と窒化チタン層とを同時に形成するこ
と、第２にゲート電極側壁に遮蔽物を設けることによ
り、ソース領域とドレイン領域及びゲート電極領域にTi
をイオン注入することにより形成したチタン化合物層間
をそれぞれ電気的に絶縁分離する。

〔作用〕

本発明においては、製造した合金膜と下部半導体層或
は下部半導体領域の界面が滑らかであり、また不要な不
純物が混入しないので、半導体装置の動作特性の安定化
と歩留まり向上が図れる。

〔実施例〕

以下、図面を用いて本発明の実施例を詳細に説明す
る。

第１図（ａ）〜（ｆ）は本発明による半導体装置の製
造方法の一実施例を説明する工程の断面図であり、前述
の図と同一部分には同一符号を付してある。同図におい
て、まず、同図（ａ）に示すように第一導電形の半導体
例えばシリコン基板１′上に半導体装置を横方向に分離
する絶縁膜、例えばシリコン酸化膜２′とゲート絶縁
膜、例えばシリコン酸化膜３′とを形成し、更にこのシ
リコン酸化膜３′上にゲート電極用薄膜、例えば多結晶
シリコン膜４′を形成する。次に同図（ｂ）に示すよう
に多結晶シリコン膜４′を所定の寸法に加工してゲート
電極４″となしたる後、このゲート電極４″とソース領
域５とドレイン領域６となる領域を露出させた後、この
ゲート電極４″とソース領域５とドレイン領域６との全
表面を絶縁物層例えばシリコン酸化膜15で覆い、さらに
シリコン基板１′の主面側を例えばシリコン酸化膜15と
は異なる絶縁膜、例えばシリコン窒化膜16で覆う。次に
同図（ｃ）に示すようにゲート電極４″側壁部のみに絶
縁膜16′を残すべくシリコン基板１′の主面側を反応性
イオンエツチング法などによりシリコン窒化膜16をレジ
スト等のマスクを用いずにエツチングする。その後、シ
リコン基板１′の主面側のうちゲート電極４″，ソース
領域５となる半導体領域，ドレイン領域６となる半導体
領域を露出させた後、再びこれらの領域上に絶縁膜、例
えばシリコン酸化膜17を形成する。しかる後、ソースあ
るいはドレイン領域を形成するべくこれら領域に第二導
電形領域を形成できる不純物を導入し、かつそれらを活
性化させる。次に同図（ｄ）に示すように絶縁膜16′の
みを選択的に除去し、引続きシリコン基板１′の主面側
のうちゲート電極４″，ソース領域５となる半導体領
域，ドレイン領域６となる半導体領域を露出させた後、
再びこれらの領域上に絶縁膜、例えばシリコン窒化膜18
を形成する。その後、シリコン基板１′の主面側を半導
体、例えばシリコン膜19で覆う。その後、レジスト等を
用いてシリコン基板１′の主面側に配置されている個々
の半導体装置の領域のみ前記シリコン膜19が露出するよ
うにマスクを形成する。その後、前記シリコン基板１の
主面を例えば反応性イオンエツチング法等によりエツチ
ングして半導体装置のゲート電極４″側面と半導体装置
を形成しない領域とにシリコン膜19a〜19dを残す。この
後、シリコン基板１′の主面側にチタン（Ti）を所定の
エネルギー、例えば30KeVで所定の量、例えば１×10¹⁷c
m^-2だけイオン注入する。次に同図（ｅ）に示すように
シリコン基板１′を所定の温度、例えば700℃で熱処理
することにより、Tiと半導体シリコン及びTiとシリコン
窒化膜18を反応させる。その結果、ソース領域５及びド
レイン領域６にチタン・シリサイド膜4b,5b,6b及び窒化
チタン膜22a〜22eが形成される。またこのとき、シリコ
ン膜19a〜19dの上表面にもチタン・シリサイド膜21a〜2
1dが形成される。この物質は弗化水素酸に侵され易い性
質があるので、シリコン基板１′を弗化水素酸に浸漬し
てチタン・シリサイド膜22a〜22cのみを除去する。さら
に残つていると予想されるシリコン膜19a′〜19d′をプ
ラズマ・エツチング法等で除去する。最後に同図（ｆ）
に示すように絶縁膜、例えばシリコン酸化膜８をシリコ
ン基板１′の主面側に堆積し、所定の場所にコンタクト
・ホールを形成し、その後、ソース電極９及びドレイン
電極10を形成する。

なお、同図（ｂ）〜同図（ｄ）で説明した工程につい
ては、前述した実施例の工程の順序に限定されをもので
はなく、以下に示すような方法でも良い。すなわち、前記の工程において、ソース領域5,ドレイン領域5,ド
レイン領域6,ゲート電極４″の低抵抗化を図るための不
純物イオン注入はチタンのイオン注入後に実施してもよ
い。

前記の工程において、同図（ｃ）の絶縁膜16′を除去
した後、シリコン酸化膜17を残したままシリコン膜19を
堆積し、シリコン膜19を同図（ｄ）に示している様に加
工した後に露出したシリコン酸化膜17を除去し、シリコ
ン半導体が露出したソース領域5,ドレイン領域6,ゲート
電極４″上のみにシリコン窒化膜18を形成し、その後、
チタンをイオン注入するという工程を実施してもよい。

また、前述の同図（ｄ）に示した工程において、シリ
コン窒化膜18を堆積した後にその上に引続きシリコン酸
化膜17を形成し、更にその上にシリコン膜19を形成し、
同図（ｄ）の様にシリコン膜19を加工し、露出したシリ
コン酸化膜17を除去し、その後、チタンをイオン注入す
るという工程を実施してもよい。

第２図は、実際にシリコン半導体表面にp⁺−ｎ接合を
形成し、その後、本発明の方法に基づいて窒化シリコン
膜とシリコン半導体領域中にイオン注入法によりチタン
を導入し、熱処理を行なつたp⁺−ｎ接合の逆方向電流対
逆方向電圧特性の測定例である。p⁺−ｎ接合の主な製作
条件を下記表１に示す。p⁺−ｎ接合の逆方向電流を印加
電圧−5Vで比較すると、従来の方法でチタンシリサイド
を形成すると逆方向電流値が約１桁増加するのに対し、
本発明の方法で製作すると、電流の増加、即ち特性の劣
化が少ないことが分かる。

第３図は、実際にシリコン半導体表面にn⁺−ｐ接合を
形成し、その後、本発明の方法に基づいて窒化シリコン
膜とシリコン半導体領域中にイオン注入法によりチタン
を導入し、熱処理を行なつたn⁺−ｐ接合の逆方向電流対
逆方向電圧特性の測定例である。n⁺−ｐ接合の主な製作
条件を表２に示す。n⁺−ｐ接合の逆方向電流を印加電圧
5Vで比較すると、従来の方法でチタンシリサイドを形成
すると逆方向電流値が約６桁増加するだけでなく、降伏
電圧が劣化するのに対し、本発明の方法で製作すると、
電流の増加を約２桁に抑えることができ、また降伏電圧
の劣化もないことが分かる。

〔発明な効果〕以上説明したように本発明によれば、以下に示すよう
な効果が得られる。

（１）半導体膜へのチタンの導入をイオン注入法により
行うので、半導体装置内に不要な不純物の混入をもたら
さない。このため、チタンを導入した層の低抵抗化を図
れると同時に半導体装置の動作特性の劣化を防止でき、
歩留まりが向上する。

（ii）またイオン注入法を用いてチタンを直接半導体に
導入するので、従来の方法の様にチタン膜と半導体膜と
の界面に存在する多量の酸素により反応が阻害される問
題が生じない。このため、例えばチタンとシリコンとの
合金膜を形成する場合、従来より100〜150度低い700℃
程度で合金化できる。

（iii）従来より低温で合金化できるため、合金過程で
半導体装置のソース・ドレイン領域等の不純物濃度分布
に殆ど影響を与えることがない。これは例えば半導体装
置を小型化するにあたつて必要な浅いソース・ドレイン
接合を形成する上で極めて有利である。

（iv）イオン注入によりチタンを半導体膜に直接導入す
るので、本来反応の進み方は均一であり、両者の界面は
滑らかになる。これにより、半導体装置の歩留まりを改
善できる。

（ｖ）窒化チタン膜をチタンのイオン注入後の熱処理に
より同時に形成できるので、工程の簡素化を図れる。

（vi）窒化チタン層／半導体合金層の領域を自己整合的
に製造できるので、半導体装置の小型化，高性能化を促
進できる。

【図面の簡単な説明】

第１図（ａ）〜（ｆ）は本発明による半導体装置の製造
方法の一実施例を説明する工程の断面図、第２図は実際
にシリコン半導体表面にp⁺−ｎ接合を形成しその後本発
明の方法に基づいて窒化シリコン膜とシリコン半導体領
域中にイオン注入法によりチタンを導入し熱処理を行な
つたp⁺−ｎ接合の逆方向電流対逆方向電圧特性の測定結
果を示す図、第３図は、実際にシリコン半導体表面にn⁺
−ｐ接合を形成し、その後本発明の方法に基づいて窒化
シリコン膜とシリコン半導体領域中にイオン注入法によ
りチタンを導入し熱処理を行なつたn⁺−ｐ接合の逆方向
電流対逆方向電圧特性の測定結果を示す図、第４図は従
来の半導体装置の断面図、第５図（ａ）〜（ｄ）は従来
の半導体装置の製造方法を説明する工程の断面図、第６
図は従来の半導体装置の製造方法の問題点を説明する半
導体装置の要部断面図である。１′……第一導電形のシリコン基板（半導体基板）、
２′……シリコン酸化膜（絶縁膜）、３′……シリコン
酸化膜（ゲート絶縁膜）、４′……多結晶シリコン膜、
４″……ゲート電極、4b……チタン・シリサイド膜、５
……ソース領域（第二導電形の半導体領域）、5a……第
二導電形のソース領域、5b……チタン・シリサイド膜、
６……ドレイン領域、6a……第二導電形のドレイン領
域、6b……チタン・シリサイド膜、８……シリコン酸化
膜、９……ソース電極、10……ドレイン電極、11a〜11c
……窒化チタン膜、12……絶縁膜、15……シリコン酸化
膜、16……シリコン窒化膜、16′……絶縁膜、17……シ
リコン酸化膜、18……シリコン窒化膜、19,19a〜19d,19
a′〜19d′……シリコン膜、20……Tiイオン、21a〜21d
……Tiをイオン注入したシリコン膜、22a〜22c……窒化
チタン膜。

Claims

(57)【特許請求の範囲】

【請求項１】電界効果型半導体装置の製造方法におい
て、半導体基板上の第一の絶縁膜上に形成されたゲート
電極の側面のうち直下の第一の絶縁膜の上表面に対して
法線方向の二側面の少なくとも一部に少なくとも一種類
の膜種からなる第二の絶縁膜群を形成する工程と、前記
ゲート電極上の少なくとも一部，ソース領域となる半導
体領域，ドレイン領域となる半導体領域もしくはこれら
の半導体領域上の少なくとも一部に半導体窒化膜を形成
する工程と、前記第二の絶縁膜群に隣接して半導体膜を
形成する工程と、前記ゲート電極，ソース領域となる半
導体領域，ドレイン領域となる半導体領域及び半導体窒
化膜中にチタンをイオン注入する工程とを含むことを特
徴とした半導体装置の製造方法。