JPH0520244A

JPH0520244A - 情報処理装置

Info

Publication number: JPH0520244A
Application number: JP3169980A
Authority: JP
Inventors: Wataru Kikuchi; 亘菊池; Kenichi Abo; 憲一阿保; Kiminari Ogura; 仁成小椋; Tatsuya Yamaguchi; 達也山口
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-07-10
Filing date: 1991-07-10
Publication date: 1993-01-29

Abstract

(57)【要約】【目的】本発明は、情報処理装置に関し、データ転送
効率及び処理効率の向上で性能をより高めることが可能
となる装置の提供を目的とする。【構成】独立のサブチャネル（Ａ，Ｂ）を有するＤＭ
Ａコントローラ１４と、ＣＰＵ１６と、第１ディスク制
御部２２Ａと、第２ディスク制御部２２Ｂを備え、メモ
リ１２の同一データがメモリバス１０を介してＤＭＡ１
４によりディスク装置２０Ａ，２０Ｂへ２重化書込され
る装置において、２重化ＤＭＡバスモードとサブチャネ
ルＡ又はＢを指定するデータがシステムバス１８を介し
て設定される２重化モード設定部２４と、設定部２４に
２重化ＤＭＡバスモードが設定されていたときでメモリ
１８からディスク装置２０Ａ又は２０ＢへデータがＤＭ
Ａ転送されるときに前記データが示すサブチャネルＡ又
はＢと両ディスク制御部２２Ａ及び２２Ｂとを接続する
２重化ＤＭＡバス対応部２６と、を設けた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリ上のデータがデ
ィスク装置へＤＭＡ転送される情報処理装置にかかり、
特に、ディスク装置への書込みが２重化された情報処理
装置に関する。多くの情報処理装置においてはＤＭＡ
転送で処理が高速化されており、また、ディスク装置へ
のデータ書込みを２重化することで重要なデータの保存
が確実化される。

【０００２】

【従来の技術】図６には従来例が示されており、メモリ
バス１０がメモリ１２（プログラムを含むデータを格
納）から引き出されている。

【０００３】そのメモリバス１０にはＤＭＡコントロー
ラ１４とＣＰＵ１６が接続されており、ＤＭＡコントロ
ーラ１４からはＤＭＡバス３０が、ＣＰＵ１６からはシ
ステムバス１８が、各々引き出されている。

【０００４】ＤＭＡコントローラ１４は２つのサブチャ
ネルＡ，Ｂを有しており、サブチャネルＡにはディスク
制御部２２Ａ，ＩＯ制御部３２Ａが、サブチャネルＢに
はディスク制御部２２Ｂ，ＩＯ制御部３２Ｂが、各々接
続されている。

【０００５】また、ディスク制御部２２Ａ，２２Ｂ及び
ＩＯ制御部３２Ａ，３２Ｂはシステムバス１８を介して
ＣＰＵ１６に接続されており、ディスク制御部２２Ａ，
ディスク制御部２２Ｂにはデバイスインタフェースを介
してディスク装置２０Ａ，２０Ｂ（同図においては各々
２台）が各々接続されている。

【０００６】ここで、メモリ１２上の同一データがディ
スク装置２０Ａ（いずれかの１台）とディスク装置２０
Ｂ（いずれかの１台）へ二重に書込まれる場合、そのデ
ータはサブチャネルＡ，Ｂの双方を介してディスク制御
部２２Ａ，２２Ｂへ転送され、これらからディスク装置
２０Ａ，２０Ｂに各々書き込まれる。

【０００７】

【発明が解決しようとする課題】従来においては、両サ
ブチャネルＡ，Ｂを用いてデータが転送されるので、メ
モリバス１０及びＤＭＡバス３０のデータ転送効率が低
下する。

【０００８】また、サブチャネルＡ，Ｂの双方が専有さ
れるので、ＩＯ制御部３２Ａ，３２Ｂが動作できず、従
って、装置の処理効率が低下する。

【０００９】これらデータ転送効率，処理効率の低下は
装置の規模拡大とともに顕著となり、装置性能の著しい
低下を招く。

【００１０】本発明は上記従来の事情に鑑みてなされた
ものであり、その目的は、データの転送効率と処理の効
率とを高めることが可能となる情報処理装置を提供する
ことにある。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る情報処理装置は図１のように構成され
ている。

【００１２】同図において、第１発明の装置は、独立し
たサブチャネルＡ，Ｂを有しメモリバス１０を介してメ
モリ１２に接続されたＤＭＡコントローラ１４と、メモ
リバス１０を介してメモリ１２に接続されたＣＰＵ１６
と、ＣＰＵ１６から引き出されたシステムバス１８と一
方のサブチャネルＡとディスク装置２０Ａが接続されシ
ステムバス１８又は一方のサブチャネルＡの要求に応じ
接続のディスク装置２０Ａについてアクセス制御を行な
う第１のディスク制御部２２Ａと、ＣＰＵ１６から引き
出されたシステムバス１８と他方のサブチャネルＢとデ
ィスク装置２０Ｂが接続されシステムバス１８又は他方
のサブチャネルＢより与えられた要求に応じ接続のディ
スク装置２０Ｂについてアクセス制御を行なう第２のデ
ィスク制御部２２Ｂと、２重化ＤＭＡバスモードといず
れかのサブチャネルＡ又はＢを指定するデータとがシス
テムバス１８を介して設定される２重化モード設定部２
４と、２重化モード設定部２４に２重化ＤＭＡバスモー
ドが設定されていたときでメモリ１２からいずれかのデ
ィスク装置２０Ａ又は２０ＢへデータがＤＭＡ転送され
るときに２重化モード設定部２４で設定の前記データが
示すサブチャネルＡ又はＢと両ディスク制御部２２Ａ及
び２２Ｂとを接続する２重化ＤＭＡバス対応部２６と、
を備える。

【００１３】また第２発明の装置は、独立したサブチャ
ネルＡ，Ｂを有しメモリバス１０を介してメモリ１２に
接続されたＤＭＡコントローラ１４と、メモリバス１０
を介してメモリ１２に接続されたＣＰＵ１６と、ＣＰＵ
１６から引き出されたシステムバス１８と一方のサブチ
ャネルＡとディスク装置２０Ａが接続されシステムバス
１８又は一方のサブチャネルＡより与えられた要求に応
じ接続のディスク装置２０Ａについてアクセス制御を行
なう第１のディスク制御部２２Ａと、ＣＰＵ１６から引
き出されたシステムバス１８と他方のサブチャネルＢと
ディスク装置２０Ｂが接続されシステムバス１８又はサ
ブチャネルＢより与えられた要求に応じ接続のディスク
装置２０Ｂについてアクセス制御を行なう第２のディス
ク制御部２２Ｂと、２重化ＤＭＡバスモードといずれか
のサブチャネルＡ又はＢを指定するデータとがシステム
バス１８を介して設定される２重化モード設定部２４
と、２重化モード設定部２４に２重化ＤＭＡバスモード
が設定されていたときでメモリ１２からいずれかのディ
スク装置２０Ａ又は２０ＢへデータがＤＭＡ転送される
ときには２重化モード設定部２４に設定の前記データが
示すサブチャネルＡ又はＢと両ディスク制御部２２Ａ及
び２２Ｂを接続し、メモリ１２へいずれかのディスク装
置２０Ａ又は２０ＢからデータがＤＭＡ転送されるとき
には２重化モード設定部２４に設定の前記データが示す
サブチャネルＡ又はＢと該ディスク装置２０Ａ又は２０
Ｂとを接続する２重化ＤＭＡバス対応部２６と、を備え
る。

【００１４】さらに第３発明の装置は、独立したサブチ
ャネルＡ，Ｂを有しメモリバス１０を介してメモリ１２
に接続されたＤＭＡコントローラ１４と、メモリバス１
０を介してメモリ１２に接続されたＣＰＵ１６と、ＣＰ
Ｕ１６から引き出されたシステムバス１８と一方のサブ
チャネルＡとディスク装置２０Ａが接続されシステムバ
ス１８又は一方のサブチャネルＡより与えられた要求に
応じ接続のディスク装置２０Ａについてアクセス制御を
行なう第１のディスク制御部２２Ａと、ＣＰＵ１６から
引き出されたシステムバス１８と他方のサブチャネルＢ
とディスク装置２０Ｂが接続されシステムバス１８又は
サブチャネルＢより与えられた要求に応じ接続のディス
ク装置２０Ｂについてアクセス制御を行なう第２のディ
スク制御部２２Ｂと、２重化ＤＭＡバスモードといずれ
かのサブチャネルＡ又はＢを指定するデータとがシステ
ムバス１８を介して設定される２重化モード設定部２４
と、２重化モード設定部２４に２重化バスモードが設定
されていたときでメモリ１８からいずれかのディスク装
置２０Ａ又は２０ＢへデータがＤＭＡ転送されるときに
２重化モード設定部２４に設定の前記データが示すサブ
チャネルＡ又はＢと両ディスク制御部２２Ａ及び２２Ｂ
とを接続する２重化ＤＭＡバス対応部２６と、２重化モ
ード設定部２４に２重化システムバスモードが設定され
ていたときでＣＰＵ１６からいずれかのディスク装置２
０Ａ又は２０Ｂへデータが転送されるときにシステムバ
ス１８と両ディスク制御部２２Ａ及び２２Ｂとを接続す
る２重化システムバス対応部２８と、を備える。

【００１５】そして第４発明の装置は、独立したサブチ
ャネルＡ，Ｂを有しメモリバス１０を介してメモリ１２
に接続されたＤＭＡコントローラ１４と、メモリバス１
０を介してメモリ１２に接続されたＣＰＵ１６と、ＣＰ
Ｕ１６から引き出されたシステムバス１８と一方のサブ
チャネルＡとディスク装置２０Ａが接続されシステムバ
ス１８又は一方のサブチャネルＡより与えられた要求に
応じ接続のディスク装置２０Ａについてアクセス制御を
行なう第１のディスク制御部２２Ａと、ＣＰＵ１６から
引き出されたシステムバス１８と他方のサブチャネルＢ
とディスク装置２０Ｂが接続されシステムバス１８又は
サブチャネルＢより与えられた要求に応じ接続のディス
ク装置２０Ｂについてアクセス制御を行なう第２のディ
スク制御部２２Ｂと、２重化ＤＭＡバスモードといずれ
かのサブチャネルＡ又はＢを指定するデータとがシステ
ムバス１８を介して設定される２重化モード設定部２４
と、２重化モード設定部２４に２重化バスモードが設定
されていたときでメモリ１８からいずれかのディスク装
置２０Ａ又は２０ＢへデータがＤＭＡ転送されるときに
２重化モード設定部２４に設定の前記データが示すサブ
チャネルＡ又はＢと両ディスク制御部２２Ａ及び２２Ｂ
とを接続する２重化ＤＭＡバス対応部２６と、２重化モ
ード設定部２４に２重化システムバスモードが設定され
ていたときでＣＰＵ１６からいずれかのディスク装置２
０Ａ又は２０Ｂへデータが転送されるときにはシステム
バス１８と両ディスク制御部２２Ａ及び２２Ｂとを接続
し、ＣＰＵ１６へいずれかのディスク装置２０Ａ又は２
０Ｂからデータが転送されるときには２重化モード設定
部２４に設定の前記データが示すサブチャネルＡ又はＢ
に対応のディスク装置２０Ａ又は２０Ｂとシステムバス
１８とを接続する２重化システムバス対応部２８と、を
備える。

【００１６】

【作用】第１の発明では、一方のサブチャネルＡ又はＢ
を用いてディスク装置２０Ａ，２０Ｂの双方へメモリ１
２上のデータがＤＭＡ転送される。

【００１７】また第２の発明では、ディスク上のデータ
がディスク装置２０Ａ，２０Ｂのいずれかからチャネル
Ａ，Ｂの一方を介してメモリ１２へＤＭＡ転送される。

【００１８】さらに第３の発明では、システムバス１８
（ＣＰＵ１６）の側からディスク書込みが行なわれる場
合において、そのデータがディスク装置２０Ａ，２０Ｂ
の双方へ転送される。

【００１９】そして第４の発明では、システムバス１８
（ＣＰＵシステムバス１６）の側へディスクデータが読
み出される場合において、ディスク装置２０Ａ，２０Ｂ
の一方から目的のデータが転送される。

【００２０】

【実施例】以下、図面に基づいて本発明にかかる情報処
理装置の好適な実施例を説明する。図２には実施例が示
されており、メモリバス１０がメモリ１２から引き出さ
れている。

【００２１】そのメモリ１２はＤＭＡコントローラ１
４，ＣＰＵ１６によりメモリバス１０を介してアクセス
されており、ＤＭＡコントローラ１４からはＤＭＡバス
３０が、ＣＰＵ１６からはシステムバス１８が引き出さ
れている。

【００２２】そして、システムバス１８はアドレスバ
ス，データバス，コントロールバス（データ転送の制御
に使用）で構成されており、アドレスバスには制御部ア
ドレス，制御部内部のレジスタアドレスが出力される
（図２参照）。

【００２３】このシステムバス１８にＤＭＡコントロー
ラ１４が接続されており、ＤＭＡコントローラ１４はサ
ブチャネルＡ，Ｂを有している。

【００２４】またＤＭＡバス３０はチャネルＡ，ＢのＤ
ＭＡ要求信号線，ＤＭＡ応答信号線とデータバスを備え
ており、ＤＭＡバス３０とシステムバス１８にディスク
制御部２２Ａ，２２Ｂ及びＩＯ制御部３２Ａ，３２Ｂが
接続されている。

【００２５】さらに、２台のディスク装置２０Ａがディ
スク制御部２２Ａに接続されており、同様に２台のディ
スク装置２０Ｂがディスク制御部２２Ｂに接続されてい
る。

【００２６】そして、ディスク制御部２２Ａ，２２Ｂと
ＤＭＡバス３０との間には２重化ＤＭＡバス対応部２６
Ａ，２６Ｂが各々挿入されており、システムバス１８と
の間には二重化システムバス対応部２８Ａ，２８Ｂが各
々挿入されている。

【００２７】また、システムバス１８には２重化モード
設定部２４が接続されており、その２重化モード設定部
２４に２重化ＤＭＡバス対応部２６Ａ，２６Ｂ，２重化
システムバス対応部２８Ａ，２８Ｂが接続されている。

【００２８】本実施例では２重化ＤＭＡバス対応部２６
Ａ，２６Ｂが各種のゲート素子で、２重化システムバス
対応部２８Ａ，２８Ｂがデコーダ２８０，アンドのゲー
ト素子２８２，マルチブレクサ２８４で、２重化モード
設定部２４が４ビットのレジスタで、各々構成されてい
る。

【００２９】さらに、ＣＰＵ１６からシステムバス１８
を介して２重化モード設定部２４へ２重化ＤＭＡバスモ
ード（Ａ），２重化ＤＭＡバスモード（Ｂ），２重化シ
ステムバスモード（Ａ），２重化システムバスモード
（Ｂ）が設定され、２重化ＤＭＡバスモード（Ａ），
（Ｂ）の２ビットは２重化ＤＭＡバス対応部２６Ａ，２
６Ｂに、２重化システムバスモード（Ｂ），（Ａ）は２
重化システムバス対応部２８Ａ，２８Ｂのアンドゲート
２８２に、各々与えられる。

【００３０】ここで、２重化ＤＭＡバス対応部２６Ａ
は、２重化ＤＭＡバスモードＡが２重化モード設定部２
４に設定されており、かつ、ディスクライトの信号Ａ又
はＢがディスク制御部２２Ａ又は２２Ｂから与えられた
場合、ＤＭＡ要求信号Ａ＿，Ｂ＿がディスク制御部２２
Ａ，２２Ｂの双方から与えられたときにはＤＭＡ要求信
号ＡをＤＭＡバス３０へ送出し、これ以外では、ＤＭＡ
要求信号Ａ＿をＤＭＡ要求Ａとしてそのまま出力する。

【００３１】さらに２重化ＤＭＡバスモード（Ｂ）が２
重化モード設定部２４に設定されており、かつ、ディス
クライト信号Ａ又はＢがディスク制御部２２Ａ又は２２
Ｂから与えられた場合、ＤＭＡ応答信号Ｂがディスク制
御部２２Ｂから与えられたときにはＤＭＡ応答信号Ａ＿
をディスク制御部２２Ａへ出力する。

【００３２】また２重化ＤＭＡバス対応部２６Ｂは、２
重化ＤＭＡバスモードＢが２重化モード設定部２４に設
定されており、かつ、ディスクライトの信号Ａ又はＢが
ディスク制御部２２Ａ又は２２Ｂから与えられた場合、
ＤＭＡ要求信号Ａ＿，ＤＭＡ要求信号Ｂ＿がディスク制
御部２２Ａ，２２Ｂの双方から与えられたときにはＤＭ
Ａ要求信号ＢをＤＭＡバス３０へ送出し、これ以外で
は、ＤＭＡ要求信号Ｂ＿をＤＭＡ要求Ｂとしてそのまま
出力する。

【００３３】さらに２重化ＤＭＡバスモード（Ａ）が２
重化モード設定部２４に設定されており、かつ、ディス
クライト信号Ａ又はＢがディスク制御部２２Ａ又は２２
Ｂから与えられた場合、ＤＭＡ応答信号Ａがディスク制
御部２２Ｂから与えられたときにＤＭＡ応答信号Ｂ＿を
ディスク制御部２２Ａへ出力する。

【００３４】そして２重化システムバス対応部２８Ａに
おいて、マルチブレクサ２８４の入力Ｓ０，Ｓ１には前
記の制御部アドレスとディスク制御部２２Ａのアドレス
がシステムバス１８から与えられる。

【００３５】またデコーダ２８０は制御部アドレスがデ
ィスク制御部２２Ｂのアドレスと一致したときにセレク
ト信号Ｂを’１’とし、２重化システムバスモード
（Ｂ）の場合でＣＰＵ１６がディスク制御部２２Ｂへラ
イトアクセスするときに、セレクトＢの信号を出力す
る。

【００３６】さらにマルチブレクサ２８４はゲート２８
２のセレクトＡの信号が入力された場合に入力Ｓ１側の
アドレス（ディスク制御部２２Ａのアドレス）を出力
し、それ以外の場合ではシステムバス１８から与えられ
た入力Ｓ０側の制御部アドレスを出力する。

【００３７】これに対し２重化システムバス対応部２８
Ａにおいては、マルチブレクサ２８４の入力Ｓ０，Ｓ１
に前記の制御部アドレスとディスク制御部２２Ｂのアド
レスがシステムバス１８から与えられる。

【００３８】またデコーダ２８０は制御部アドレスがデ
ィスク制御部２２Ａのアドレスと一致したときにセレク
ト信号Ａを’１’とし、２重化システムバスモード
（Ａ）の場合でＣＰＵ１６がディスク制御部２２Ａへラ
イトアクセスするときに、セレクトＡの信号を出力す
る。

【００３９】さらにマルチブレクサ２８４はゲート２８
２からセレクトＢの信号が入力された場合に入力Ｓ１側
のアドレス（ディスク制御部２２Ｂのアドレス）を出力
し、それ以外の場合ではシステムバス１８から与えられ
た入力Ｓ０側の制御部アドレスを出力する。

【００４０】本実施例では以上のように構成されてお
り、以下、その作用を場合分けして順に説明する。

【００４１】ディスク装置２０Ａ，２０Ｂへサブチャネ
ルＡのみを用いてメモリ１２上のデータがＤＭＡ転送さ
れる場合について（図３参照）ＣＰＵ１６がシステムバス１８を介してＤＭＡコン
トローラ１４のサブチャネルＡにデータを設定する（・
データ転送アドレス／・転送方向：メモリ→ディス
ク。）ＣＰＵ１６がシステムバス１８を介して２重化モー
ド設定部２４に２重化システムモード（Ａ），２重化Ｄ
ＭＡモード（Ａ）を設定する。

【００４２】ＣＰＵ１６がシステムバス１８を介し
てディスク制御部２２Ａに対してアクセスを行ない、デ
ィスク装置２０Ａにライト動作する制御（設定，起動
等）を行なう。これと同時に２重化システムバス対応部
２８Ｂによってディスク制御部２２Ｂもアクセスされ、
ディスク装置２０Ｂにライト動作する制御が行なわれ
る。

【００４３】ディスク制御部２２Ａ，２２Ｂはディ
スク装置２０Ａ，２０ＢにデータをライトするためにＤ
ＭＡ要求Ａ＿，Ｂ＿を各々出力する。

【００４４】２重化ＤＭＡバス対応部２６ＡはＤＭ
Ａ要求Ａ＿，Ｂ＿の両方が出力されると、ＤＭＡ要求Ａ
を出力する。

【００４５】ＤＭＡコントローラ１４はＤＭＡ要求
Ａを受信するとサブチャネルＡでメモリ１２からデータ
をリードしてデータ転送アドレスを更新する。そして、
ＤＭＡ応答Ａと共にリードしたデータをＤＭＡデータバ
ス３０に出力する。

【００４６】２重化ＤＭＡバス対応部２６Ａ，２６
ＢはＤＭＡ応答ＡでＤＭＡ応答Ａ＿，Ｂ＿をディスク制
御部２２Ａ，２２Ｂに出力する。

【００４７】ディスク制御部２２Ａ，２２ＢはＤＭ
Ａ応答Ａ＿，Ｂ＿の受信でＤＭＡデータバス３０のデー
タを入力し、そのデータをディスク装置２０Ａ，２０Ｂ
にライトする。

【００４８】ディスク制御部２２Ａ，２２Ｂがディ
スク装置２０Ａ，２０Ｂにライトするデータがある場合
は〜を繰り返し、ない場合は終了する。

【００４９】なお、ディスク制御部２２Ｂはサブチャネ
ルＢから切り離されているので、ＩＯ制御部Ａ２のＤＭ
Ａ転送が可能である。

【００５０】また、この処理中にＣＰＵ１６がディスク
制御部２２Ａのみにライトアクセスする場合、２重化シ
ステムモード（Ａ）を解除して行う。

【００５１】上記の２重化書込みが行なわれた後に、デ
ィスク読込みが行なわれる場合について（図４参照）ＣＰＵ１６がシステムバス１８を介してＤＭＡコン
トローラ３１４のサブチャネルＡにデータを設定する
（・データ転送アドレス／・転送方向：メモリ→ディス
ク）。

【００５２】ＣＰＵ１６がシステムバス１８を介し
て２重化モード設定部２４の２重化システムモード
（Ａ），２重化ＤＭＡモード（Ａ）を解除する。

【００５３】ＣＰＵ１６がシステムバス１８を介し
てディスク制御部２２Ａにアクセスし、ディスク装置２
０Ａにリード動作するための制御（設定，起動等）を行
なう。このとき、２重化システムバス対応部２８Ｂによ
ってディスク制御部２２Ｂはアクセスされない。

【００５４】ディスク制御部２２Ａはディスク装置
２０ＡからデータをリードしてＤＭＡ要求Ａ＿を出力す
る。

【００５５】２重化ＤＭＡバス対応部２６ＡはＤＭ
Ａ要求Ａ＿をそのままＤＭＡ要求Ａとして出力する。

【００５６】ＤＭＡコントローラ１４はＤＭＡ要求
Ａを受信するとＤＭＡ応答Ａを出力し、ＤＭＡバス３０
のデータ（ディスク制御部２２Ａからのデータ）を入力
する。そしてサブチャネルＡでメモリ１０にそのデータ
をライトしてデータ転送アドレスを更新する。

【００５７】２重化ＤＭＡバス対応部２６Ａ，２６
ＢはＤＭＡ応答ＡをそのままＤＭＡ応答Ａ＿としてディ
スク制御部２２Ａに出力する。２重化ＤＭＡバス対応部
２６ＢはＤＭＡ応答Ｂ＿をディスク制御部２２Ｂに出力
しない。

【００５８】ディスク制御部Ａ１はＤＭＡ応答Ａ＿
の受信でディスク装置２０ＡからリードしたデータをＤ
ＭＡデータバス３０に出力する。

【００５９】ディスク制御部２２Ａがディスク装置
２０Ａからリードするデータがある場合は〜を繰り
返し、ない場合は終了する。

【００６０】上記の例において、ディスク装置２０Ｂが
対象となる場合についてＣＰＵがシステムバス経由でＤＭＡＣのサブチャネ
ルＢにデータを設定する（・データ転送アドレス／・転
送方向：メモリ→ディスク）。

【００６１】２重化モード設定部２４はアクセスさ
れず、そのままとされる。

【００６２】ＣＰＵ１６がシステムバス１８を介し
てディスク制御部２２Ｂに対してアクセスを行ない、デ
ィスク装置２０Ｂにリード動作するための制御（設定，
起動等）を行なう。このとき、２重化システムバス対応
部２６Ａによってディスク制御部２２Ａはアクセスされ
ない。

【００６３】ディスク制御部２２Ｂはディスク装置
２０ＢからデータをリードしてＤＭＡ要求Ｂ＿を出力す
る。

【００６４】２重化ＤＭＡバス対応部２６ＢはＤＭ
Ａ要求Ｂ＿をそのままＤＭＡ要求Ｂとして出力する。

【００６５】ＤＭＡコントローラ１４はＤＭＡ要求
Ｂを受信するとＤＭＡ応答Ｂを出力し、ＤＭＡバス３０
のデータ（ディスク制御部２２Ｂからのデータ）を入力
する。そしてサブチャネルＢでメモリ１０にそのデータ
をライトしてデータ転送アドレスを更新する。

【００６６】２重化ＤＭＡバス対応部２６ＢはＤＭ
Ａ応答ＢをそのままＤＭＡ応答Ｂ＿としてディスク制御
部２２Ｂに出力する。２重化ＤＭＡバス対応部２６Ａは
ＤＭＡ応答Ａ＿をディスク制御部２２Ａに出力しない。

【００６７】ディスク制御部２２ＢはＤＭＡ応答Ｂ
＿の受信でディスク装置２０Ｂからリードしたデータを
ＤＭＡバス３０に出力する。

【００６８】ディスク制御部２２Ｂがディスク装置
２０Ｂからリードするデータがある場合は〜を繰り
返し、ない場合は終了する。

【００６９】ディスク装置２０Ａ，２０Ｂへサブチャネ
ルＡを介して通常の書込みが行なわれる場合ついて（図
５参照）ＣＰＵ１６がシステムバス１８を介してＤＭＡコン
トローラ１４のサブチャネルＡにデータを設定する（・
データ転送アドレス／・転送方向：メモリ→ディス
ク）。

【００７０】ＣＰＵ１６がシステムバス１８を介し
て２重化モード設定部２４の内容すべてを解除する。

【００７１】ＣＰＵ１６がシステムバス１８を介し
てディスク制御部２２Ａに対してアクセスを行ない、デ
ィスク装置２０Ａにライト動作するためにの制御（設
定，起動等）を行なう。このときに２重化システムバス
対応部２８Ｂによってディスク制御部２２Ｂはアクセス
されない。

【００７２】ディスク制御部２２Ａはディスク装置
２０ＡにデータをライトするためにＤＭＡ要求Ａ＿を出
力する。

【００７３】２重化ＤＭＡバス対応部２６ＡはＤＭ
Ａ要求Ａ＿の両方が出力されると、ＤＭＡ要求Ａを出力
する。

【００７４】ＤＭＡコントローラ１４はＤＭＡ要求
Ａを受信するとサブチャネルＡでメモリ１０からデータ
をリードしてデータ転送アドレスを更新する。そして、
ＤＭＡ応答Ａと共にリードしたデータをＤＭＡバス３０
に出力する。

【００７５】２重化ＤＭＡバス対応部２６ＡはＤＭ
Ａ応答ＡでＤＭＡ応答Ａ＿をディスク制御部２２Ａに出
力する。２重化ＤＭＡバス対応部２６ＢはＤＭＡ応答Ａ
でＤＭＡ応答Ｂ＿をディスク制御部２２Ｂに出力しな
い。

【００７６】ディスク制御部２２ＡはＤＭＡ応答Ａ
＿の受信でＤＭＡバス３０のデータを入力し、そのデー
タをディスク装置にライトする。

【００７７】ディスク制御部２２Ａがディスク装置
２２Ａにライトするデータがある場合は〜を繰り返
し、ない場合は終了する。

【００７８】ディスク装置２０Ａの通常書込みが行なわ
れる場合について

【００７９】２重化モード時に関して動作説明した第２
の例と同様。ただし、では２重化モード設定部２４の
内容が全て解除される。

【００８０】ディスク装置２０Ｂの通常書込みが行なわ
れる場合について

【００８１】２重化モード時に関して動作説明した第３
の例と同様。ただし、では２重化モード設定部２４の
内容が全て解除される。

【００８２】以上説明したように本実施例によれば、２
重化書込みの際に一方のサブチャネルＡ又はＢを用いて
データがディスク装置２０Ａ，２０Ｂの双方へ書き込ま
れるので、バス負荷を軽減してデータの転送効率を高め
ることが可能となる。

【００８３】また、このときに他方のサブチャネルでＩ
Ｏ制御部３２Ａ，３２Ｂをアクセスできるので、装置の
処理効率を高めることも可能となる。

【００８４】

【発明の効果】以上説明したように本発明によれば、デ
ータの転送効率と処理の効率を向上できるので、装置の
性能をより高めることが可能となる。

【図面の簡単な説明】

【図１】発明の原理説明図である。

【図２】実施例の構成説明図である。

【図３】実施例の作用説明図である。

【図４】実施例の作用説明図である。

【図５】実施例の作用説明図である。

【図６】従来例の構成説明図である。

【符号の説明】

１０メモリバス１２メモリ１４ＤＭＡコントローラ１６ＣＰＵ１８システムバス２０Ａ，２０Ｂディスク装置２２Ａ，２２Ｂディスク装置２４Ａ，２４Ｂ２重化モード設定部２６Ａ，２６Ｂ２重化ＤＭＡバス対応部２８Ａ，２８Ｂ２重化システムバス対応部３０ＤＭＡバス３２Ａ，３２ＢＩＯ制御部

───────────────────────────────────────────────────── フロントページの続き (72)発明者山口達也神奈川県川崎市中原区上小田中1015番地富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】独立したサブチャネル（Ａ，Ｂ）を有し
メモリバス（１０）を介してメモリ（１２）に接続され
たＤＭＡコントローラ（１４）と、メモリバス（１０）を介してメモリ（１２）に接続され
たＣＰＵ（１６）と、ＣＰＵ（１６）から引き出されたシステムバス（１８）
と一方のサブチャネル（Ａ）とディスク装置（２０Ａ）
が接続されシステムバス（１８）又は一方のサブチャネ
ル（Ａ）の要求に応じ接続のディスク装置（２０Ａ）に
ついてアクセス制御を行なう第１のディスク制御部（２
２Ａ）と、ＣＰＵ（１６）から引き出されたシステムバス（１８）
と他方のサブチャネル（Ｂ）とディスク装置（２０Ｂ）
が接続されシステムバス（１８）又は他方のサブチャネ
ル（Ｂ）より与えられた要求に応じ接続のディスク装置
（２０Ｂ）とについてアクセス制御を行なう第２のディ
スク制御部（２２Ｂ）と、２重化ＤＭＡバスモードといずれかのサブチャネル（Ａ
又はＢ）を指定するデータとがシステムバス（１８）を
介して設定される２重化モード設定部（２４）と、２重化モード設定部（２４）に２重化ＤＭＡバスモード
が設定されていたときでメモリ（１２）からいずれかの
ディスク装置（２０Ａ又は２０Ｂ）へデータがＤＭＡ転
送されるときに２重化モード設定部（２４）で設定の前
記データが示すサブチャネル（Ａ又はＢ）と両ディスク
制御部（２２Ａ及び２２Ｂ）とを接続する２重化ＤＭＡ
バス対応部（２６）と、を備えた、ことを特徴とする情報処理装置。
【請求項２】独立したサブチャネル（Ａ，Ｂ）を有し
メモリバス（１０）を介してメモリ（１２）に接続され
たＤＭＡコントローラ（１４）と、メモリバス（１０）を介してメモリ（１２）に接続され
たＣＰＵ（１６）と、ＣＰＵ（１６）から引き出されたシステムバス（１８）
と一方のサブチャネル（Ａ）とディスク装置（２０Ａ）
が接続されシステムバス（１８）又は一方のサブチャネ
ル（Ａ）より与えられた要求に応じ接続のディスク装置
（２０Ａ）についてアクセス制御を行なう第１のディス
ク制御部（２２Ａ）と、ＣＰＵ（１６）から引き出されたシステムバス（１８）
と他方のサブチャネル（Ｂ）とディスク装置（２０Ｂ）
が接続されシステムバス（１８）又はサブチャネル
（Ｂ）より与えられた要求に応じ接続のディスク装置
（２０Ｂ）についてアクセス制御を行なう第２のディス
ク制御部（２２Ｂ）と、２重化ＤＭＡバスモードといずれかのサブチャネル（Ａ
又はＢ）を指定するデータとがシステムバス（１８）を
介して設定される２重化モード設定部（２４）と、２重化モード設定部（２４）に２重化ＤＭＡバスモード
が設定されていたときでメモリ（１２）からいずれかの
ディスク装置（２０Ａ又は２０Ｂ）へデータがＤＭＡ転
送されるときには２重化モード設定部（２４）に設定の
前記データが示すサブチャネル（Ａ又はＢ）と両ディス
ク制御部（２２Ａ及び２２Ｂ）を接続し、メモリ（１
２）へいずれかのディスク装置（２０Ａ又は２０Ｂ）か
らデータがＤＭＡ転送されるときには２重化モード設定
部（２４）に設定の前記データが示すサブチャネル（Ａ
又はＢ）と該ディスク装置（２０Ａ又は２０Ｂ）とを接
続する２重化ＤＭＡバス対応部（２６）と、を備えた、ことを特徴とする情報処理装置。
【請求項３】独立したサブチャネル（Ａ，Ｂ）を有し
メモリバス（１０）を介してメモリ（１２）に接続され
たＤＭＡコントローラ（１４）と、メモリバス（１０）を介してメモリ（１２）に接続され
たＣＰＵ（１６）と、ＣＰＵ（１６）から引き出されたシステムバス（１８）
と一方のサブチャネル（Ａ）とディスク装置（２０Ａ）
が接続されシステムバス（１８）又は一方のサブチャネ
ル（Ａ）より与えられた要求に応じ接続のディスク装置
（２０Ａ）についてアクセス制御を行なう第１のディス
ク制御部（２２Ａ）と、ＣＰＵ（１６）から引き出されたシステムバス（１８）
と他方のサブチャネル（Ｂ）とディスク装置（２０Ｂ）
が接続されシステムバス（１８）又はサブチャネル
（Ｂ）より与えられた要求に応じ接続のディスク装置
（２０Ｂ）についてアクセス制御を行なう第２のディス
ク制御部（２２Ｂ）と、２重化ＤＭＡバスモードといずれかのサブチャネル（Ａ
又はＢ）を指定するデータとがシステムバス（１８）を
介して設定される２重化モード設定部（２４）と、２重化モード設定部（２４）に２重化バスモードが設定
されていたときでメモリ（１８）からいずれかのディス
ク装置（２０Ａ又は２０Ｂ）へデータがＤＭＡ転送され
るときに２重化モード設定部（２４）に設定の前記デー
タが示すサブチャネル（Ａ又はＢ）と両ディスク制御部
（２２Ａ及び２２Ｂ）とを接続する２重化ＤＭＡバス対
応部（２６）と、２重化モード設定部（２４）に２重化システムバスモー
ドが設定されていたときでＣＰＵ（１６）からいずれか
のディスク装置（２０Ａ又は２０Ｂ）へデータが転送さ
れるときにシステムバス（１８）と両ディスク制御部
（２２Ａ及び２２Ｂ）とを接続する２重化システムバス
対応部（２８）と、を備えた、ことを特徴とする情報処理装置。
【請求項４】独立したサブチャネル（Ａ，Ｂ）を有し
メモリバス（１０）を介してメモリ（１２）に接続され
たＤＭＡコントローラ（１４）と、メモリバス（１０）を介してメモリ（１２）に接続され
たＣＰＵ（１６）と、ＣＰＵ（１６）から引き出されたシステムバス（１８）
と一方のサブチャネル（Ａ）とディスク装置（２０Ａ）
が接続されシステムバス（１８）又は一方のサブチャネ
ル（Ａ）より与えられた要求に応じ接続のディスク装置
（２０Ａ）についてアクセス制御を行なう第１のディス
ク制御部（２２Ａ）と、ＣＰＵ（１６）から引き出されたシステムバス（１８）
と他方のサブチャネル（Ｂ）とディスク装置（２０Ｂ）
が接続されシステムバス（１８）又はサブチャネル
（Ｂ）より与えられた要求に応じ接続のディスク装置
（２０Ｂ）についてアクセス制御を行なう第２のディス
ク制御部（２２Ｂ）と、２重化ＤＭＡバスモードといずれかのサブチャネル（Ａ
又はＢ）を指定するデータとがシステムバス（１８）を
介して設定される２重化モード設定部（２４）と、２重化モード設定部（２４）に２重化バスモードが設定
されていたときでメモリ（１８）からいずれかのディス
ク装置（２０Ａ又は２０Ｂ）へデータがＤＭＡ転送され
るときに２重化モード設定部（２４）に設定の前記デー
タが示すサブチャネル（Ａ又はＢ）と両ディスク制御部
（２２Ａ及び２２Ｂ）とを接続する２重化ＤＭＡバス対
応部（２６）と、２重化モード設定部（２４）に２重化システムバスモー
ドが設定されていたときでＣＰＵ（１６）からいずれか
のディスク装置（２０Ａ又は２０Ｂ）へデータが転送さ
れるときにはシステムバス（１８）と両ディスク制御部
（２２Ａ及び２２Ｂ）とを接続し、ＣＰＵ（１６）へい
ずれかのディスク装置（２０Ａ又は２０Ｂ）からデータ
が転送されるときには２重化モード設定部（２４）に設
定の前記データが示すサブチャネル（Ａ又はＢ）に対応
のディスク装置（２０Ａ又は２０Ｂ）とシステムバス
（１８）とを接続する２重化システムバス対応部（２
８）と、を備えた、ことを特徴とする情報処理装置。