JPH0519904A - 電源制御回路 - Google Patents
電源制御回路Info
- Publication number
- JPH0519904A JPH0519904A JP3175459A JP17545991A JPH0519904A JP H0519904 A JPH0519904 A JP H0519904A JP 3175459 A JP3175459 A JP 3175459A JP 17545991 A JP17545991 A JP 17545991A JP H0519904 A JPH0519904 A JP H0519904A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- control circuit
- power
- circuit
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】 電源装置が他の原因で電源投入できなかった
場合、その後、その原因が解消しても突然電源が投入さ
れることがない電源制御回路を提供することを目的とす
る。 【構成】 外部装置に電源を出力する電源装置の動作を
制御するための、フリップフロップ回路を含む電源制御
回路において、このフリップフロップ回路がセットさ
れ、この電源装置をオンさせるための制御信号がこの電
源制御回路からこの電源装置に供給されてから一定時間
経過した後にこの電源装置の電源が他の原因により投入
されなかった場合、このフリップフロップ回路をリセッ
トすることを特徴とする電源制御回路。
場合、その後、その原因が解消しても突然電源が投入さ
れることがない電源制御回路を提供することを目的とす
る。 【構成】 外部装置に電源を出力する電源装置の動作を
制御するための、フリップフロップ回路を含む電源制御
回路において、このフリップフロップ回路がセットさ
れ、この電源装置をオンさせるための制御信号がこの電
源制御回路からこの電源装置に供給されてから一定時間
経過した後にこの電源装置の電源が他の原因により投入
されなかった場合、このフリップフロップ回路をリセッ
トすることを特徴とする電源制御回路。
Description
【０００１】
【産業上の利用分野】本発明は、例えばワークステーシ
ョンの電源関係であって、特にこの電源装置の制御回路
に関する。
ョンの電源関係であって、特にこの電源装置の制御回路
に関する。
【０００２】
【従来の技術】従来の電源装置の電源制御回路では、電
源をオンすべき制御信号が電源装置に供給された後に、
例えば電源装置の内部に発生した何等かのエラー信号に
より電源装置の電源が投入されなくとも、電源装置の内
部でのオンすべき状態（電源オンシーケンス）は解除さ
れない。
源をオンすべき制御信号が電源装置に供給された後に、
例えば電源装置の内部に発生した何等かのエラー信号に
より電源装置の電源が投入されなくとも、電源装置の内
部でのオンすべき状態（電源オンシーケンス）は解除さ
れない。
【０００３】
【発明が解決しようとする課題】従来は、例えば、電源
装置内部に発生した熱検知のエラー信号により電源が投
入されなかった場合、原因が除去される頃、すなわち、
かなり時間が経過してから突然電源が入るという操作上
不自然な問題があった。
装置内部に発生した熱検知のエラー信号により電源が投
入されなかった場合、原因が除去される頃、すなわち、
かなり時間が経過してから突然電源が入るという操作上
不自然な問題があった。
【０００４】そこで、この発明は、電源装置が電源投入
できなかった場合、自動的に電源制御回路が電源オンの
シーケンスをリセットする電源制御回路を提供すること
を目的とする。
できなかった場合、自動的に電源制御回路が電源オンの
シーケンスをリセットする電源制御回路を提供すること
を目的とする。
【０００５】
【課題を解決するための手段】本発明は、外部装置に電
源を出力する電源装置の動作を制御するための、フリッ
プフロップ回路を含む電源制御回路において、このフリ
ップフロップ回路がセットされ、この電源装置をオンさ
せるための制御信号がこの電源制御回路からこの電源装
置に供給されてから一定時間経過した後にこの電源装置
の電源が他の原因により投入されなかった場合、このフ
リップフロップ回路をリセットすることを特徴とする電
源制御回路を提供するものである。
源を出力する電源装置の動作を制御するための、フリッ
プフロップ回路を含む電源制御回路において、このフリ
ップフロップ回路がセットされ、この電源装置をオンさ
せるための制御信号がこの電源制御回路からこの電源装
置に供給されてから一定時間経過した後にこの電源装置
の電源が他の原因により投入されなかった場合、このフ
リップフロップ回路をリセットすることを特徴とする電
源制御回路を提供するものである。
【０００６】
【作用】上記構造により、電源をオンすべき指示が出て
も電源が投入されなければ、フリップフロップは一定期
間経過後リセットされるので、その後に電源が投入でき
ない原因が消滅しても忘れた頃に不用意に電源が入る等
の不具合が生じることはない。
も電源が投入されなければ、フリップフロップは一定期
間経過後リセットされるので、その後に電源が投入でき
ない原因が消滅しても忘れた頃に不用意に電源が入る等
の不具合が生じることはない。
【０００７】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は本発明の電源シーケンスの動作を示すタイ
ミングチャートである。また、図１６は、本発明の電源
制御回路を含む電源システムの概略図である。
する。図１は本発明の電源シーケンスの動作を示すタイ
ミングチャートである。また、図１６は、本発明の電源
制御回路を含む電源システムの概略図である。
【０００８】図１６において、電源装置１は、交流電流
ＡＣが供給されている。電源制御回路２は、モーメンタ
リーの電源スイッチＰ−ＳＷと、ブレイクスイッチＢ−
ＳＷとが接続されており、電源装置１の動作の制御のた
めの信号Ｐ−ＯＮを供給している。又、電源装置１から
出力電圧ＶDDを供給される。３はＵＮＩＸシステム等の
情報処理装置であり、電源装置１から電源ＶDDの供給を
受けており、電源制御装置２に、電源断禁止信号ＩＮＨ
を供給しており、電源がオフした場合、ＳＷＮＭＩが供
給される。
ＡＣが供給されている。電源制御回路２は、モーメンタ
リーの電源スイッチＰ−ＳＷと、ブレイクスイッチＢ−
ＳＷとが接続されており、電源装置１の動作の制御のた
めの信号Ｐ−ＯＮを供給している。又、電源装置１から
出力電圧ＶDDを供給される。３はＵＮＩＸシステム等の
情報処理装置であり、電源装置１から電源ＶDDの供給を
受けており、電源制御装置２に、電源断禁止信号ＩＮＨ
を供給しており、電源がオフした場合、ＳＷＮＭＩが供
給される。
【０００９】この電源制御回路２は、図１に示すような
動作仕様を有している。つまり、電源スイッチを一度押
すと主電源が入り、再度押すと主電源が切れる（基本動
作）。又、再投入防止期間中は、電源スイッチを押して
も電源は入らない（再投入防止）又、情報処理装置から
禁止信号が供給されているときは、電源スイッチを押し
ても、主電源が落ちることはない（強制オン）。
動作仕様を有している。つまり、電源スイッチを一度押
すと主電源が入り、再度押すと主電源が切れる（基本動
作）。又、再投入防止期間中は、電源スイッチを押して
も電源は入らない（再投入防止）又、情報処理装置から
禁止信号が供給されているときは、電源スイッチを押し
ても、主電源が落ちることはない（強制オン）。
【００１０】次に、図２は同電源制御回路のブレーク動
作を示すタイミングチャートである。図１６のＢ−ＳＷ
を押すと、図２に示すように、電源制御回路から情報処
理装置のＣＰＵにＮＭＩ（ノンマスカブル割込）信号が
供給される。これにより、電源停止時の処理がＣＰＵに
より行われる。
作を示すタイミングチャートである。図１６のＢ−ＳＷ
を押すと、図２に示すように、電源制御回路から情報処
理装置のＣＰＵにＮＭＩ（ノンマスカブル割込）信号が
供給される。これにより、電源停止時の処理がＣＰＵに
より行われる。
【００１１】又、図３は、同電源制御回路と電源装置と
の関係を示す回路図であり、図４は、同電源制御回路と
電源装置の動作を示すタイミングチャート、図５は、同
電源制御回路と電源装置の動作を示すタイミングチャー
トである。電源装置１は、電源制御回路２のスイッチが
閉じると、制御信号Ｐ−ＯＮがロウに下がり、電源装置
の主電源が入り、ＤＣ出力ＶDが得られる。この電源装
置１は、論理回路だけでなく、ディスク装置等にも電源
を供給する。このディスク装置は、スピンドルモータに
よって磁性体を高速回転させているため、電源断時、回
転が十分に落ちる前に電源が再投入されると、スピンド
ルモータ等に負担がかかる等の不具合が生じる可能性が
高い。このため、図５に示すような動作を行う再投入防
止タイマーが入っている。設定時間は、約５秒である。
次に、この電源制御回路を動作させる電源の供給につい
て述べる。
の関係を示す回路図であり、図４は、同電源制御回路と
電源装置の動作を示すタイミングチャート、図５は、同
電源制御回路と電源装置の動作を示すタイミングチャー
トである。電源装置１は、電源制御回路２のスイッチが
閉じると、制御信号Ｐ−ＯＮがロウに下がり、電源装置
の主電源が入り、ＤＣ出力ＶDが得られる。この電源装
置１は、論理回路だけでなく、ディスク装置等にも電源
を供給する。このディスク装置は、スピンドルモータに
よって磁性体を高速回転させているため、電源断時、回
転が十分に落ちる前に電源が再投入されると、スピンド
ルモータ等に負担がかかる等の不具合が生じる可能性が
高い。このため、図５に示すような動作を行う再投入防
止タイマーが入っている。設定時間は、約５秒である。
次に、この電源制御回路を動作させる電源の供給につい
て述べる。
【００１２】又、図６は、同電源制御回路のための電源
の供給を示すタイミングチャートであり、図７は、同電
源制御回路のための電源供給のための回路図である。本
実施例の電源制御回路を動作させるために供給される電
源ＶDは、図６、図７が示すように、出力電圧ＶDDがオ
ンの時はＤＣ出力ＶDD（５Ｖ）から、オフの時は制御信
号Ｐ−ＯＮから供給される。尚、この制御回路はＣＭＯ
Ｓで構成され、電源電流は５Ｖで数ｍＡ程度である。
の供給を示すタイミングチャートであり、図７は、同電
源制御回路のための電源供給のための回路図である。本
実施例の電源制御回路を動作させるために供給される電
源ＶDは、図６、図７が示すように、出力電圧ＶDDがオ
ンの時はＤＣ出力ＶDD（５Ｖ）から、オフの時は制御信
号Ｐ−ＯＮから供給される。尚、この制御回路はＣＭＯ
Ｓで構成され、電源電流は５Ｖで数ｍＡ程度である。
【００１３】図８は、同電源制御回路の動作を示すタイ
ミングチャートであり、図９は、同電源制御回路の回路
図である。図８、図９に示すように、電源スイッチはモ
ーメンタリータイプを用い、一度押してオン、もう一度
押してオフとして操作する。この制御には、Ｄタイプの
フリップフロップ回路ＨＣ７４等が用いられている。
又、この電源制御回路は、チャタリング防止回路、オン
・オフ保持、信号駆動回路に分けることができる。
ミングチャートであり、図９は、同電源制御回路の回路
図である。図８、図９に示すように、電源スイッチはモ
ーメンタリータイプを用い、一度押してオン、もう一度
押してオフとして操作する。この制御には、Ｄタイプの
フリップフロップ回路ＨＣ７４等が用いられている。
又、この電源制御回路は、チャタリング防止回路、オン
・オフ保持、信号駆動回路に分けることができる。
【００１４】電源スイッチの出力は、ＣＲによる時定数
回路とシュミットトリガーによるチャタリング防止回路
を経て、オン・オフ状態を保持するためのフリップフロ
ップのクロックに入る。このフリップフロップ回路は、
反転出力Ｑバーが入力Ｄに接続されており、クロックが
入力されるたびに、セット・リセットを繰り返す。
回路とシュミットトリガーによるチャタリング防止回路
を経て、オン・オフ状態を保持するためのフリップフロ
ップのクロックに入る。このフリップフロップ回路は、
反転出力Ｑバーが入力Ｄに接続されており、クロックが
入力されるたびに、セット・リセットを繰り返す。
【００１５】
【数１】 このフリップフロップ回路がセットされるとＱはハイレ
ベルとなり、トランジスタをオンし、Ｐ−ＯＮ信号をロ
ウレベルに駆動する。
ベルとなり、トランジスタをオンし、Ｐ−ＯＮ信号をロ
ウレベルに駆動する。
【００１６】次に、本発明の特徴である、同電源制御回
路の初期セット機能について述べる。図１０は、同電源
制御回路のリセット動作を示すタイミングチャートであ
り、図１１は、同電源制御回路のリセット動作回路の回
路図であり、図１２は、同リセット回路の動作を示すタ
イミングチャートである。
路の初期セット機能について述べる。図１０は、同電源
制御回路のリセット動作を示すタイミングチャートであ
り、図１１は、同電源制御回路のリセット動作回路の回
路図であり、図１２は、同リセット回路の動作を示すタ
イミングチャートである。
【００１７】図１０において、Ｐ−ＯＮは、電源制御回
路２から電源装置１に供給される起動信号である。ＶDD
は、電源装置の出力電源である。ＶDは、同電源制御回
路の自身を動作させる電源である。リセット出力は、図
１１に示すフリップフロップ回路ＨＣ７４に供給される
リセット信号である。
路２から電源装置１に供給される起動信号である。ＶDD
は、電源装置の出力電源である。ＶDは、同電源制御回
路の自身を動作させる電源である。リセット出力は、図
１１に示すフリップフロップ回路ＨＣ７４に供給される
リセット信号である。
【００１８】今、図１０のＡ時点において、この電源装
置にＡＣ電源が供給される。次に、図１１における４７
ＫΩと３．３μＦの時定数により、ゲートの入力電圧が
徐々に上り、Ｂ時点においてはリセットが解除される。
その後、Ｆ時点では、起動信号Ｐ−ＯＮが電源装置に供
給され、電源装置の出力電源ＶDDが正常通り時定数の期
間内に出力され、フリップフロップ回路ＨＣ７４がリセ
ットされることはない。
置にＡＣ電源が供給される。次に、図１１における４７
ＫΩと３．３μＦの時定数により、ゲートの入力電圧が
徐々に上り、Ｂ時点においてはリセットが解除される。
その後、Ｆ時点では、起動信号Ｐ−ＯＮが電源装置に供
給され、電源装置の出力電源ＶDDが正常通り時定数の期
間内に出力され、フリップフロップ回路ＨＣ７４がリセ
ットされることはない。
【００１９】しかし次の場合、Ｃ時点において、電源制
御回路から起動信号Ｐ−ＯＮが供給されても、その後電
源ＶDDは、何等可の理由により出力されていない。この
場合、今度は４．７ＫΩと３．３μＦの時定数によっ
て、Ｄ時点でリセットが作動する。これにより、フリッ
プフロップ回路ＨＣ７４はリセットされるので、このフ
リップフロップ回路により信号状態が維持されている起
動信号Ｐ−ＯＮがＤ時点においてリセットされる。これ
により、その後しばらくして電源が出力されない原因が
解消しても、電源装置に突然電源が投入されるという問
題が生じることはない。図１２に示すグラフでは、図１
１の（１）、（２）、（３）の各部分の電位とともに、
この動作を示している。
御回路から起動信号Ｐ−ＯＮが供給されても、その後電
源ＶDDは、何等可の理由により出力されていない。この
場合、今度は４．７ＫΩと３．３μＦの時定数によっ
て、Ｄ時点でリセットが作動する。これにより、フリッ
プフロップ回路ＨＣ７４はリセットされるので、このフ
リップフロップ回路により信号状態が維持されている起
動信号Ｐ−ＯＮがＤ時点においてリセットされる。これ
により、その後しばらくして電源が出力されない原因が
解消しても、電源装置に突然電源が投入されるという問
題が生じることはない。図１２に示すグラフでは、図１
１の（１）、（２）、（３）の各部分の電位とともに、
この動作を示している。
【００２０】次に、同電源制御回路の電源断禁止機能に
ついて述べる。図１３は、同電源制御回路の電源断禁止
機能の回路の回路図であり、図１４は、同電源断禁止機
能を示すタイミングチャートである。情報処理システム
ではＵＮＩＸを実行するので、ＵＮＩＸを実行中は、誤
って電源スイッチを押しても電源が落ちないように電源
制御回路で電源のオンオフを制御する必要がある。この
ため、情報処理システムから電源断禁止信号ＩＮＨが電
源制御回路２に供給される。これにより、図１４に示す
ように、ＩＮＨがアクティブになっている期間は、スイ
ッチＰ−ＳＷを操作しても、Ｐ−ＯＮは状態が変化しな
いことを示している。これにより、ＵＮＩＸ実行中、不
用意に電源スイッチを操作しても、電源が切れて実行中
であったソフトウェアーが消滅する等のトラブルを回避
することができる。
ついて述べる。図１３は、同電源制御回路の電源断禁止
機能の回路の回路図であり、図１４は、同電源断禁止機
能を示すタイミングチャートである。情報処理システム
ではＵＮＩＸを実行するので、ＵＮＩＸを実行中は、誤
って電源スイッチを押しても電源が落ちないように電源
制御回路で電源のオンオフを制御する必要がある。この
ため、情報処理システムから電源断禁止信号ＩＮＨが電
源制御回路２に供給される。これにより、図１４に示す
ように、ＩＮＨがアクティブになっている期間は、スイ
ッチＰ−ＳＷを操作しても、Ｐ−ＯＮは状態が変化しな
いことを示している。これにより、ＵＮＩＸ実行中、不
用意に電源スイッチを操作しても、電源が切れて実行中
であったソフトウェアーが消滅する等のトラブルを回避
することができる。
【００２１】又、次に本発明の同電源制御回路のブレー
ク機能について述べる。図１５は、同電源制御回路のブ
レーク機能回路の回路図である。この電源制御回路は、
ＣＰＵにＮＭＩ（ノンマスカブル割り込み）を発生させ
るブレーク機能を備えており、ＳＷＮＭＩ１という信号
を発生し、これを情報処理システムのＣＰＵに供給する
ことで、ＣＰＵは実行中の処理を中断し、最終動作処理
を行うことができる。
ク機能について述べる。図１５は、同電源制御回路のブ
レーク機能回路の回路図である。この電源制御回路は、
ＣＰＵにＮＭＩ（ノンマスカブル割り込み）を発生させ
るブレーク機能を備えており、ＳＷＮＭＩ１という信号
を発生し、これを情報処理システムのＣＰＵに供給する
ことで、ＣＰＵは実行中の処理を中断し、最終動作処理
を行うことができる。
【００２２】
【発明の効果】以上詳記したように本発明によれば、同
電源装置をオンさせるための制御信号が同電源制御回路
からこの電源装置に供給されてから一定時間経過した後
にこの電源装置の電源が他の原因により投入されなかっ
た場合、このフリップフロップ回路をリセットする電源
制御回路を提供する。
電源装置をオンさせるための制御信号が同電源制御回路
からこの電源装置に供給されてから一定時間経過した後
にこの電源装置の電源が他の原因により投入されなかっ
た場合、このフリップフロップ回路をリセットする電源
制御回路を提供する。
【００２３】上記構造により、電源をオンすべき指示が
出ても電源が投入されなければ、フリップフロップ回路
は一定期間経過後リセットされるので、その後に電源が
投入できない原因が消滅しても忘れた頃に不用意に電源
が入る等の不具合が生じることはない。
出ても電源が投入されなければ、フリップフロップ回路
は一定期間経過後リセットされるので、その後に電源が
投入できない原因が消滅しても忘れた頃に不用意に電源
が入る等の不具合が生じることはない。
【図１】本発明の電源制御回路の基本動作を示すタイミ
ングチャート。
ングチャート。
【図２】同電源制御回路のブレーク動作を示すタイミン
グチャート。
グチャート。
【図３】同電源制御回路と電源装置との関係を示す回路
図。
図。
【図４】同電源制御回路と電源装置の動作を示すタイミ
ングチャート。
ングチャート。
【図５】同電源制御回路と電源装置の動作を示すタイミ
ングチャート。
ングチャート。
【図６】同電源制御回路のための電源の供給を示すタイ
ミングチャート。
ミングチャート。
【図７】同電源制御回路のための電源供給のための回路
図。
図。
【図８】同電源制御回路の回路図。
【図９】同電源制御回路の回路図。
【図１０】同電源制御回路のリセット動作を示すタイミ
ングチャート。
ングチャート。
【図１１】同電源制御回路のリセット動作回路の回路
図。
図。
【図１２】同リセット回路の動作を示すタイミングチャ
ート。
ート。
【図１３】同電源制御回路の強制オン機能の回路の回路
図。
図。
【図１４】同強制オン機能を示すタイミングチャート。
【図１５】同電源制御回路のブレーク機能回路の回路
図。
図。
【図１６】本発明の電源制御回路を含む電源システムの
概略図。
概略図。
１…電源装置，２…電源制御回路，３…ＵＮＩＸシステ
ム等
ム等
Claims (1)
- 【特許請求の範囲】 【請求項１】 外部装置に電源を出力する電源装置の動
作を制御するための、フリップフロップ回路を含む電源
制御回路において、前記フリップフロップ回路がセット
され、前記電源装置をオンさせるための制御信号が前記
電源制御回路から前記電源装置に供給されてから一定時
間経過した後に前記電源装置の電源が他の原因により投
入されなかった場合、前記フリップフロップ回路をリセ
ットすることを特徴とする電源制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3175459A JPH0519904A (ja) | 1991-07-16 | 1991-07-16 | 電源制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3175459A JPH0519904A (ja) | 1991-07-16 | 1991-07-16 | 電源制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0519904A true JPH0519904A (ja) | 1993-01-29 |
Family
ID=15996440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3175459A Pending JPH0519904A (ja) | 1991-07-16 | 1991-07-16 | 電源制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0519904A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7317652B2 (en) * | 2001-12-19 | 2008-01-08 | Kabushiki Kaisha Toshiba | Semiconductor device, nonvolatile semiconductor memory, system including a plurality of semiconductor devices or nonvolatile semiconductor memories, electric card including semiconductor device or nonvolatile semiconductor memory, and electric device with which this electric card can be used |
-
1991
- 1991-07-16 JP JP3175459A patent/JPH0519904A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7317652B2 (en) * | 2001-12-19 | 2008-01-08 | Kabushiki Kaisha Toshiba | Semiconductor device, nonvolatile semiconductor memory, system including a plurality of semiconductor devices or nonvolatile semiconductor memories, electric card including semiconductor device or nonvolatile semiconductor memory, and electric device with which this electric card can be used |
| US7633826B2 (en) | 2001-12-19 | 2009-12-15 | Kabushiki Kaisha Toshiba | Semiconductor device, nonvolatile semiconductor memory, system including a plurality of semiconductor devices or nonvolatile semiconductor memories, electric card including semiconductor device or nonvolatile semiconductor memory, and electric device with which this electric card can be used |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6393589B1 (en) | Watchdog timer control circuit with permanent and programmable enablement | |
| US7254744B2 (en) | BIOS for saving and restoring operational state in the absence of AC power | |
| US7685466B2 (en) | BIOS for saving and restoring operational state in the absence of AC power | |
| JP2919872B2 (ja) | 軽減された電力状態での活動制御装置を備える自動車のオーディオシステム | |
| JPH0345226B2 (ja) | ||
| JP3056131B2 (ja) | システムのリセット方式 | |
| JPH0519904A (ja) | 電源制御回路 | |
| JP3214469B2 (ja) | マイクロコンピュータによるフラッシュｅｅｐｒｏｍの書き込み制御方法及び装置 | |
| JPH0460245B2 (ja) | ||
| JPH0519902A (ja) | 電源制御回路 | |
| JP3859916B2 (ja) | 回路装置 | |
| JPH0519900A (ja) | 電源制御回路 | |
| JP2877458B2 (ja) | マイクロコンピュータのリセット処理方法 | |
| JPS60118941A (ja) | 暴走制御回路 | |
| JP3165425B2 (ja) | 電子時計 | |
| JPH06282361A (ja) | 電子機器のデータ保護装置 | |
| JP2012116237A (ja) | 電子制御装置、初期化方法 | |
| JPH0423019A (ja) | 情報処理装置 | |
| JPH0431620Y2 (ja) | ||
| JPH039057Y2 (ja) | ||
| KR100200528B1 (ko) | 퍼스널 컴퓨터의 자동 셧다운 방법 | |
| JP2993023B2 (ja) | 電子機器 | |
| JP2785997B2 (ja) | 情報処理装置の電源投入，切断制御方法 | |
| JPH04112310A (ja) | プロセッサ回路 | |
| JPH087472Y2 (ja) | 電子機器の電源制御回路 |