JPH06282361A - 電子機器のデータ保護装置 - Google Patents

Abstract

(57)【要約】 【目的】 ソフトウェアの異常等によって電源スイッチ
のオフ動作後にプロセッサ部がリレーの通電を解除でき
ない場合には、データ保護機能に支障を来すことなく強
制的にリレーの通電を解除して電源供給を遮断できるよ
うにする。 【構成】 電源スイッチ１５のオフ動作検知信号の入力
に応じて計時動作を開始し、プロセッサ部１がメモリ部
４のデータを記憶装置５に保存するのに要する最大時間
以上の規定時間を計時するタイマ２１を設け、このタイ
マ２１から規定時間の計時を終了したとき出力されるタ
イムアウト信号に応動してリレー１６の通電を強制的に
解除するようにフリップフロップ２３及びスイッチング
素子１８を設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パーソナルコンピュー
タ，ＰＯＳ（販売時点情報管理）端末等の電子機器にお
いて、電源スイッチをオフ操作したときにメモリの内容
を自動的に保護するようにした電子機器のデータ保護装
置に関する。

【０００２】

【従来の技術】従来のこの種のデータ保護装置として
は、ハードディスク装置等の不揮発性の記憶装置、電源
スイッチに対して並列に設けられたリレー及び上記電源
スイッチのオフ動作を検知する手段をプロセッサ部に接
続し、このプロセッサ部におけるソフトウェア処理によ
り、電源スイッチがオフ動作される前にリレーを通電し
て電源スイッチがオフ動作されても電源供給が途絶えな
いようにし、検知手段により電源スイッチのオフ動作が
検知されると、メモリ部のデータを記憶装置に保存して
からリレーの通電を解除して電源供給を遮断するように
して、メモリ部のデータの保護を図ったものが知られて
いる。

【０００３】

【発明が解決しようとする課題】しかしながら、このよ
うなデータ保護装置においては、ソフトウェアの異常等
によって電源スイッチのオフ動作後にプロセッサ部がリ
レーの通電を解除できず、電源供給を遮断できなくなる
場合があった。

【０００４】そこで本発明は、ソフトウェアの異常等に
よって電源スイッチのオフ動作後にプロセッサ部がリレ
ーの通電を解除できない場合には、データ保護機能に支
障を来すことなく強制的にリレーの通電を解除して電源
供給を遮断でき、安全性の向上を図り得る電子機器のデ
ータ保護装置を提供しようとするものである。

【０００５】

【課題を解決するための手段】本発明は、電源スイッチ
のオン動作によりプロセッサ部及びメモリ部等に電源供
給を行うことで起動する電子機器に設けられ、不揮発性
の記憶装置、電源スイッチに対して並列に設けられたリ
レー、電源スイッチのオフ動作を検知する手段をそれぞ
れプロセッサ部に接続し、このプロセッサ部は、電源ス
イッチがオフ動作される前にリレーを通電し、かつ検知
手段による電源スイッチのオフ動作検知信号が入力され
るとメモリ部のデータを記憶装置に保存してからリレー
の通電を解除するようにした電子機器のデータ保護装置
において、検知手段による電源スイッチのオフ動作検知
信号の入力に応じて計時動作を開始し、プロセッサ部が
メモリ部のデータを記憶装置に保存するのに要する最大
時間以上の規定時間を計時するタイマと、このタイマか
ら規定時間の計時を終了したとき出力されるタイムアウ
ト信号に応動してリレーの通電を解除する強制通電解除
手段とを備えたものである。

【０００６】

【作用】このような構成の本発明であれば、検知手段に
より電源スイッチのオフ動作検知信号が発生されると、
その信号の入力に応動してタイマが計時動作を開始す
る。そして、このタイマによる計時時間が、プロセッサ
部がメモリ部のデータを記憶装置に保存するのに要する
最大時間以上の規定時間に達するとタイムアウト信号が
出力され、このタイムアウト信号に応動してリレーの通
電が解除される。

【０００７】従って、ソフトウェアの異常等によりプロ
セッサ部がリレーの通電を解除できなくても、電源スイ
ッチがオフ動作された後、タイマの規定時間を経過する
とハードウェアによって上記リレーの通電が強制的に解
除される。

【０００８】

【実施例】以下、本発明の一実施例を図面を参照しなが
ら説明する。

【０００９】図１はこの実施例装置の要部構成を示すブ
ロック図である。電子機器の制御部本体を構成するプロ
セッサ部１は例えばＣＰＵ（中央処理装置）からなり、
このプロセッサ部１に、バスライン２を介して不揮発メ
モリのＲＯＭ（リード・オンリ・メモリ）３、揮発性メ
モリのＲＡＭ（ランダム・アクセス・メモリ）４、不揮
発性の記憶装置であるハードディスク装置５に対するデ
ータの書込み及び読出しを制御するＨＤＤＣ（ハード・
ディスク・ドライブ・コントローラ）６、キーボード
７，表示器８，プリンタ９等の各種入出力機器と信号を
授受するＩ／Ｏ機器インタフェース１０等を接続して、
電子機器を構成している。

【００１０】上記ハードディスク装置５には、予めＲＡ
Ｍ４のデータを保存するための保存ファイル５ａが形成
されている。

【００１１】そしてこの電子機器は、電源回路１１によ
って生成された直流電源をプロセッサ１，ＲＡＭ４等の
各部へ供給することで作動する。電源回路１１は、電源
プラグ１２を介して印加される商用交流電源を所定の直
流電源に変換して各部へ供給するもので、電源プラグ１
２と電源回路１１とを結ぶ給電ラインＬにはノイズフィ
ルタ１３，ヒューズ１４及び電源スイッチ１５が電源プ
ラグ１２側から順に介挿されている。

【００１２】また上記給電ラインＬには、電源スイッチ
１５に対して並列にＳＳＲ（ソリッド・ステート・リレ
ー）１６が接続されるとともに、電源スイッチ１５より
も電源プラグ１２側に上記ＳＳＲ１６に電源供給を行う
ための補助電源１７が接続されている。

【００１３】ＳＳＲ１６は、スイッチング素子１８のオ
ン動作により補助電源１７から通電されると閉塞動作
し、スイッチング素子１８のオフ動作により補助電源１
７からの通電が解除されると開放動作する。このＳＳＲ
１６が閉塞動作している間は、電源スイッチ１５がオフ
動作されても商用交流電源はＳＳＲ１６を介して電源回
路１１に給電されるので、プロセッサ部１，ＲＡＭ４等
への電源供給は遮断されない。

【００１４】また、電源スイッチ１５のオン動作及びオ
フ動作を検知する手段として、上記電源スイッチ１５に
連動してオン，オフする連動スイッチ１９と、この連動
スイッチ１９からの信号を反転させるインバータ２０が
設けられており、このインバータ２０の出力端子は前記
プロセッサ部１の入力ポートＩ１に接続されるととも
に、ハードウェアタイマ２１のカウンタ２１ａに接続さ
れている。

【００１５】上記連動スイッチ１９からの信号は、当該
スイッチ１９がオフされている間はほぼ＋５Ｖのハイレ
ベル信号（以下Ｈ信号と略称する）であり、オン動作す
ると接地レベルのローレベル信号（以下Ｌ信号と略称す
る）となる。従って、インバータ２０からの出力信号SW
-STATEは、連動スイッチ１９がオフ期間中はＬ信号とな
り、オン期間中はＨ信号となる。すなわち、この信号SW
-STATEがＨ信号からＬ信号に切換わる際の立下がりが電
源スイッチ１５のオフ動作検知信号となる。

【００１６】ハードウェアタイマ２１は、発振器２２ｂ
及びカウンタ２１ａで構成される。カウンタ２１ａはイ
ンバータ２１からの出力信号ST-STATEの立下がりに同期
して発振パルスのカウントを開始し、予め設定された規
定時間に相当するカウント値に達するとタイムアウトパ
ルス信号/COUNTを出力するようになっている。なお、信
号名COUNT の前のマーク“／”は負論理であることを示
す。

【００１７】上記カウンタ２１ａの信号出力端子は、Ｎ
ＯＲゲート２２の一方の入力端子（負論理）に接続され
ている。このＮＯＲゲート２２の他方の入力端子（負論
理）には、前記プロセッサ部１のリセット信号/RESET出
力用の出力ポートＯ２が接続されている。

【００１８】また、上記ＮＯＲゲート２２の出力端子
は、Ｄ型フリップフロップ２３のリセット端子（負論
理）に接続されている。このフリップフロップ２３のＤ
入力端子は前記プロセッサ部１のリレー制御信号ON/OFF
出力用の出力ポートＯ１に接続されており、Ｑ出力端子
は前記スイッチング素子１８に接続されている。

【００１９】すなわち、前記プロセッサ部１の出力ポー
トＯ１から出力されるリレー制御信号ON/OFFにより変化
するフリップフロップ２３のＱ出力に応じて前記スイッ
チング素子１８のオン，オフを切換えることにより、Ｓ
ＳＲ１６に対する通電オン，オフを切換えるようになっ
ている。

【００２０】また、タイマ２１のカウンタ２１ａから出
力されるタイムアウトパルス信号/COUNT信号または前記
プロセッサ部１の出力ポートＯ２から出力されるリセッ
ト信号/RESETによりフリップフロップ２３をリセットす
ることにより前記スイッチング素子１８を強制的にオフ
して、ＳＳＲ１６に対する通電を解除するように構成さ
れている。ここに、フリップフロップ２３及びスイッチ
ング素子１８は強制通電解除手段を構成する。

【００２１】しかして、前記プロセッサ部１は、特に図
２の流れ図で示す処理を実行するようにプログラムされ
ている。この処理は、プロセッサ部１が電源供給により
立ち上がり、初期化処理として各部のリセット動作等を
完了した後で起動する。

【００２２】すなわち、プロセッサ部１は、先ずステッ
プ（ＳＴ）１として入力ポートＩ１への入力信号ST-STA
TEを調べる。そして、この入力信号ST-STATEがＨ信号で
あれば電源スイッチ１５がオン動作しているので、ＳＴ
２として出力ポートＯ１からのリレー制御信号ON/OFFを
Ｈ信号に立ち上げる。

【００２３】この状態で、プロセッサ部１は電子機器と
しての通常処理を実行する。そして、この通常処理を実
行中に前記入力ポートＩ１への入力信号ST-STATEがＨ信
号からＬ信号に立ち下がったときオフ動作検知信号とし
て割込みがかかるようになっている。

【００２４】すなわち、図２のＳＴ３にて入力信号ST-S
TATEがＨ信号からＬ信号に立ち下がり割込みがかかる
と、プロセッサ部１はＳＴ４として現在実行中のジョブ
を終了させ、ＲＡＭ４のデータをハードディスク装置５
の保存ファイル５ａに書込み保存してデータの保護を図
る。

【００２５】このデータ保護処理の完了後、プロセッサ
部１は出力ポートＯ１からのリレー制御信号ON/OFFをＬ
信号に立ち下げて、この処理を終了する。

【００２６】次に、このように構成された本実施例の動
作を図３のタイミングチャートを用いて説明する。先
ず、時点ｔ０にて電源スイッチ１５をオン動作させる。
そうすると、連動スイッチ１６もオン動作してインバー
タ２０からの出力信号SW-STATEがＨ信号に立ち上がる。

【００２７】これに応動して、プロセッサ部１の出力ポ
ートＯ１からのリレー制御信号ON/OFFもＨ信号に立ち上
がる。これにより、フリップフロップ２３のＱ出力信号
もＨ信号となるので、スイッチング素子１８がオン動作
し、ＳＳＲ１６の通電が開始される。

【００２８】その後、時点ｔ１にて電源スイッチ１５を
オフ動作させる。そうすると、連動スイッチ１６もオン
動作してインバータ２０からの出力信号SW-STATEがＬ信
号に立ち下がる。

【００２９】このとき、電源回路１１にはＳＳＲ１６を
介して商用交流電源の給電が行われており、プロセッサ
部１には電源回路１１からの直流電源供給が継続されて
いるので、プロセッサ部１ではデータ保護処理が行われ
る。これにより、ＲＡＭ４のデータがハードディスク装
置５の保存ファイル５ａに書込まれ、保存される。

【００３０】しかる後、時点ｔ２にてデータ保護処理が
完了すると、リレー制御信号ON/OFFがＬ信号に立ち下が
る。これにより、フリップフロップ２３のＱ出力信号も
Ｌ信号となるので、スイッチング素子１８がオフ動作
し、ＳＳＲ１６の通電が解除される。かくして、電源回
路１１への給電ラインＬが切断されるので、電子機器へ
の電源供給が遮断される。

【００３１】ところで、ハードウェアタイマ２１のカウ
ンタ２１ａは、時点ｔ１にて前記インバータ２０からの
出力信号SW-STATEがＬ信号に立ち下がるのに同期してカ
ウント動作を開始する。そして、予め設定された規定時
間Ｔ２に相当するカウント値までカウント動作すると、
タイムアウトパルス信号/COUNTが出力されて、フリップ
フロップ２３にリセットがかかるようになっている。

【００３２】そこで、上記規定時間Ｔ２を前記プロセッ
サ部１が実行するデータ保護処理に要する最大時間Ｔ１
以上に設定する。こうすることにより、ソフトウェアの
異常等によって電源スイッチ１５をオフ動作させてから
時間Ｔ１が経過してもリレー制御信号ON/OFFがＬ信号に
立ち下がらない場合には、電源スイッチ１５をオフ動作
させてから時間Ｔ２（＞Ｔ１）が経過した時点ｔ３にて
ハードウェアタイマ２１からタイムアウトパルス信号/C
OUNTが出力され、フリップフロップ２３がリセットされ
るので、スイッチング素子１８はオフ動作し、ＳＳＲ１
６の通電が解除される。

【００３３】このように本実施例によれば、たとえソフ
トウェアの異常等によって電源スイッチ１５のオフ動作
後にプロセッサ部１がＳＳＲ１６の通電を解除できない
場合でも、ハードウェアタイマ２１の作用によって強制
的にＳＳＲ１６の通電を解除できるので、電子機器への
電源供給を確実に遮断できる。

【００３４】また、カウンタ２１ａの規定時間Ｔ２をプ
ロセッサ部１が実行するデータ保護処理に要する最大時
間Ｔ１以上と設定しているので、例えばプロセッサ部１
ではデータ保護処理は行えるがリレー制御信号ON/OFFを
Ｌ信号にできないようなソフトウェア異常が生じた場合
でも、ハードウェアタイマ２１によってＳＳＲ１６の通
電を解除する時点ではＲＡＭデータの保存を完了してい
るので、データ保護機能に支障を来すおそれはない。

【００３５】なお、本発明は前記実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲で種々変形
実施可能であるのは勿論である。

【００３６】

【発明の効果】以上詳述したように本発明によれば、電
源スイッチのオフ動作検知信号の入力に応じて計時動作
を開始し、プロセッサ部がメモリ部のデータを記憶装置
に保存するのに要する最大時間以上の規定時間を計時す
るタイマを設け、このタイマから規定時間の計時を終了
したとき出力されるタイムアウト信号に応動してリレー
の通電を強制的に解除するようにしたので、たとえソフ
トウェアの異常等によって電源スイッチのオフ動作後に
プロセッサ部がリレーの通電を解除できない事態になっ
ても、データ保護機能に支障を来すことなく確実に電源
供給を遮断でき、安全性の向上を図り得る電子機器のデ
ータ保護装置を提供できる。

【図面の簡単な説明】

【図１】本発明の一実施例の要部構成を示すブロック
図。

【図２】同実施例のプロセッサ部が実行する主要な処理
を示す流れ図。

【図３】同実施例の動作説明に用いるタイミングチャー
ト。

【符号の説明】

１…プロセッサ部、 ４…ＲＡＭ（メモリ部）、 ５…ハードディスク装置（記憶装置）、 １１…電源回路、 １５…電源スイッチ、 １６…ＳＳＲ（リレー）、 １８…スイッチング素子、 １９…連動スイッチ、 ２０…インバータ、 ２１…ハードウェアタイマ、 ２２…ＮＯＲゲート、 ２３…Ｄ型フリップフロップ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 電源スイッチのオン動作によりプロセッ
   サ部及びメモリ部等に電源供給を行うことで起動する電
   子機器に設けられ、不揮発性の記憶装置、前記電源スイ
   ッチに対して並列に設けられたリレー、前記電源スイッ
   チのオフ動作を検知する手段をそれぞれ前記プロセッサ
   部に接続し、前記プロセッサ部は、前記電源スイッチが
   オフ動作される前に前記リレーを通電し、かつ前記検知
   手段による前記電源スイッチのオフ動作検知信号が入力
   されると前記メモリ部のデータを前記記憶装置に保存し
   てから前記リレーの通電を解除するようにした電子機器
   のデータ保護装置において、 前記検知手段による前記電源スイッチのオフ動作検知信
   号の入力に応じて計時動作を開始し、前記プロセッサ部
   が前記メモリ部のデータを前記記憶装置に保存するのに
   要する最大時間以上の規定時間を計時するタイマと、こ
   のタイマから前記規定時間の計時を終了したとき出力さ
   れるタイムアウト信号に応動して前記リレーの通電を解
   除する強制通電解除手段とを具備したことを特徴とする
   電子機器のデータ保護装置。