JP2000132463A

JP2000132463A - メモリバックアップ方式

Info

Publication number: JP2000132463A
Application number: JP10305028A
Authority: JP
Inventors: Yoshiro Gunji; 芳郎郡司; Takashi Kiyono; 隆清野; Yuji Sugaya; 祐二菅谷
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1998-10-27
Filing date: 1998-10-27
Publication date: 2000-05-12

Abstract

(57)【要約】【課題】ユーザが必要とするバックアップデータをＤＲ
ＡＭ等バックアップ時に動作モードの切り換えが必要な
メモリにバックアップする際に、ＲＡＳ機能を向上し、
さらにメモリの動作モード切り換えを確実に行い、低消
費電力化による長時間のバックアップやメモリ内のデー
タ保護の高信頼化をする必要がある。【解決手段】何らかの原因によりソフトウェア処理によ
りバックアップモードへの移行が行えないときでも、ハ
ードウェア処理によってメモリをバックアップモードへ
移行する手段を持つことにより、低消費電力化による長
時間のバックアップを可能にし、メモリのデータを確実
に保存することができる構成とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＤＲＡＭ等のバッ
テリバックアップ時にスタンバイモード等への動作切り
換えが必要な記憶素子のバックアップ制御方式に関す
る。

【０００２】

【従来の技術】高信頼を要求されるコンピュータシステ
ムにおいては、動作の状態、例えばシステムが停電にな
った時や電源を切断したときに、その状態が発生したと
いう情報や、その情報が発生したときのシステムの状態
を、停電または電源切断後に、再び復電してから解析ま
たはチェックする。このため、システムの稼働状況や動
作履歴や障害発生情報などの情報も上記の情報に含め、
バックアップして記憶することが必要である。

【０００３】また、プラントシステムにおいてはシステ
ムの稼働状態と操作パラメータや計時的に変化するシス
テムの状態のデータを記憶し、たとえ瞬間停電が発生し
ても、記憶したデータから速やかに、問題なくプラント
の制御ができることが必要である。

【０００４】上記バックアップ記憶の方法として、従来
はバックアップ記憶装置に、バッテリにて動作するＳＲ
ＡＭを用いたり、外部磁気記憶装置，不揮発性記憶素子
にデータを移すことでバックアップ記憶を行っていた。

【０００５】

【発明が解決しようとする課題】しかし、最近のデータ
処理装置の大型化，データ処理の多様化に伴い、集積度
の小さいＳＲＡＭで大量のデータをバックアップするに
は素子数の増加等からコストが増加につながる。

【０００６】外部の磁気記憶媒体あるいは不揮発性記憶
素子等に保存する方法は、動作速度の問題や、バックア
ップする頻度が高いとソフトウェアのオーバーヘッドが
システムの性能に影響を与える等の問題がある。特に磁
気記憶媒体においては、使用環境等の問題により機械的
な動作をする部分をシステムに組み込めない等の問題も
ある。

【０００７】そこで、ＳＲＡＭよりも大容量化が可能
で、外部磁気記憶装置や不揮発性記憶素子よりも高速な
ＤＲＡＭをバッテリによりバックアップすることを目的
としたＤＲＡＭ制御方式が特開平9−34806号公報に記載
されている。

【０００８】上記公報記載のＤＲＡＭ制御方式において
は、ＤＲＡＭとＤＲＡＭ制御手段と２つの電圧監視手段
とを備えており、第１電圧監視手段で主電源のＤＣ電圧
を監視し、第２電圧監視手段はデジタル信号を監視して
いる。第１電圧監視手段が主電源の低下を検知するとＤ
ＲＡＭ制御手段によってＤＲＡＭをセルフリフレッシュ
モードにすると同時にＣＰＵに対するバスホールド要求
を行う。その後、第２電圧監視手段の監視している上記
デジタル信号をＬＯＷレベルに変化させる。この結果第
２電圧監視手段はリセット信号を出力しシステムをリセ
ットする。２つの電圧監視手段のリセット出力がともに
アクティブになると主電源から補助電源に切り換える構
成としている。

【０００９】これにより、電源ＤＣ電圧低下時にＤＲＡ
Ｍをセルフリフレッシュモードにすることで、電源切断
等に対して、データのバックアップを行うことができ
る。

【００１０】ところが、上記公報記載のＤＲＡＭ制御方
式においては、システムを稼働している主電源のＤＣ電
圧を直接監視しており、ＤＣ電圧低下をトリガとしてDR
AMのセルフリフレッシュモードへの移行シーケンスを行
っている。また、ＤＲＡＭに電力を供給している電源の
切り換えをモード切り換え及びシステムがリセットされ
た後に行っている。そのため、急激なＤＣ電圧の低下が
起こるとセルフリフレッシュモードへの移行シーケンス
終了前にＤＲＡＭの駆動電力が不足し、データを破壊す
る可能性がある。

【００１１】さらに、上記公報記載のＤＲＡＭ制御方式
ではソフトウェアでの制御を除くことを目的とし、ＤＲ
ＡＭ以外の部分に対して停電処理を行っていないため、
Ｉ／Ｏのリセット，ソフトウェアのシャットダウン処理
などの停電処理を行うことができず、ＲＡＳ（Row Addr
ess Strobe）機能が低下してしまう。

【００１２】また、ソフトウェアによるＤＲＡＭ制御の
みの場合、何らかの原因でシステムがリセットされるま
でにソフト処理が終了しなかった場合、ＤＲＡＭがセル
フリフレッシュモードに移行されずに、データを破壊す
る可能性がある。

【００１３】そこで本発明の目的は、電源切断時には通
常ＣＰＵの指示により各種停電処理を行い、その後ＣＰ
Ｕの指示によりメモリの動作モードの移行を行うソフト
ウェア処理によりＲＡＳ機能の向上を図り、かつ何らか
の理由によりソフトウェアによる処理が完了できないと
きでもメモリの動作モードを移行できるハードウェア処
理を持ち、ＤＲＡＭのデータを確実に保存することであ
る。

【００１４】

【課題を解決するための手段】本発明は、上記の目的を
達成するため、請求項１記載のメモリバックアップ方式
は、ＡＣ電源をもとにＤＣ電圧を生成し、ＤＣ電圧を供
給する主電源と、ＡＣ電源を監視し、ＡＣ電源異常時に
は外部にＡＣ電源異常を知らせる電源監視手段と、上記
主電源切断時に電力を供給する予備電源と、上記主電源
が投入されているときに上記主電源から電力が供給さ
れ、上記主電源が投入されていないときに上記予備電源
から電力が供給されるメモリと、上記主電源と上記予備
電源を切り換える電源制御手段と、メモリの動作モード
を切り換えるメモリ制御手段として、電源異常時にソフ
トウェアによって上記メモリをバックアップ状態に移行
する手段と、電源異常時にハードウェアにより上記メモ
リをバックアップ状態に移行する手段と、を備えること
により、ＡＣ電源異常時に、通常はソフトウェアによっ
て各種停電処理及び上記メモリをバックアップ状態へ移
行させ、また、何らかの理由でソフトウェアによってメ
モリがバックアップ状態へ移行されなかった場合に備え
て、ハードウェアによってメモリをバックアップ状態へ
移行させ、低消費電力化を確実にし、データバックアッ
プの長時間化や、メモリ内のデータ保持を高信頼化する
ことを特徴とする。

【００１５】請求項１に記載のメモリバックアップ方式
においては、メモリには、ＡＣ電源が正常のときには主
電源から電力が供給され、ＡＣ電源が異常な時には予備
電源から電力が供給される。ＡＣ電源の異常が電源監視
手段によって検知されると、上記電源制御手段によって
上記メモリに供給される電源が主電源から予備電源に切
り換えられる。

【００１６】また、ソフトウェア及びハードウェアによ
って上記メモリ制御手段に上記メモリの動作モード切り
換えの指示がなされる。動作切り換えの指示を受けた上
記メモリ制御手段はメモリのモードを切り換えるための
シーケンスを実行する。

【００１７】請求項２に記載のメモリバックアップ方式
は、上記ソフトウェアによるメモリをバックアップ状態
へ移行させる手段として、ＡＣ電源異常を感知し、割り
込み要求を発生させる割り込み発生手段を備えることを
特徴とする。

【００１８】請求項３に記載のメモリバックアップ方式
は、上記ソフトウェアによるメモリをバックアップ状態
へ移行させる手段において、ＡＣ電源異常時にＲＡＳ機
能向上を目的とした処理を埋め込んだ停電試理ルーチン
を実行する停電処理実行手段を備え、上記停電処理ルー
チン終了後、外部に対して停電処理ルーチンの終了を知
らせる停電処理終了通知手段を備えることを特徴とす
る。

【００１９】請求項４に記載のメモリバックアップ方式
は、上記ハードウェアによる上記メモリをバックアップ
状態へ移行させる手段について、ＡＣ電源異常発生後、
一定時間後に上記メモリの動作モードを移行するメモリ
動作切換動作手段を備えることを特徴とする。

【００２０】請求項５に記載のメモリバックアップ方式
は、上記ハードウェアによる上記メモリをバックアップ
状態へ移行させる手段について、上記ＡＣ電源異常信号
をトリガとするカウンタを備え、カウント値が既定値に
達したときに上記メモリの動作モードを移行させる手段
を備えることを特徴とする。

【００２１】請求項６に記載のメモリバックアップ方式
は、上記ハードウェアによる上記メモリをバックアップ
状態へ移行させる手段について、ＡＣ電源異常発生後、
上記メモリの動作モードを移行するまでの時間をプログ
ラマブルまたは機械的スイッチによって変更可能とする
設定手段を備えることを特徴とする。

【００２２】請求項７に記載のメモリバックアップ方式
は、上記ハードウェアによる上記メモリをバックアップ
状態へ移行させる手段または上記ソフトウェアによる上
記メモリをバックアップ状態へ移行させる手段のどちら
かによってメモリの動作モードの移行が行われた場合、
もう一方のメモリ動作モードを移行する手段によるメモ
リの動作モードの移行は行わないようにする手段を備え
ることを特徴とする。請求項８に記載のメモリバックア
ップ方式は、通常は上記主電源により駆動し、主電源切
断時には予備電源により駆動することにより、上記メモ
リの動作モードを上記主電源切断後も保持するモード保
持手段を備えることを特徴とする。

【００２３】請求項９に記載のメモリバックアップ方式
は、予備電源からメモリへ電源が供給される際に、予備
電源の電圧低下時にもメモリに一定の電圧を供給する定
電圧発生手段を備えることによりバックアップ時間の長
時間化することを特徴とする。

【００２４】請求項１０に記載のメモリバックアップ方
式は、ＡＣ電源復帰時に上記メモリのバックアップ動作
モードの解除を行う手段を備えることを特徴とする。

【００２５】請求項１１に記載のメモリバックアップ方
式は、上記メモリを通常動作時とバックアップ動作時と
の動作切り換えを、何らかの手段により、外部からアク
ションを加える必要のあるメモリとすることを特徴とす
る。

【００２６】

【発明の実施の形態】以下、図面を参照して本発明の実
施例を詳細に説明する。

【００２７】図１は、本発明の一実施形態を示した図で
ある。

【００２８】図１において本発明は、ＣＰＵ４をマスタ
デバイスとして、バスブリッジ１１及びメモリバス２を
介してＤＲＡＭ５が接続されている。さらに、ＣＰＵ４
には、バスブリッジ１１を介してシステムバス３が接続
され、システムバス３上にＩ／Ｏ１２が複数個接続され
る構成となっている。

【００２９】バスブリッジ１１はＤＲＡＭ制御回路１
５，電源異常割り込み発生回路１６，動作指定回路１７
で構成されている。

【００３０】ＣＰＵ４のＡＣ電源１３異常時における動
作を示したフローチャートを図２に示す。ＣＰＵ４は、
電源異常割り込み信号１１０を受けると停電処理ルーチ
ンを実行する。また、停電処理ルーチンが終了すると停
電処理完了通知信号１２０を発行する。停電処理ルーチ
ンでは、接続されている各Ｉ／Ｏ１２のリセット，ソフ
トウェアのシャットダウン処理などを行う。その後リセ
ット信号１３０によってリセット状態となる。

【００３１】ＤＲＡＭ５は、通常は主電源６から電源の
供給を受け、主電源６遮断後はバッテリ７から供給を受
け駆動する。ＤＲＡＭ５をバックアップする手法として
は、主電源６が切断されたときＤＲＡＭ５をセルフリフ
レッシュモードにするのが一般的である。ＤＲＡＭ５を
セルフリフレッシュモードに変換する際には、通常のア
クセル時のＲＡＳ／ＣＡＳ(Column Address Strobe）シ
ーケンスとは異なるシーケンスが要求される。セルフリ
フレッシュモードへの移行は、ＤＲＡＭ制御回路１５に
よって行う。

【００３２】ＤＲＡＭ制御回路１５は動作指定信号１４
０がアクティブになると、ＤＲＡＭ５がセルフリフレッ
シュモードとなるシーケンスで、ＤＲＡＭ制御信号１５
０を発行する。また、動作指定信号１４０が非アクティ
ブになるとＤＲＡＭ５を通常動作モードに移行するシー
ケンスでＤＲＡＭ制御信号１５０を発行する。このＤＲ
ＡＭ制御回路１５は主電源６により稼働しているため、
主電源６遮断後は、リフレッシュモード状態を保つため
の保持回路１０を設ける。

【００３３】保持回路１０は、ＤＲＡＭ５と同様の電源
ラインにより駆動し、主電源６遮断後もＤＲＡＭ５の動
作モードを保持する。

【００３４】主電源６はＡＣ電源１３をもとにＤＣ電圧
を生成する電源である。生成されたＤＣ電圧によって本
回路は駆動される。主電源６から供給されるＤＣ電圧は
ＡＣ電源１３の供給が途絶えたときに一定時間保持され
る。ＡＣ電源１３の供給が途絶えたときにＡＣ電源異常
信号をアクティブにする電源監視部１４を持つ。また、
電源監視部１４はＡＣ電源１３遮断後、一定時間ＡＣ電
源１３が復電しない場合、リセット信号をアクティブに
する。その後ＤＣ電圧の供給が途絶える。ＡＣ電源１３
復帰時は、リセット信号がアクティブになり、その後Ｄ
Ｃ電源が回復し、それとほぼ同時にＡＣ電源異常信号が
非アクティブとなる。ＤＣ電源が回復してから一定時間
経過した後リセットを非アクティブにするといったシー
ケンスを行う。ＡＣ電源異常発生時のＡＣ電源異常信号
１００とリセット信号１３０のタイミングチャートを図
３に、ＡＣ電源回復時のＡＣ電源異常信号１００とリセ
ット信号１３０のタイミングチャートを図４に示す。

【００３５】バッテリ７は、主電源６に異常が発生した
とき、ＤＲＡＭ５をバックアップするバックアップ電源
である。バッテリ７が供給する電力によってリフレッシ
ュを行うことによりＤＲＡＭ５内のデータは主電源６遮
断時でも保存される。バッテリ７は、主電源６が投入さ
れているとき充電され、主電源６が投入されていないと
きに放電する。

【００３６】電源制御部８は、主電源６に異常が発生し
たとき電源監視部１４から発行されるＡＣ電源異常信号
１００がアクティブになると、ＤＲＡＭ５への給電をバ
ッテリに切り換える回路である。また、ＡＣ電源異常信
号１００が非アクティブになると再びＤＲＡＭ５への給
電を主電源に切り換える。

【００３７】定電圧発生回路９は、バッテリの電圧が低
下した際に、ＤＲＡＭ５に一定の電圧を供給し、バック
アップを長時間行えるようにするためのＤＣ／ＤＣコン
バータである。

【００３８】電源異常割り込み発生回路１６は、電源監
視部１４から発行されるＡＣ電源異常信号１００がアク
ティブになると、ＣＰＵ４に対して電源異常割り込み信
号１１０を発行する回路である。

【００３９】動作指定回路１７は、ＤＲＡＭ制御回路１
５に動作指定信号１４０を発行する回路である。入力と
して電源監視部１４から発生するＡＣ電源異常信号１０
０とリセット信号１３０，ＣＰＵ４から発行される停電
処理完了通知信号１２０を持つ。この回路はカウンタ１
９を持ち、ＡＣ電源異常信号１００を受け取るとクロッ
クパルス数をカウントする。図５に動作指定回路１７の
動作を表すフローチャートを示す。動作指定回路１７は
ＡＣ電源異常信号１００を受け取ると、クロックパルス
数をカウントし始める。続いて、停電処理完了通知信号
１２０が入力されるか、カウント数がレジスタ１８に設
定された既定値に達すると、動作指定信号１４０を発行
する。

【００４０】ここで、レジスタ１８に設定する既定値
は、電源監視部１４からリセット信号が発行される前に
ＤＲＡＭ５の動作モードが移行されるように定める。レ
ジスタ１８に設定されている既定値は、プログラマブル
であり、上記既定値を変更することによって動作指定信
号１４０を発行するまでの時間を設定することができ
る。図６にカウンタ値とレジスタ１８に設定される既定
値との比較によって動作指定信号１４０が発行される一
実施例を示す。また、通常動作モードへの移行はリセッ
トがアクティブ中にＡＣ電源異常信号１００が非アクテ
ィブになるとき動作指定信号１４０を非アクティブにす
ることによりＤＲＡＭ制御回路１５が通常動作モードに
移行するシーケンスでＤＲＡＭ制御信号１５０を発行す
る。

【００４１】このとき、動作指定信号１４０を非アクテ
ィブにする時間をクロックが安定してからリセット信号
１３０が非アクティブとなるまでとするように、ＡＣ電
源異常信号１００を監視している動作指定回路１７側で
設定しておくことにより、復電時にバックアップ状態か
ら通常動作状態へを確実に行う構成とする。

【００４２】以上が本発明を実施するのに必要な手段で
ある。

【００４３】以下、本発明におけるメモリバックアップ
動作について説明する。

【００４４】図１の回路において、この回路は主電源６
によって駆動されているが、DRAM5,電源制御部８，定電
圧発生回路９，保持回路１０はバッテリ７によりバック
アップされている。主電源６の電源監視部１４がＡＣ電
源１３の供給が途絶えたのを検出すると、ＡＣ電源異常
信号１００を電源制御部８，電源異常割り込み発生回路
１６，動作指定回路１７それぞれに通知する。電源制御
部８はＤＲＡＭ５，定電圧発生回路９，保持回路１０へ
の供給電源をバッテリ７に切り換える。

【００４５】ＤＲＡＭ５では、データの保持にはリフレ
ッシュが必要であり、主電源６が遮断されたときバック
アップを必要とする場合には、別の電源からデータ保持
に必要な電力を供給するとともに、ＤＲＡＭ５の動作モ
ードをセルフリフレッシュモードに切り換える必要があ
る。この動作モード変換を以下の通り行う。

【００４６】電源異常割り込み発生回路１６はＡＣ電源
異常信号１００を検知すると、CPU4に対して、電源異常
割り込み信号１１０を発行する。割り込み要求を受け取
ったＣＰＵ４は各種の停電処理ルーチンを実行する。例
えば、本回路に接続されているＩ／Ｏ１２のリセット処
理や、実行していたアプリケーションプログラム等の停
止などがそれに当たる。停電処理ルーチンが終了する
と、ＣＰＵ４は動作指定回路１７に停電処理完了通知信
号１２０を発行する。その後、電源監視部１４より発行
されたリセット信号１３０によりＣＰＵ４はリセットさ
れる。

【００４７】上記の手段の場合、何らかの原因で停電処
理がリセット発行までに終了しない場合、ＤＲＡＭ５の
動作をセルフリフレッシュモードに切り換えることがで
きず、データの破壊を引き起こす可能性がある。このた
め、ＤＲＡＭ５のセルフリフレッシュモードへの移行は
確実に行うことが必要である。さらに異なるシーケンス
によりＤＲＡＭの動作モードの変換を行う。

【００４８】動作指定回路１７はＡＣ電源異常信号１０
０を受け取ると、クロックパルス数をカウントし始め
る。続いて、停電処理完了通知信号１２０を受け取るか
カウント数がレジスタ１８に既定された値に達すると、
動作指定信号１４０を発行する。ここで、動作指定信号
１４０が発行されるまでのクロック数は、電源監視部１
４からリセット信号１３０が発行される前にＤＲＡＭ５
の動作が切り換え可能とするように定める。リセット信
号１３０が発行されるまでにＤＲＡＭ５の動作切り換え
を完了させる必要がある。ＡＣ電源異常発生時における
各信号のタイミングを図７に示す。

【００４９】動作指定信号１４０が発行されてからリセ
ット信号１３０が発行されるまでに、ＤＲＡＭ５の動作
モードの移行が終了できるように十分なマージンを取ら
なければならない。この時間は、動作指定回路１７のレ
ジスタ１８に設定された既定値にて保証される。例え
ば、ＡＣ電源異常信号１００が発行されてからリセット
信号１３０が発行されるまでの時間を２ｍＳ，ＤＲＡＭ
５のモード変換に１ｕＳ必要としたとき、動作指定信号
１４０が発行される時明がＡＣ電源異常信号100が発行
されてから１.９９９ｕＳ以内となるように上記既定値
を設定する。

【００５０】また、電源回復時のＡＣ電源異常信号１０
０，リセット信号１３０，動作指定信号１４０のタイミ
ングを図８に示す。リセットがアクティブ中にＡＣ電源
異常信号１００が非常アクティブになるとき動作指定信
号１４０を非アクティブにする。このとき、動作指定信
号１４０を非アクティブにする時間をクロックが安定し
てからリセット信号１３０が非アクティブとなるまでと
するように、ＡＣ電源異常信号１００を監視している動
作指定回路１７側で設定しておく。例えば、ＤＣ電圧復
電からＡＣ電源異常信号が非アクティブになる時間を
ａ，ＤＣ電圧復電時からクロックが安定するまでの時間
をｂ，ＡＣ電源異常信号１００が非アクティブになって
からリセットが発行されるまでの時間をｃ，ＡＣ電源異
常信号１００が非アクティブになってから動作切換信号
１４０が非アクティブになる時間をｔとすると、ｔを、
ｂ−ａ＜ｔ＜ｃとなるように設定することにより、バッ
クアップ状態から通常動作状態への切り換えを確実に行
う。

【００５１】動作指定信号１４０がアクティブになると
ＤＲＡＭ制御回路１５が、ＤＲＡＭ５の動作切り換えを
行うためにセルフリフレッシュモードへ移行するシーケ
ンスでＤＲＡＭ制御信号１５０を発行する。また、動作
指定信号１４０が非アクティブになるとＤＲＡＭ５が通
常動作モードへ移行するシーケンスでＤＲＡＭ制御信号
１５０を発行する。ＤＲＡＭ制御回路１５は、主電源６
により駆動されているが、ＤＲＡＭ５の状態は主電源６
遮断後、バッテリ７により駆動している保持回路１０に
よって保持される。

【００５２】このように、本発明は、ＣＰＵ４と、ＤＲ
ＡＭ５と、主電源６の異常に対処するためバッテリ７等
によりＤＲＡＭ５のバックアップを行う回路において、
電源監視部１４によってＡＣ電源１３の異常が検出され
ると、ＣＰＵ４への割り込みによってＣＰＵ４に停電処
理を行わせ、停電処理終了後ＣＰＵ４は動作指定回路１
７に停電処理終了を通知し、動作指定回路１７はＤＲＡ
Ｍ制御回路１５にDRAM５をセルフリフレッシュモードへ
移行するように要求する。

【００５３】要求を受けたＤＲＡＭ制御回路１５は、Ｄ
ＲＡＭ５をセルフリフレッシュモードに移行するシーケ
ンスでＤＲＡＭ制御信号１５０を発行する。同時に、カ
ウンタ１９によりクロックパルス数をカウントし、カウ
ント値がレジスタ１８に既定された値になるまで、つま
り電源監視部１４からリセ常ト信号１３０が発行される
までの時間内にＣＰＵ４から停電処理完了通知が発行さ
れなければ、動作指定信号１４０を発行する方法とを設
けることにより、通常はソフトウェアにより停電処理、
例えばＩ／Ｏのリセットや動作中ソフトウェアの終了を
行い、その上でＤＲＡＭ５をセルフリフレッシュモード
に移行し、ＤＲＡＭ５のデータを保護する。

【００５４】また、何らかの原因でソフトウェアによっ
てＤＲＡＭ５の動作モードの移行が行われなかった場合
でも、ハードウェア処理によってＤＲＡＭ５をセルフリ
フレッシュモードに移行することにより、ＤＲＡＭ５の
データは確実に保護できることを可能とする。

【００５５】

【発明の効果】以上述べたように、本発明によれば、メ
モリの停電処理をソフトウェアで処理することによって
ＲＡＳ機能の向上を図ることができる。また、電源切断
時において、ソフトウェア処理によってＣＰＵの指示に
よりメモリをバックアップモードに移行する手段と、何
らかの原因によりソフトウェア処理によりバックアップ
モードへの移行が行えないときでも、ハードウェア処理
によってメモリをバックアップモードへ移行する手段を
持つことにより、低消費電力化を確実に行うことによっ
て長時間バックアップを可能とし、メモリのデータ保存
を高信頼化することができる。

【図面の簡単な説明】

【図１】本発明の実施例としてのＤＲＡＭバックアップ
回路を備えたデータ処理装置のブロック図である。

【図２】ＡＣ電源異常発生時におけるＣＰＵの動作を表
すフローチャートである。

【図３】ＡＣ電源異常発生時のＡＣ電源異常信号１００
とリセット信号１３０のタイミングチャートである。

【図４】ＡＣ電源回復時のＡＣ電源異常信号１００とリ
セット信号１３０のタイミングチャートである。

【図５】図１に示した動作指定回路の電源切断時の動作
を表すフローチャートである。

【図６】カウンタ値と図１に示したレジスタ１８に設定
される既定値との比較方法を示した概略図である。

【図７】ＡＣ電源異常時における各信号のタイミングチ
ャートである。

【図８】ＡＣ電源回復時における各信号のタイミングチ
ャートである。

【符号の説明】

１…メインプロセッサバス、２…主メモリバス、３…シ
ステムバス、４…CPU、５…ＤＲＡＭ、６…主電源、７
…バッテリ、８…電源制御部、９…定電圧発生回路、１
０…保持回路、１１…バスブリッジ、１２…Ｉ／Ｏ、１
３…ＡＣ電源、１４…電源監視部、１５…ＤＲＡＭ制御
回路、１６…電源異常割り込み発生回路、１７…動作指
定回路、１８…レジスタ、１９…カウンタ、１００…Ａ
Ｃ電源異常信号、１１０…電源異常割り込み信号、１２
０…停電処理完了通知信号、130…リセット信号、１４
０…動作指定信号、１５０…ＤＲＡＭ制御信号。

───────────────────────────────────────────────────── フロントページの続き (72)発明者菅谷祐二茨城県ひたちなか市大字市毛882番地株式会社日立製作所計測器事業部内Ｆターム(参考） 5B018 GA04 KA03 LA03 LA05 MA01 NA02 QA05

Claims

【特許請求の範囲】

【請求項１】主電源異常に対処するため、予備電源によ
りメモリをバックアップするメモリバックアップ方式に
おいて、ＡＣ電源をもとにＤＣ電圧を生成し、ＤＣ電圧
を供給する主電源と、ＡＣ電源を監視し、ＡＣ電源異常
時には外部にＡＣ電源異常を知らせる電源監視手段と、
上記主電源切断時に電力を供給する予備電源と、上記主
電源が投入されているときに上記主電源から電力が供給
され、上記主電源が投入されていないときに上記予備電
源から電力が供給されるメモリと、上記主電源と上記予
備電源を切り換える電源制御手段と、メモリの動作モー
ドを切り換えるメモリ制御手段として、電源異常時にソ
フトウェアによって上記メモリをバックアップ状態に移
行する手段と、電源異常時にハードウェアにより上記メ
モリをバックアップ状態に移行する手段と、を備えるこ
とにより、ＡＣ電源異常時に、通常はソフトウェアによ
って各種停電処理及び上記メモリをバックアップ状態へ
移行させ、また、何らかの理由でソフトウェアによって
メモリがバックアップ状態へ移行されなかった場合に備
えて、ハードウェアによってメモリをバックアップ状態
へ移行させ、メモリ内のデータ保持を高信頼化すること
を特徴とするメモリバックアップ方式。
【請求項２】上記ソフトウェアによるメモリをバックア
ップ状態へ移行させる手段として、ＡＣ電源異常を感知
し、割り込み要求を発生させる割り込み発生手段を備え
ることを特徴とする請求項１記載のメモリバックアップ
方式。
【請求項３】上記ソフトウェアによるメモリをバックア
ップ状態へ移行させる手段において、ＡＣ電源異常時に
ＲＡＳ機能向上を目的とした処理を埋め込んだ停電試理
ルーチンを実行する停電処理実行手段を備え、上記停電
処理ルーチン終了後、外部に対して停電処理ルーチンの
終了を知らせる停電処理終了通知手段を備えることを特
徴とする請求項１又は２記載のメモリバックアップ方
式。
【請求項４】上記ハードウェアによる上記メモリをバッ
クアップ状態へ移行させる手段について、ＡＣ電源異常
発生後、一定時間後に上記メモリの動作モードを移行す
るメモリ動作切換動作手段を備えることを特徴とする請
求項１から３のいずれか１項記載のメモリバックアップ
方式。
【請求項５】上記ハードウェアによる上記メモリをバッ
クアップ状態へ移行させる手段について、上記ＡＣ電源
異常信号をトリガとするカウンタを備え、カウント値が
既定値に達したときに上記メモリの動作モードを移行さ
せる手段を備えることを特徴とする請求項１から４のい
ずれか１項記載のメモリバックアップ方式。
【請求項６】上記ハードウェアによる上記メモリをバッ
クアップ状態へ移行させる手段について、ＡＣ電源異常
発生後、上記メモリの動作モードを移行するまでの時間
をプログラマブルまたは機械的スイッチによって変更可
能とする設定手段を備えることを特徴とする請求項１か
ら５のいずれか１項記載のメモリバックアップ方式。
【請求項７】上記ハードウェアによる上記メモリをバッ
クアップ状態へ移行させる手段または上記ソフトウェア
による上記メモリをバックアップ状態へ移行させる手段
のどちらかによってメモリの動作モードの移行が行われ
た場合、もう一方のメモリ動作モードを移行する手段に
よるメモリの動作モードの移行は行わないようにする手
段を備えることを特徴とする請求項１から６のいずれか
１項記載のメモリバックアップ方式。
【請求項８】通常は上記主電源により駆動し、主電源切
断時には予備電源により駆動することにより、上記メモ
リの動作モードを上記主電源切断後も保持するモード保
持手段を備えることを特徴とする請求項１から７のいず
れか１項記載のメモリバックアップ方式。
【請求項９】予備電源からメモリへ電源が供給される際
に、予備電源の電圧低下時にもメモリに一定の電圧を供
給する定電圧発生手段を備えることによりバックアップ
時間の長時間化することを特徴とする請求項１から８の
いずれか１項記載のメモリバックアップ方式。
【請求項１０】ＡＣ電源復帰時に上記メモリのバックア
ップ動作モードの解除を行う手段を備えることを特徴と
する請求項１から９のいずれか１項記載のメモリバック
アップ方式。
【請求項１１】上記メモリを通常動作時とバックアップ
動作時との動作切り換えを、何らかの手段により、外部
からアクションを加える必要のあるメモリとすることを
特徴とする請求項１から１０のいずれか１項記載のメモ
リバックアップ方式。