JPH05189238A - 動的プログラムロード方式 - Google Patents

Abstract

(57)【要約】 【目的】 キャッシュメモリを有する計算機において、
動的にオブジェクトプログラムをロードした後にキャッ
シュメモリをフラッシュすることを目的とする。 【構成】 オブジェクトプログラムロード手段１では、
動的プログラムローダ９によってメインメモリ５にオブ
ジェクトプログラムをロードする。フラッシュキャッシ
ュ手段２では、フラッシュキャッシュ部８によりキャッ
シュメモリ４のすべての内容を無効にする。よってメイ
ンメモリ５との間のデータ、もしくは命令の次の転送を
キャッシュメモリ４から行わず、メインメモリ５から直
接行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はキャッシュメモリを有す
る計算機に関し、特に動的にオブジェクトプログラムを
キャッシュメモリへロードする情報処理システムに関す
る。

【０００２】近年、電子計算機においてメインメモリと
ＣＰＵとの間にキャッシュメモリを設けることが一般的
になりつつある。ＣＰＵ命令に従ってメインメモリの内
容を読み出したり、あるいは書き込んだりするときに、
キャッシュメモリと称する高速な記憶媒体に読み出し／
書き込みを行うことにより、そのＣＰＵ命令を完了させ
ることができれば、プログラムの実行性能を向上させる
ことができる。キャッシュメモリはメインメモリを高速
に参照できるが、記憶容量は小さい。

【０００３】従って、キャッシュメモリはプログラムを
より効率よく実行するように、備えられ、その内容は動
的に変化する。よって、キャッシュメモリには、メイン
メモリ内容の一部分が保存されている。キャッシュメモ
リには、大きく分けてプログラムを実行時にデータとし
て使用するメインメモリの内容を保存するためのデータ
キャッシュと、プログラム自身が実行するＣＰＵ命令の
格納されているメインメモリの内容を保存するための命
令キャッシュとがある。これら２種類のキャッシュメモ
リは独立に制御されている。

【０００４】ある番地のメインメモリの内容をＣＰＵの
レジスタに読み込もうとすると、まず、データキャッシ
ュにメインメモリの内容が保存されているかが調べられ
る。当該内容が保存されていれば、それをレジスタに転
送し、保存されていなければ、メインメモリから直接、
その内容がレジスタに転送され、更にデータキャッシュ
にも保存される。このとき、データキャッシュからは、
ある上とは別なメインメモリの内容が一部失われること
になる。

【０００５】逆に、ＣＰＵのレジスタの内容をメインメ
モリに書き出そうとすると、メインメモリにレジスタの
内容が書き出される。更に、データキャッシュにもメイ
ンメモリの内容が保存されていれば、それが更新され
る。命令キャッシュの場合も同様である。ＣＰＵがメイ
ンメモリのある番地に格納されている命令を実行しよう
とすると、当該番地の命令がまず命令キャッシュに保存
されているか否かが調べられる。命令が命令キャッシュ
に保存されていれば、それがＣＰＵに転送される。しか
し、保存されていなければ、メインメモリから直接、そ
の内容がＣＰＵに転送され、更に命令キャッシュにも転
送されて保存される。このとき、命令キャッシュからあ
る上とは別なメインメモリの内容が一部失われることに
なる。

【０００６】このように、データキャッシュと命令キャ
ッシュとは独立に制御されているので、同一のメインメ
モリの内容をデータとしていても、命令として参照する
ようなことは想定していない。つまり、あるメインメモ
リの番地の命令を実行して、その内容が命令キャッシュ
に保存され、同一の番地の命令をデータの転送によって
別の命令に更新したとすると、その更新によってデータ
キャッシュの内容は更新される。しかし、命令キャッシ
ュの当該番地に対する内容は更新されることはない。そ
のため、この状態で再びその番地の命令を実行しようと
すると、命令キャッシュに保存されている以前の命令を
実行されてしまうことになる。

【０００７】キャッシュメモリは高速な反面、メインメ
モリとの同期をとる必要があるというオーバヘッドが存
在するが、データをメインメモリに転送した際に命令キ
ャッシュの同期をとらないのは、このオーバヘッドを大
きくしないためである。

【０００８】このような計算機で動的にオブジェクトプ
ログラムをロードし、実行する情報処理システムにおけ
る従来のプログラムロード方式は、オブジェクトプログ
ラムロード手段によってロードするプログラムのデータ
部にオブジェクトプログラムをロードするだけにとどま
っていた。

【０００９】

【発明が解決しようとする課題】解決しようとする問題
は、キャッシュメモリには制御方式が考慮されていない
点である。すなわち、オブジェクトプログラムをメイン
メモリにロードしたとき、ロードした番地の以前の命令
の内容が命令キャッシュに保存されているため、ロード
されたオブジェクトプログラムの当該番地を実行するま
で保存された内容が失われることがなければ、そのオブ
ジェクトプログラムが誤動作する点である

【００１０】

【課題を解決するための手段】本発明の動的プログラム
ロード方式は、オブジェクトプログラムをメインメモリ
にロードするときに、設定されたキャッシュメモリの内
容をすべて無効にする特徴がある。

【００１１】

【実施例】次に、本発明について図面を参照して説明す
る。図１は、本発明による動的プログラムロード方式の
一実施例を示すブロック図である。図１において、１は
オブジェクトプログラムロード手段、２はフラッシュキ
ャッシュ手段、３はＣＰＵである。オブジェクトプログ
ラムロード手段１は、メインメモリ５と、動的プログラ
ムローダ９とから成立つ。フラッシュキャッシュ手段２
は命令キャッシュ７およびデータキャッシュ６から構成
されるキャッシュメモリ４と、フラッシュキャッシュ部
８とから成立っている。

【００１２】図１において、ＣＰＵ３とメインメモリ５
との間にはキャッシュメモリ４が置かれていて、プログ
ラム実行時におけるＣＰＵ−メインメモリ間の高速なデ
ータ転送を実現している。キャッシュメモリ４の中には
データキャッシュ６と命令キャッシュ７とがあり、転送
されるデータの利用目的によってどちらかのキャッシュ
メモリが利用される。

【００１３】オブジェクトプログラムロード手段１で
は、動的プログラムローダ９によってメインメモリ５に
オブジェクトプログラムがロードされる。フラッシュキ
ャッシュ手段２の内部では、フラッシュキャッシュ部８
によってキャッシュメモリ４のすべての内容が無効にさ
れ、次のメインメモリ５との間のデータ転送、もしくは
命令転送はキャッシュメモリ４から行われず、メインメ
モリ５から直接、行われることになる。

【００１４】図２は、図１に示す方式によりプログラム
ロードを行う実例を示す説明図である。図２において
は、プログラムＡをメインメモリ５に動的にロードして
実行した後、プログラムＡの使用したメモリ領域に新し
いプログラムＢをロードして、それを実行することを考
えている。

【００１５】図２(a) は動的プログラムローダによって
メインメモリ５にプログラムＡをロードし、フラッシュ
キャッシュ部８により命令キャッシュ７に保存されてい
た命令がすべて取り除かれた状態を表している。このと
き、仮にメインメモリ５の１０００番地に命令ａがある
とする。ロードされたプログラムＡを実行するとメイン
メモリ５からＣＰＵ３へ命令が逐次転送されるが、それ
ぞれの命令が命令キャッシュ７に保存されているか否か
を問い合わせながら、ＣＰＵ３に命令が運ばれてくる。

【００１６】問い合わせ時に命令キャッシュ７に保存さ
れていなかった命令は、そのときから命令キャッシュ７
に保存されることになる。従って、命令キャッシュ７へ
の命令の保存が許容量に達したときには、命令キャッシ
ュ７に保存されている他のいずれかの命令を命令キャッ
シュ７から取り除くことになる。プログラムが終了した
時点で、どの命令が命令キャッシュ７に保存されている
かは、キャッシュメモリ４の内容の置き換えアルゴリズ
ムに依存する。ここでは、図２(b) のようにプログラム
Ａを実行した後で、メインメモリ５の１０００番地の命
令として命令ａが命令キャッシュ７に保存されていたと
仮定する。

【００１７】次に、プログラムＡが不要となり、動的プ
ログラムローダ９によりプログラムＢをメインメモリ５
にロードする。このとき、命令キャッシュ７には相変わ
らずメインメモリ５の１０００番地の命令として命令ａ
が保存されていると仮定する。図２(c) はこの状態を表
している。この状態でプログラムＢを実行し、メインメ
モリ５の１０００番地の命令を実行する時点でも命令キ
ャッシュ７に命令ａが保存されていれば、命令ｂを実行
せずに誤って命令ａを実行してしまうことになる。

【００１８】これは、キャッシュメモリ４の制御方式に
依存するが、実際にこのような状態になるかもしれない
し、あるいはならないかもしれないが、可能性はあると
考えられる。しかし、本発明ではプログラムをメインメ
モリ５にロードして図２(c)の状態になったとしても、
フラッシュキャッシュ手段２によって命令キャッシュ７
の内容をすべて無効にし、命令キャッシュ７に保存され
ている命令がない状態にする（第２図(d) ）。したがっ
て、プログラムＢがメインメモリ５の１０００番地の命
令を実行する際には、命令キャッシュ７には命令ａが保
存されていない。よって、プログラムＢが誤動作をする
ようなことが起こることはない。

【００１９】

【発明の効果】以上説明したように本発明は、オブジェ
クトプログラムをメインメモリにロードした後にキャッ
シュメモリの内容を初期状態に設定し直しているため、
命令キャッシュに保存されている以前の命令を実行する
危険性がない利点がある。

【図面の簡単な説明】

【図１】本発明による動的プログラムロード方式の一実
施例を示すブロック図である。

【図２】図１に示す方式によりプログラムロードを行う
実例を示す説明図である。

【符号の説明】

１ オブジェクトプログラムロード手段 ２ フラッシュキャッシュ手段 ３ ＣＰＵ ４ キャッシュメモリ ５ メインメモリ ６ データキャッシュ ７ 命令キャッシュ ８ フラッシュキャッシュ部 ９ 動的プログラムローダ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 主記憶装置（以下、メインメモリと呼
   ぶ）と中央処理装置（以下、ＣＰＵと呼ぶ）との間に高
   速記憶装置（以下、キャッシュメモリと呼ぶ）を設ける
   ことによりメモリの内容／更新の高速化を行っている電
   子計算機における、ＬＩＳＰ，ＰＲＯＬＯＧ等の解釈実
   行形言語処理系（以下、インタプリタと呼ぶ）のように
   動的にオブジェクトプログラムをメインメモリに生成し
   （以下、メインメモリにロードすると表現する）、該プ
   ログラムを実行するような情報処理システムにおいて、 前記オブジェクトプログラムを前記メインメモリにロー
   ドするためのオブジェクトプログラムロード手段と、 前記ロード時には以前に設定されていた前記キャッシュ
   メモリの内容をすべて無効にするためのフラッシュキャ
   ッシュ手段とを有することを特徴とする動的プログラム
   ロード方式。
2. 【請求項２】 前記オブジェクトロード手段の構成は、
   動的に前記オブジェクトプログラムを前記メインメモリ
   にロードするための動的プログラムローダと、 前記フラッシュキャッシュ手段との間でデータまたは命
   令を授受することができるメインメモリとを備えたもの
   である請求項１記載の動的プログラムロード方式。
3. 【請求項３】 前記フラッシュキャッシュ手段の構成
   は、 前記ロード時には以前に設定されていた内容をすべて無
   効にする処理を実行するためのフラッシュキャッシュ部
   と、 前記メインメモリと前記ＣＰＵとの間でデータまたは命
   令を授受することができるキャッシュメモリとを備えた
   ものである請求項１記載の動的プログラムロード方式。
4. 【請求項４】 前記キャッシュメモリはデータを一時格
   納するためのデータキャッシュと、命令を一時格納する
   ための命令キャッシュとから成る請求項３記載の動的プ
   ログラムロード方式。