JPH0563827B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はプロセツサと主記憶装置の間に設けら
れたキヤツシユメモリを用いて効率的なデータの
リード／ライト処理を実現するキヤツシユメモリ
装置に関する。

（従来の技術） LISPやProlog等のAI言語では、そのリスト構
造等を表現するアドレス情報を含んだデータが頻
繁に現れる。このようなデータの並びを表現する
リスト構造は、例えば主記憶装置内では第２図に
示すように表現される。

このようなリスト構造をなすデータの基本要素
は、一般的には第２図に示すようにコンスセル１
と呼ばれる２ワードのデータからなり、その第１
ワードでリスト構造の要素を表わし、また第２ワ
ードで次のコンスセルの格納アドレスを表わすも
のとなつている。そして各ワードのデータ構造
は、そのデータ整数であるか、或いはアドレス情
報であるかを示すデータ型を表わす情報（値）を
格納するタグ部２と、そのデータの値そのものを
格納するバリユー部３とにより表現される。

尚、第２図に示すリスト構造では、例えばタグ
部２の値が［０］の時にはそのバリユー部３に格
納されるデータが整数であることを示し、タグ部
２の値が［１］の時にはバリユー部３に格納され
るデータが次のコンスセル１の格納アドレス情報
を示すものとなつている。またタグ部２の値が
［２］の時にはバリユー部３に格納されるデータ
が１ワードデータの格納アドレス情報を示し、タ
グ部２の値が［３］の時にはバリユー部３に格納
されるデータがリスト構造の終端を示すヌル値を
表わすものとなつている。

従つて第２図に示す例ではそのリスト構造が３
個の要素（コンスセル）からなり、第１要素の整
数が［１］、第２要素の整数が［３］、第３要素の
整数が［５］であり、これらのデータがｎ番地、
ｍ番地へと順に連結されていることが示される。

しかしてこのようなリスト構造をなすデータに
対するプロセツサでの典型的な処理手続きは、そ
のリスト構造の先頭から各要素を順に辿り、各要
素についてそれぞれ何らかの処理を行なうことで
ある。つまり第２図に示すようなリスト構造に対
しては、例えばプロセツサは主記憶装置から（Ｎ
−１）番目のコンスセル１の第２要素を読み出
し、そのアドレス情報に基づいてＮ番目のコンス
セル１の第１要素を読み出して所定の処理を実行
する。次いでこのＮ番目のコンスセルの第２要素
を読み出し、そのアドレス情報に基づいて（Ｎ＋
１）番目のコンスセル１の第１要素を読み出して
所定の処理を実行する。…と云うような処理手続
き繰返し実行することになる。

ところで計算機処理性能の向上を目的として、
従来よりプロセツサと主記憶装置との間にキヤツ
シユメモリを設けたキヤツシユメモリ装置が種々
開発されている。この種のキヤツシユメモリ装置
はプロセツサから主記憶装置に対するリード／ラ
イトの処理時間を短縮するべく、主記憶装置に格
納されているデータの一部を、より高速に動作可
能なメモリ（キヤツシユメモリ）に保持し、プロ
セツサからのリード／ライトの処理において上記
キヤツシユメモリに処理対象データが保持されて
いれば、主記憶装置に代えてキヤツシユメモリと
プロセツサとの間でデータのリード／ライト処理
を実行するようにしたものである。従つてプロセ
ツサと主記憶装置との間で直接的にデータのリー
ド／ライト処理を実行する場合に比較して、キヤ
ツシユメモリに対するリード／ライト処理が数倍
以上も高速であるので、その処理時間の大幅な短
縮化を図ることが可能となる。

然し乍ら、リード／ライトの対象となるデータ
がキヤツシユメモリ上にない場合には、その都
度、該当データを主記憶装置からキヤツシユメモ
リに転送する必要があり、その処理時間の短縮化
を図ることは期待できない。

即ち、従来のキヤツシユメモリ装置では、プロ
セツサからのリード／ライト要求をキヤツシユメ
モリが受取つたとき、そのデータがキヤツシユメ
モリになければ、そのデータを主記憶装置からキ
ヤツシユメモリに転送するものとなつている。こ
の為、リード要求時の「リスト構造を辿る」処理
を行う場合、コンスセルがキヤツシユメモリ中に
存在しなければ、例えば第４図に示すようにその
処理手続きが進められることになる。即ち、コン
スセルの第１要素のリード要求が発せられる都
度、そのデータを主記憶装置から読み出す必要が
ある。この為、主記憶装置からデータが転送され
るまでの間、プロセツサでの内部処理を中断せざ
るを得ず、キヤツシユメモリを設けたことの意味
合いが失われることになる。

尚、上記「リスト構造を辿る」処理はプロセツ
サからのリード動作を行う場合の例であるが、プ
ロセツサからのライト動作を行う場合にも同様な
処理手続きが行われる。但し、このライト動作時
には「リスト構造を生成する」処理として次のよ
うに実現される。

即ち、この処理はＮ番目のコンスセルを格納す
るアドレスを何等かの手段で決定し、（Ｎ−１）
番目のコンスセルの第２要素にそのアドレスを格
納する。そしてＮ番目のコンスセルの第１要素に
新しい値を格納する。…と云う処理を繰返すこと
により実現される。

しかしてこのような処理手続きを行うに際して
も、Ｎ番目のコンスセルの第１要素をライトしよ
うとする時にそのコンスセルがキヤツシユメモリ
上になければ、先ず主記憶装置とキヤツシユメモ
リとの間でのデータ転送が必要となることが否め
ない。従つて前述したリード動作時と同様に、こ
のライト動作時にあつても主記憶装置との間でデ
ータを転送するまでの間に亘つてプロセツサでの
内部処理を中断せざるを得ず、キヤツシユメモリ
を設けたことの意味合いが失われることになる。

（発明が解決しようとする課題） このように従来のキヤツシユメモリ装置にあつ
ては、プロセツサからのリード／ライト要求をキ
ヤツシユメモリが受取つたとき、そのデータがキ
ヤツシユメモリ上に存在しない場合には、その都
度、そのデータを主記憶装置からキヤツシユメモ
リに転送する必要があつた。この為、LISPや
Prolog等のAI言語で頻繁に現れる「リスト構造
を辿る」処理や「リスト構造を生成する」処理等
を実行する際、そのコンスセルがキヤツシユメモ
リ中にない場合には、その都度、そのコンスセル
を主記憶装置からキヤツシユメモリに転送する必
要があつた。そしてこの主記憶装置からキヤツシ
ユメモリへのデータの転送に時間が掛かるので、
その処理速度をさほど向上させることができない
と云う問題があつた。

本発明はこのような事情を考慮してなされたも
ので、その目的とするところは、プロセツサから
のリード／ライト要求が与えられたとき、速やか
にキヤツシユメモリに対してそのデータを読み出
し／書き込みを実行することができ、主記憶装置
からのデータの転送に要する待ち時間による処理
速度の遅れをなくして高速処理を可能とする実用
性の高いキヤツシユメモリ装置を提供することに
ある。

［発明の構成］ （課題を解決するための手段） 本発明に係るキヤツシユメモリ装置は、第１図
に示されるようにプロセツサと主記憶装置との間
にキヤツシユメモリを設けたキヤツシユメモリ装
置において、前記プロセツサがキヤツシユメモリ
からリード動作で読み込んだデータ、またはライ
ト動作で書き込んだデータに付与されたタグから
当該データがアドレス情報であるか否か判定する
タグ判定器等による第１の判定手段と、この第１
の判定手段でキヤツシユメモリから読み込まれた
データがアドレス情報であると判定されたときに
は当該データのアドレスを格納するレジスタ等に
よる格納手段と、この格納手段に格納されたアド
レスのデータが前記キヤツシユメモリ中に存在す
るか否かを判定するキヤツシユブロツク制御手段
等による第２の判定手段と、この第２の判定手段
でキヤツシユメモリ中に当該アドレスのデータが
存在しないと判定されたときには、そのデータを
前記主記憶装置から前記キヤツシユメモリに転送
するキヤツシユプリフエツチ制御装置等による転
送手段とを具備したことを特徴とするものであ
る。

（作用） このような構成を有する本発明によれば、プロ
セツサがリード動作で読み込んだデータ、または
ライト動作で書き込んだデータがアドレス情報で
あつて、そのアドレスに示されるデータがキヤツ
シユメモリ中に存在しない場合には、その時点で
当該データの主記憶装置からキヤツシユメモリへ
の転送が行われる。この結果、次の動作タイミン
グにてプロセツサがデータのリード要求やライト
要求を出す時点には、当該アドレスのデータが必
ずキヤツシユメモリ上に存在していることになる
ので、プロセツサはキヤツシユメモリとの間で確
実にデータの読み込み／書き込みを行うことが可
能となる。この結果、前述した「リスト構造を辿
る」処理や「リスト構造を生成する」処理等に対
する処理速度の高速化を容易に図ることが可能と
なる。

（実施例） 以下、本発明の一実施例に係るキヤツシユメモ
リ装置について図面を参照して説明する。

第１図は実施例装置の概略構成図であり、１１
はプロセツサ、１２は主記憶装置であつて、１３
はキヤツシユメモリである。また１４はプロセツ
サ１１からのリード／ライト要求を受け、キヤツ
シユブロツク１３を制御してデータの読み込み／
書き込みを制御するキヤツシユブロツク制御装置
である。

尚、ここではプロセツサ１１がリード／ライト
動作をする時のアドレス情報は32ビツトで表さ
れ、またプロセツサ１１にて取り扱われるデータ
（主記憶装置１２に格納されているデータ）はタ
グ部２が８ビツト、バリユー部３が32ビツトで表
されるワードであるものとする。

しかして前記キヤツシユメモリ１３には主記憶
装置１２のデータが４ワード単位で転送され、例
えばこのキヤツシユメモリ１３の予め設定された
64個のキヤツシユブロツク１５の中の１つに、そ
のデータのアドレスの上位22ビツト（ここでは
［０：21］と表わすものとする）の情報と共に、
第１図に示すようにキヤツシユブロツク１５を５
つの領域に区画してそれぞれ格納される。

尚、これらの４ワードのデータが格納されるキ
ヤツシユブロツク１５は、前記キヤツシユブロツ
ク制御装置１４により上記アドレスの次の６ビツ
ト［22：27］の値に対応して一意に決められる。

基本的には上述し如く構成される本装置では、
プロセツサ１１がリード／ライト動作を行なう
と、キヤツシユブロツク制御装置１４はプロセツ
サ１１から与えられるアドレス情報の［22：27］
の値に対応するキヤツシユブロツク１５を選択さ
れる。そしてキヤツシユブロツク制御装置１４
は、上記選択されたキヤツシユブロツク１５に格
納されているアドレス情報と、前記リード／ライ
ト動作により与えられるアドレス情報の上位22ビ
ツト［０：21］の値とが一致するか否かを判定す
る。

この判定処理により両者が一致していることが
検出されたならば、そのキヤツシユブロツク１５
にリード／ライトすべきデータが格納されている
ことになる。

しかしてキヤツシユブロツク１５にリード／ラ
イトすべきデータが格納されていることが検出さ
れている場合、キヤツシユブロツク制御装置１４
は、リード動作の場合には前記アドレス［28：
29］に対応するワードに格納されているデータを
キヤツシユブロツク１５から読み出し、これを前
記プロセツサ１１に転送する。またライト動作の
場合にはプロセツサから転送されて来るデータを
上記アドレス［28：29］に対応するワードに書き
込む。

これに対して前述したアドレス情報が一致しな
いことが検出された場合には、キヤツシユブロツ
ク１５にリード／ライトすべきデータが格納され
ていないことが示される。従つてこのような場合
には、先ず前記主記憶装置１２からそのキヤツシ
ユブロツク１５への４ワードのデータの転送を行
なう。そしてデータ転送が完了した後、上述した
リード／ライト動作を行なうことになる。

ここでこの実施例装置が特徴としているところ
は、前記プロセツサ１１がキヤツシユメモリ１３
に対してリード動作で読み込んだデータ、または
ライト動作で書き込んだデータがアドレス情報で
あるか否かを判定する為のタグ判定器１６が設け
られている点にある。そしてこのタグ判定器１６
にて前記プロセツサ１１がリード／ライトしたデ
ータがアドレス情報であると判断されたとき、そ
のときに前記プロセツサ１１から与えられるデー
タのバリユー部３の値をレジスタ１７に格納す
る。そしてキヤツシユプリフエツチ制御装置１８
を起動し、レジスタ１７に格納されたバリユー部
３３の値（アドレス）を用いて前記キヤツシユブ
ロツク制御装置１４に対してプリフエツチ動作を
要求する。

このキヤツシユブロツク制御装置１４に対して
要素されるプリフエツチ動作とは、指定したアド
レスのデータがキヤツシユメモリ１３に格納され
ているか否か調べ、仮に該当するデータがキヤツ
シユメモリ１３上に存在しない場合には、当該デ
ータを前記主記憶装置１２からキヤツシユメモリ
１３に転送しておくことを要求する動作である。

このようなプリフエツチ動作により、前記プロ
セツサ１１がリード／ライトしたデータがアドレ
ス情報であつて、そのデータがキヤツシユメモリ
１３に存在していないことが確認されたとき、当
該データの前記プロセツサ１１からのリード／ラ
イト要求が実際に出力されるに先立ち、キヤツシ
ユプリフエツチ制御装置１８の動作により当該デ
ータが主記憶装置１２からキヤツシユメモリ１３
に転送される。そしてプロセツサ１１からのリー
ド／ライト要求が与えられる時点には、そのデー
タがキヤツシユメモリ１３に格納されているよう
になつている。

尚、セレクタ１９は前記キヤツシユプリフエツ
チ制御装置１８からの信号と、プロセツサ１１か
らの信号が競合しないよう調停するものである。
しかしてこのセレクタ１９は、前記タグ判定器１
６にてプロセツサ１１から与えられたデータがア
ドレス情報であると判定された時にだけ、前記キ
ヤツシユプリフエツチ制御装置１８からの信号と
レジスタ１７に格納されている信号（アドレス）
を前記キヤツシユブロツク制御装置１４に伝える
ものとなつている。

このようなプリフエツチ機能を備えた実施例装
置によれば、例えば前述した「リスト構造を辿
る」処理が行われる場合、その処理手続きが第３
図に示すように進められる。即ち、（Ｎ−１）番
目のコンスセルの第２要素のリード動作が行われ
た時点で、そのアドレスにより示されるブロツク
のデータがプリフエツチ動作により主記憶装置１
２からキヤツシユメモリ１３に転送されるので、
Ｎ番目のコンスセルの第１要素のリード動作が行
われる時点には既にそのデータがキヤツシユメモ
リ１３に格納されていることになる。この結果、
Ｎ番目のコンスセルにより示されるデータが必要
となる時点で主記憶装置１２をアクセスする必要
がなくなり、キヤツシユメモリ１３から当該デー
タを高速度に求めることが可能となる。

また第３図に示す処理手続きの流れから明らか
なように、プロセツサ１１の内部処理と上述した
プリフエツチ動作、つまり主記憶装置１２からキ
ヤツシユメモリ１３へのデータブロツク転送とを
同時に並行して行なうことができる。従つて従来
のようにリード／ライト要求がなされたとき、そ
のデータがキヤツシユメモリ１３に存在しないと
云う事態を効果的に回避することができ、この結
果、主記憶装置１２をアクセスしてデータが転送
される期間を待つことなくプロセツサ１１におけ
る処理を進めることができるので、装置全体の処
理速度の大幅な高速化を図ることが可能となる。

尚、本発明は上述した実施例に限定されるもの
ではない。ここでは「リスト構造を辿る」処理を
例に説明を進めたが、「リスト構造を生成する」
処理を実行する場合にも同様に適用することがで
きる。またキヤツシユメモリ１３におけるデータ
構造やその記憶容量等はシステム仕様に応じて定
めれば良いものである。その他、本発明はその要
旨を逸脱しない範囲で種々変形して実施すること
ができる。

［発明の効果］ 以上説明したように本発明によれば、例えば
「リスト構造を辿る」処理等の一般的にアドレス
情報を扱う処理において、そのアドレスで指定さ
れるデータがキヤツシユメモリ中にない場合に
は、プロセツサからキヤツシユメモリに与えられ
るリード／ライトの要求発行に先行してそのデー
タを主記憶装置からキヤツシユメモリに転送して
おくことが可能となる。その結果、アドレス情報
を扱う処理の全般について、その処理速度の高速
化を図ることが可能となる等の実用上多大なる効
果が奏せられる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るキヤツシユメ
モリ装置の概略構成を示すブロツク図、第２図は
実施例装置における主記憶装置内でのリスト構造
の表現構造を模式的に示す図、第３図は実施例装
置におけるプロセツサとキヤツシユメモリとの振
舞いを示す図、第４図は従来方式におけるプロセ
ツサとキヤツシユメモリとの振舞いを示す図であ
る。 １…コンスセル、２…データのタグ部、３…デ
ータのバリユー部、１１…プロセツサ、１２…主
記憶装置、１３…キヤツシユメモリ、１４…キヤ
ツシユプロツク制御装置、１５…キヤツシユメモ
リ内に形成される複数のキヤツシユブロツク、１
６…タグ判定器、１７…レジスタ、１８…キヤツ
シユプリフエツチ制御装置、１９…セレクタ。

Claims (1)

1. 【特許請求の範囲】 １ プロセツサと主記憶装置との間にキヤツシユ
   メモリを設けたキヤツシユメモリ装置において、 前記プロセツサがキヤツシユメモリからリード
   動作で読み込んだデータに付与されたタグから当
   該データがアドレス情報であるか否か判定する第
   １の判定手段と、 この第１の判定手段でキヤツシユメモリから読
   み込まれたデータがアドレス情報であると判定さ
   れたときには当該データのアドレスを格納する格
   納手段と、 この格納手段に格納されたアドレスのデータが
   前記キヤツシユメモリ中に存在するか否かを判定
   する第２の判定手段と、 この第２の判定手段でキヤツシユメモリ中に当
   該アドレスのデータが存在しないと判定されたと
   きには、そのデータを前記主記憶装置から前記キ
   ヤツシユメモリに転送する転送手段と を具備したことを特徴とするキヤツシユメモリ装
   置。 ２ プロセツサと主記憶装置の間にキヤツシユメ
   モリを設けたキヤツシユメモリ装置において、 前記プロセツサがキヤツシユメモリに対してラ
   イト動作で書き込んだデータに付与されたタグか
   ら当該データがアドレス情報であるか否か判定す
   る第１の判定手段と、 この第１の判定手段でキヤツシユメモリに書き
   込まれたデータがアドレス情報であると判定され
   たときには当該データのアドレスを格納する格納
   手段と、 この格納手段に格納されたアドレスのデータが
   前記キヤツシユメモリ中に存在するか否かを判定
   する第２の判定手段と、 この第２の判定手段でキヤツシユメモリ中に当
   該アドレスのデータが存在しないと判定されたと
   きには、そのデータを前記主記憶装置から前記キ
   ヤツシユメモリに転送する転送手段と を具備したことを特徴とするキヤツシユメモリ装
   置。