JPS6049949B2 - アドレス履歴装置 - Google Patents

Description

【発明の詳細な説明】 本発明はデータ処理装置における、特にページに分割さ
れた主記憶装置の各ページの割り付けアルゴリズムに関
するものである。

従来この種のデータ処理装置では、ページに分割された
主記憶装置の各ページの使用状況を知るためには、各ペ
ージに対応するビットを主記憶装置内に準備するか、又
は専用の記憶装置を設け、処理装置が主記憶装置をアク
セスする都度該ページに対応するビットをセットまたは
リセットするカルて使用状況を保存していた。

このため従来のデータ処理装置においては、前記ページ
の使用の有無の判断は可能であるがその頻度や使用順序
等を知ることは困難であり、又重要度の小さいものも重
要度の高いものも同じ一律的な取扱いをしていたので、
主記憶装置の各頁の割付けが適切とはいえなかつた。し
たがつて本発明の目的は、前述のような装置において、
使用するページの使用順度々使用順序を知ることができ
、而も主記憶装置への各頁の割・付けを効率的とするア
ドレス履歴装置を得ようとするものである。

本発明は上記の目的を達成するために、ページに分割さ
れた主記憶装置の各ページの使用履歴を保存する手段を
装置に与えると共に、使用りれきフを持つ各ページに対
して、主記憶装置内における重要度を示す重みフラグを
持たせるようにしたものである。

本発明によれは、複数の処理装置が共通にアクセスでき
る主記憶装置を有するデータ処理システ５ムにおいて、
前記処理装置から前記主記憶装置へのアクセス時に前記
処理装置から該アクセスに対するページアドレスと該ペ
ージアドレスに対する重みフラグを供給され、前記ペー
ジアドレスに対応して複数のワードロケーシヨ■／を持
ち、各ワードロケーシヨンには第１のアドレスと第２の
アドレスと該ワードロケーションに対応するページアド
レスの重みフラグとを記憶し、而して前記第１のアドレ
スには該ワードロケーションに対応するページアドレス
に対する前記処理装置から前記主記憶装置へのアクセス
の直前のアクセスに対応するページアドレスを、前記第
２のアドレスには前記アクセスの直後のアクセスに対応
するページアドレスをそれぞれ記憶する手段と、前記処
理装置から前記主記憶装置へのアクセスにおけるページ
アドレスのアクセス順序を記憶し、前記ページアドレス
のうち最も古くアクセスされたページアドレスについて
前記重みフラグを参照しその内容に応じて該ページアド
レスの順序位置を変更する手段とを有するアドレス履歴
装置が得られる。

次に図面を参照して詳細に説明する。第１図は本発明に
おける一実施例の構成の概要を示す図である。この第１
図において、１１および１１ａは処理装置、１２は主記
憶装置、１３はアドレス履歴装置を示す。又１４は処理
装置１１と主記憶装置１２との間のデータバスであり、
１５は処理装置１１から主記憶装置１２への読み出し、
書き込みアドレスバスであるが、同時にアドレス履歴装
置１３にも接続されていて、処理装置１１から主記憶装
置１２への読み出し、書き込みアクセス時にアドレス履
歴装置１３においてもアクセスアドレスを知ることがで
きる。１６はアドレスバスのページアドレスに対する重
みフラグを送るバス、１７はアドレス履歴装置１３の内
容を読み出すバスである。

上記において各種バスは処理装置１１ａの側にもあるが
説明を省略する。

また第１図では説明の煩雑さを避けるため主要な回路の
み記載されている。更にこの第１図においては、主記憶
装置１２をアクセス処理装置が２台の場合を示している
．が、１台であつても又３台以上あつてよい。更に又、
本実施例中の処理装置とは、主記憶装置をアクセスする
すべての装置を含んでいる。第２図は第１図におけるア
ドレスバス１５の構成を示した図である。

このアドレスバス１５はぺ・ージアドレス２１とワード
アドレス２２に分けられる。ページアドレス２１は主記
憶装置１２内のデータの集まりを示し、ワードアドレス
２２はページアドレス２１で示されるデータの集合内の
データ位置を示している。そして以下の説明における主
記憶装置１２へのアクセスの履歴の記憶は、上記ページ
アドレスに対して行なわれる。第３図は第１図のアドレ
ス履歴装置１３の詳細な構成を示す図である。

この第３図において、３１ａ，３２，３３は処理装置（
第１図１１）からのページアドレスのうち、最も最近ア
クセスされたページアドレス、１つ前にアクセスされた
ページアドレス、及び最も古くアクセスされたページノ
アドレスをそれぞれ保持しているレジスタであり、３１
ｂはレジスタ３１ａのページアドレスに対応する重みフ
ラグを保持するレジスタである。また３４ａ，３４ｂ，
３４ｃは主記憶装置（第１図１２）のページアドレスに
対応して複数のワードロケーションを持つ順序記憶回路
、３５ａ，３５ｂ，３５ｃは順序記憶回路３４ａ，３４
ｂ，３４ｃの読出しレジスタ、３６は順序記憶回路３４
ａ，３４ｂ，３４ｃのアドレスを切り替えるセレクタ、
３７ａ，３７ｂは順序記憶回路３４ａ，３４ｂの書込み
データを切り替えるセレクタである。更に３８はレジス
タ３１とレジスタ３３の内容を比較する回路、３９はレ
ジスタ３１とレジスタ３２の内容を比較する回路である
。更に又４０ａと４０ｂはそれぞれレジスタ３１ａと３
１ｂの入力セレクタであり、４１は読出ししノジスタ３
５ｃの内容を−１する減算器である。次にリンクの構成
について説明する。第４図は第３図における順序記憶回
路の初期の状態をレジスタと共に示した図であつて、順
序記憶回烈３４ａ，３４ｂ，３４ｃから成るリンクの構
成とレジスタ３１，３２，３３の間の関係があられされ
ている。

この第４図から分るように、任意のロケーションＡｎに
ついていえば、３４ａには対応するページアクセス時の
１つ前にアクセスされたページアドレスＡｎ＋１が格納
され、３４ｂには直後にアクセスされたページアドレス
Ａｎ−１が格納されている。そしてレジスタ３１はブラ
ンクであり、レジスタ３２には最新のアクセスアドレス
Ａ。が、レジスタ３３には最も古くアクセスされたアド
レスＡ．．がそれぞれ格納されている。そしてこの第４
図から分ることは、最も古くアクセスされたアドレスＡ
ｎ．から最も新しくアクセスされたアドレスＡ。は、レ
ジスタ３１←３４ａ←レジスタ３３ あるいは レジスタ３１←３４ｂ←レジスタ３３ でその使用状態を知ることができることである。

また第４図にはページアドレスの重みフラグを記憶する
順序記憶回路３４ｃの構成も同時に示し５ている。図に
おいてＢｎがワードロケーションＡｎに対応する記憶装
置のページアドレスの重みフラグをあられしている。こ
の重みフラグはふつうの場合２ビット又は３ビットで構
成し、前者の場合０，１，２，３の４段階、後者の場合
は０，１・・・１、７の８段階の値を持つことが出来る
。そしてこの実施例では値が小さくなるほど主記憶装置
１２の対応するページの重要度が小さくなるように構成
している。たとえば１回限りで終るユーザーのデータに
はＯの重みフラグを与えるようにしてい１る。これに対
し装置の検査処理に用いられるもの或いはシステムの共
有プログラムに関するものの楊合のように使用頻度の大
きなものには高い値の３または７を与えるようにする。
なおこの重みフラグはこの第４図に示す初期の状態では
すべて０２としておき、以後の動作の途中において必要
の場合にＯ以外の重みフラグを与えるようにする。本発
明においては、あとの説明から分るように、アドレス履
歴動作の途中において、０でない重みフラグを有するア
ドレスをリングから外れなｌいように、すなわち本リン
クの最後尾に位置する機会を小さくするものである。次
に第４図の状態におけるリンクの任意のアドレスＡｎの
番地へのアクセスが発生した場合におけるリンクの更新
について動作毎に区分して説明．する。

第５図は本発明の一実施例の一実施例におけるリンク更
新の動作順序を示すフローチャートである。

はじめに動作開始に至るまての概要を説明すると、第１
図および第３図を併用して、処理装置１１が主記憶装置
１２をアクセスすると、そのページアドレス２１は、ア
ドレスパルス１５により重みフラグはバス１６により、
アドレス履歴装置１３に知らされる。これによりアドレ
ス履歴装置１３は順序記憶回路３４ａ，３４ｂ，３４ｃ
の内容の更新を開始する。第６図ないし第１２図は第５
図の各動作（１）〜（Ｘ■）におけるアドレスの更新の
模様を示す図である。

１）第３図ないし第５図および第６図を参照して受信し
たページアドレスＡｎをセレクタ４０ａを介してレジス
タ３１ａに取り込み。

［■）重みフラグＢｎをセレクタ４０ｂを介してレジス
タ３１ｂに取り込む。

［■）比較回路３９によりレジスタ３１ａの内容Ａｎと
レジスタ３２の内容Ａ。

を比較する。一致すれば、すなわち直前にアクセスされ
たページアドレスと該アクセスのページアドレスが同一
のものであるときについては後述する。ＡｎとＡＯが不
一致であれば、以下の更新動作に移る。（■）この時点
ではまだ順序記憶回路３４ｂのアドレスＡ。

のエリアがブランクとなつているため、セレクタ３６に
よりレジスタ３２を、セレクタ３７ｂによりセレクタ３
１ａを選択して順序記憶回路３４ｂにレジスタ３１ａの
内容Ａｎを書き込む。本動作は１つ前のアクセスに対す
る後処理といえる。（■）セレクタ３６によりレジスタ
３１ａを選択し、レジスタ３１ａの内容Ａｎをアドレス
として順序記憶回路３４ａ，６４ｂ，３４ｃの内容を読
み出してレジスタ３５ａ，３５ｂ，３５ｃにそれぞれ格
納する。

これはアドレスＡｎを本リンクから消すためのものであ
る。（■）比較回路３８により、レジスタ３１ａの内容
Ａｎとレジスタ３３の内容Ａｍを比較し、該ページアド
レスＡｎが最も古くアクセスされたページアドレスであ
るかどうかを判断する。

Ａ，，＝Ａｍの場合はこれもあとに説明することとして
、ＡｎへＡｍの楊合は、（■）の判断と（■）の判断に
より、Ａ．，は第６図から分るように順序記憶回路３４
ａの内容Ａｎ＋１と３４ｂの内容ａ１−１の中にあるこ
とがわかる。

従つて（■）で読み出した読出しレジスタ３５ａと３５
ｂの内容が両方とも有効であるといえる。そこで両レジ
スタ３５ａと３５ｂの内容を用いてアドレスＡ．．を本
リンクから消す動作を開始する。（■）第７図を参照し
て、ますセレクタ３６により読出しレジスタ３５ａのア
ドレスＡｎ＋１をアドレスとして、順次記憶回路３４ｂ
に読出しレジスタ３５ｂの内容Ａｎ−１を書き込む。

すなわちこれはＡｎ＋１の直前にアクセスされたアドレ
スがＡｎではなくＡ．．−１となることを示している。
（■）次にセレクタ３６により順序回路３４ａの読出し
レジスタ３５ｂで示すアドレスＡｎ−１に、読出しレジ
スタ３５ａで示すデータＡｎ＋１を書き込む。

同様にこれはＡｎ−１の直後にアクセスされたアドレス
がＡｎではなくＡｎ＋１となることを示している。以上
（■）と（■）により、Ａｎのアドレスはレジスタ３２
→３４ａ→レジスタ３３及び レジスタ３２←３４ｂ←レジスタ３３ で示されるリンクから外されたことになる。

以上でＡＯに対応する情報がリンクからはずれるので、
Ａｎを最新アクセスアドレスの位置につなぎ直してやる
必要がある。（■）セレクタ３６と３７ａにより、順序
記憶回路３４ａのレジスタ３１ａに示されるアドレスＡ
．．に、レジスタ３２に示されるアドレスＡ。

を書き込む。（Ｘ）次にセレクタ３６により、順序記憶
回路３４ｃのレジスタ３１ａに示されるアドレスＡｎに
レジスタ３１ｂの内容Ｂｎを書き込む。

これにより重みビットが新規なものになる。（Ｘｌ）第
８図を参照して、以上によりＡｎの番地がリンクの最上
段に置かれたので、レジスタ３１ａの内容Ａｎをレジス
タ３２に移す。

（ＸＩＩ）次いでレジスタ３３の内容Ａｌｎをアドレス
として順序記憶回路３４ｃの内容Ｂｍを読取りレジスタ
３５ｃに読み出す。

（Ｘ■）上に読み出された重みフラグＢ．．がゼロ．て
あるかどうかを判定する。

重みフラグは最初の設定では先に説明したようにゼロに
してあるので、動作は終了する。以上の説明から分るよ
うに、新規にアクセスされたアドレスがレジスタ３２と
レジスタ３３の中．−間に位置するときは、（１）ない
し（Ｘ■）の動作によりそのアドレスの重みフラグを最
新のものにして最新アクセスアドレスの位置につなぎ直
される。

次に先に説明した（■）においてＡｎ＝ＡＯの場・合、
すなわち新規にアクセスされたページアドレスがリンク
の先頭にある直前にアクセスされたアドレスと同一の場
合について述べる。

このようにリンクの先頭にあるアドレスに再度の要求が
あつた場合は、リンクの順序を変更する必要がないので
、次の動作で重みフラグのみを更新して動作を終了する
。（Ｘ■）セレクタ３６でレジスタ３１ａを選択し、そ
の内容Ａｎ（ＡＯ）をアドレスとして３５ｃに３１ｂの
内容Ｂｎを書き込む。

上記の動作と（１）および（■）の動作を含めてあられ
したのが第９図である。次に先に説明した（■）におい
てＡｎ＝Ａｍの場合ノすなわち（１）において新規にア
クセスされたページアドレスがリンクの最後尾であつた
場合について述べる。

はじめにその概要を説明すると、この場合はリンク最後
尾のアドレスをリンクの先頭に移し、重みフラグを最新
のものにすると共に、レ・ジスタ３３にリンク最後尾の
アドレスより１つ新しいアドレスにする。そしてこの新
しく格納されたアドレスに対応する重みフラグがＯでな
い場合はこの重みフラグを“゜−１゛して再度本フロー
に戻して動作を続行させるようにする。以下区分して説
明する。（１）〜（■）第６図を用いて説明したＡｎ＋
．Ａｍの場合に準じて動作するが、Ａｎ＝Ａ．ｎである
ところから第１０図のようになる。

先と異なるところはＡｎがＡｍになり、Ｂｎが新しい重
みフラグＢ．ｎＮＥＷとなつたことである。（Ｘ■）第
１１図を参照して、読出しレジスタ３５ｂの内容Ａｍ−
１をレジスタ３３に移し本ラインに戻る。

（■），（Ｘ）レジスタ３１ａの内容Ａｍをアドレスと
して、レジスタ３２の内容Ａ。

を順序記憶回路３４ａに書き込み、更にレジスタ３１ｂ
の内容ＢｍＮＥＷを読出しレジスタ３４ｃに書き込む。
（Ｘ［），（ＸＩｌ）ここでレジスタ３１ａの内容Ａｍ
をレジスタ３２に移し、次にレジスタ３３の内容Ａ。

−１をアドレスとして順序記憶回路３４ｃの内容Ｂｍ−
，を読出しレジスタ３５ｃに読み出す。（Ｘ■）読出し
レジスタ３５ｃの内容であるＢｍ一１を判定し、これが
Ｏであれば動作は終了する。Ｂ．．−１がＯでなければ
、すなわち最も古くアクセスされたページアドレスをあ
られすレジスタ３３の内容Ｂｍ−１が０でなければ、将
来使用される可能性が大として、次の動作に移る。

（Ｘ■），（Ｘ■）第１２図を参照して、レジスタの内
容Ａｒｒｌ−１をセレクタ４０ａを介してレジスタ３１
ａに移す。

次に読出しレジスタ３５ｃの内容Ｂｍ−１を減算器４１
によソー１した後、セレクタ４０ｂを介してレジスタ３
１ｂにセットする。この２つの動作はあたかも主記憶装
置１２に対して該ページアドレスでアクセスが発生した
のと同じである。

そこで第１２図の最終の状態をもとにして（■），（Ｖ
）・・・（Ｘ■）の剰に再度動作を繰返す。そして（Ｘ
■）でＢ．．−１が更にＯでないと判定されれば更に繰
返しが行われる。そしてＢ．．−１が０と判定されたと
きに動作は終了する。以上の各動作により、処理装置１
１から主記憶装置１２へのアクセスに対応して、レジス
タ３１に最新アクセスアドレス（ページアドレス）が、
レジスタ３３に最も古くアクセスされたページアドレス
がそれぞれ保存されるとともに、順序記憶回路３４ａ，
３４ｂおよび３４ｃにはその間の使用順序及び該ページ
アドレスに対応する重みフラグが記憶される。

またアドレスバス１７により処理装置１１はレジスタ３
３の内容を常時観測することができる。

このことは処理装置１１が主記憶装置１２への最も古く
アクセスされたページアドレス（すなわち最も使用され
ない時期の長いページアトレス）を知ることができるこ
とを示している。本発明は以上説明したように、処理装
置から主記憶装置へのアクセスアドレス（ページアドレ
ス）の発生順序及び該ページに対応する重みフラグを保
存することにより、最も古くアクセスされかつ重要度の
低いページアドレスが認識でき、主記憶装置の各ページ
の割付けが最適の方法で実施できる。

【図面の簡単な説明】

第１図は本発明の一実施例の概略構成を示した図、第２
図は第１図におけるアドレスの詳細を示した図、第３図
は第１図におけるアドレス履歴装置の詳細を示す図、第
４図は第３図における順序記憶回路の初期状態における
詳細をあられした図、第５図は本発明によるアドレス履
歴装置の概略動作を示す図、第６図ないし第１２図は第
５図の各動作におけるアドレスの更新の模様を示した図
である。 記号の説明：１１と１１ａは処理装置、１２は主記憶装
置、１３はアドレス履歴装置、１４はデ゛一タパス、１
５はアドレスバス、１６は重みフラグ、１７はアドレス
バス、２１はページアドレス、２２はワードアドレス、
３１ａ，３１ｂ，３２，３３はレジスタ、３４ａ，３４
ｂ，３４ｃは順序記憶回路、３５ａ，３５ｂ，３５ｃは
読出し！レジスタ、３６，３７ａ，３７ｂはセレクタ、
３８，３９は比較回路、４０ａ，４０ｂはセレクタ、４
１は減算回路をそれぞれあられしている。

Claims (1)

【特許請求の範囲】
1. １ 複数の処理装置が共通にアクセスできる主記憶装置
   を有するデータ処理システムにおいて、前記処理装置か
   ら前記主記憶装置へのアクセス時に前記処理装置から該
   アクセスに対するページアドレスと該ページアドレスに
   対する重みフラグを供給され、前記ページアドレスに対
   応して複数のワードロケーションを持ち、各ワードロケ
   ーションには第１のアドレスと第２のアドレスと該ワー
   ドロケーションに対応するページアドレスの重みフラグ
   とを記憶し、而して前記第１のアドレスには該ワードロ
   ケーションに対応するページアドレスに対する前記処理
   装置から前記主記憶装置へのアクセスの直前のアクセス
   に対応するページアドレスを、前記第２のアドレスには
   前記アクセスの直後のアクセスに対応するページアドレ
   スをそれぞれ記憶する手段と、前記処理装置から前記主
   記憶装置へのアクセスにおけるページアドレスのアクセ
   ス順序を記憶し、前記ページアドレスのうち最も古くア
   クセスされたページアドレスについて前記重みフラグを
   参照しその内容に応じて該ページアドレスの順序位置を
   変更する手段とを有すアドレス履歴装置。