JPH0517749B2 - - Google Patents

Info

Publication number
JPH0517749B2
JPH0517749B2 JP62014589A JP1458987A JPH0517749B2 JP H0517749 B2 JPH0517749 B2 JP H0517749B2 JP 62014589 A JP62014589 A JP 62014589A JP 1458987 A JP1458987 A JP 1458987A JP H0517749 B2 JPH0517749 B2 JP H0517749B2
Authority
JP
Japan
Prior art keywords
output
signal
counter
screen
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62014589A
Other languages
English (en)
Other versions
JPS63182975A (ja
Inventor
Ichiro Tamya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP62014589A priority Critical patent/JPS63182975A/ja
Publication of JPS63182975A publication Critical patent/JPS63182975A/ja
Publication of JPH0517749B2 publication Critical patent/JPH0517749B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Studio Circuits (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、テレビ信号等、デイジタル動画信号
を処理するプロセツサに関し、更に詳しくは、実
時間で画像データを入出力するためのタイミング
発生方式に関する。
(従来の技術) 1台のプロセツサで画像処理を行なうと時間が
かかりすぎるという欠点を有している。従つて、
実時間動画処理を行なうには多数のプロセツサを
効率良く並列動作させるマルチプロセツサが必要
となる。このようなマルチプロセツサの例として
は、1986年アイトリプルイー インターナシヨナ
ル コンフアレンス オン アコーステイツクス
スピーチ アンド シグナル プロセツシング
のプロシーデイング797頁より800頁記載の方法が
ある。この例では一画面を複数個の部分画面に分
割し、各プロセツサは割当てられた部分画面の処
理を実行する。この場合、各プロセツサで処理さ
れ出力される部分画面は他プロセツサの出力部分
画面と重なることも空きが生ずることもない様に
過不足なく割当てられ、このため処理画像は各プ
ロセツサからの出力部分画面信号を合わせること
によつて得られる。一方各プロセツサにおける画
面の取り込みは、割当てられた部分画面領域より
広く取ることにより、各プロセツサ間の通信をほ
とんど皆無にできる。つまり取り込むべき部分画
面は出力部分画面より大きい。
つまり、この様なマルチプロセツサ方式では、
画面上の部分画像入力領域、部分画像出力領域お
よび個々のプロセツサに対する処理開始指令等を
プロセツサに対して指示するタイミング発生器等
が個々のプロセツサに必要となる。
第2図は1画面分の画像信号と、あるプロセツ
サに割当てられた入力部分画面、出力部分画面お
よびプロセツサに対して処理を要求する時点の例
を示すもので、 入力部分画面I(x,y)は I(x,y)={(x,y)|iy<o, jx<p} また出力部分画面O(x,y)は O(x,y)={(x,y)|ky<m, lx<n} さらにプロセツサ処理開始点P(x,y)は P(x,y)=(r,o) となる。
1画面分の画像信号は、左上すみの画素から右
方向へ順に1行分のデータが走査され、次に、下
の行の左すみの画素から右方向へ順に読み出され
る。このような走査方式によつて2次元の画像が
1次元の信号に変換される。このとき各行の走査
が終わるたびに水平同期信号が、また、1画面分
の走査が終わるたびに垂直同期信号が発生され
る。以下、このような走査方式を前提として説明
する。
第3図はこの様なマルチプロセツサの単位プロ
セツサで用いられるタイミング制御部の一具体例
であり、垂直同期信号入力端子11、水平同期信
号入力端子12、クロツク信号入力端子13、入
力指令信号出力端子14、実行信号出力端子1
5、出力指令信号出力端子16、列カウンタ3
4、行カウンタ33、読出専用メモリ7,8、ア
ンドゲート回路17,18,19からなつてい
る。尚、行カウンタ33、列カウンタ34を含む
部分をアドレスカウンタ部53と総称し、読出専
用メモリ7,8、ゲート17〜19,40〜43
を含む部分をウインドウ発生部52と呼ぶ。
読出専用メモリ7は、3ビツト出力で、第1ビ
ツトは入力アドレスの値が取込画面の行番号と一
致するものには1を、他はゼロを出力する様プロ
グラムされており、第2ビツトは入力アドレスの
値が実行指令を出力したい時点の画面上の行番号
となつたものには1を、他はゼロを出力する様プ
ログラムされており、第3ビツトは入力アドレス
の値が処理画面の行番号と一致するものには1
を、他はゼロを出力する様プログラムされてい
る。
また、読出専用メモリ8は同様に3ビツト出力
で、第1ビツトは入力アドレスの値が取込画面の
列番号と一致するものには1を、他はゼロを出力
する様プログラムされており、第2ビツトは入力
アドレスの値が実行指令を出力したい時点の画面
上の列番号となつたものには1を、他はゼロを出
力する様プログラムされており、第3ビツトは入
力アドレスの値が処理画面の列番号と一致するも
のには1を他はゼロを出力する様プログラムされ
る。
入力信号が加わる毎に第3図のクロツク信号入
力端子13に画像の標本化信号が加わり列カウン
タ34を歩進し、水平同期信号が水平同期入力端
子12に加わる毎にゼロクリアされる。行カウン
タ33は画面の一列分終了すると水平同期信号に
より一歩進し、垂直同期信号が垂直同期信号入力
端子11に加わるとゼロにもどる。このようにし
て、行カウンタ33の出力値yと列カウンタ34
の出力値xから、現在走査されている画素の画面
上の座標(x,y)を知ることができる。このと
き、画面の左すみが原点(0,0)であり、画面
の右方向がxの増加する方向であり、画面の下方
向がyの増加する方向となつている。従つて、読
出専用メモリ8,7の第1ビツト目は入力画面に
属する列および行を各々の列カウンタ34、行カ
ウンタ33が示している限り“1”を出力し、ゲ
ート17によつて入力画面に属する標本位置に対
して“1”を端子14へ出力する。
同様に列カウンタ34および行カウンタ33が
処理開始を支持すべき列と行の値を示した時の読
出専用メモリ8,7は“1”を出力し、この時ゲ
ート18は端子15に実行信号として“1”を出
力する。
同様に列カウンタ34および行カウンタ33が
出力画面に相当する列および行を示した時に読出
専用メモリ8,7は各々“1”を出力し、この結
果ゲートは端子16に出力指令信号として“1”
を出力する。
以上のように従来の方式では、アドレスカウン
タ部が水平/垂直同期信号から現在走査している
画面内の絶対位置を発生し、ウインド発生部52
は、アドレスカウンタ部53の発生する絶対位置
情報をもとに各種のタイミング制御信号を発生す
ることを特徴としている。
(発明が解決しようとする問題点) ところが前述したようなマルチプロセツサで
は、各単位マルチプロセツサが担当する領域が異
なるために、従来の方式では、各単位プロセツサ
毎に読出専用メモリ7,8に異なるデータをプロ
グラムしておかなければならないため、プログラ
ム作成の手間がかかるという問題がある。
また、画面内の動物体は単数あるいは少数のプ
ロセツサで発見、追跡するような応用を考える
と、各プロセツサがデイジタル信号処理の結果に
もとづいて入力部分画面や出力部分画面の位置を
実時間で変更する必要がある。ところが、第3図
に示した方式では、実時間処理中に読出専用メモ
リの変更はできないので部分画面の変更を行なえ
ない。仮に、第3図の読出専用メモリ7,8をラ
ンダムアクセスメモリとし、内容の書き替えを可
能とした場合でも、部分画面の大きさに対応する
データの更新には時間がかかり、高速処理を主眼
とする実時間信号処理には適さないという問題が
ある。
(問題点を解決するための手段) 前述の問題点を解決するために本発明が提供す
る手段は、画像信号のうちから部分領域の画像デ
ータの信号を入力し出力するのに用いるタイミン
グ信号を発生する部分画像入出力タイミング発生
方式であつて、外部から更新可能な第1および第
2のレジスタと、画像信号の標本化信号で歩進す
る第1のカウンタと、前記画像信号の水平同期信
号で歩進する第2のカウンタと、前記第1および
第2のカウンタの値から現在スキヤンされている
画像データが部分領域に属するか否かを判定する
手段とを備え、前記画像信号の水平同期信号で前
記第1のカウンタを前記第1のレジスタの値に設
定し、前記画像信号の垂直同期信号で前記第2の
カウンタを前記第2のレジスタの値に設定するこ
とを特徴としている。
(作用) 前述したように、従来の方式で問題となつたの
は、入出力部分画面の移動を実現するために、部
分画面に属するか否かを判定する手段、すなわ
ち、第3図のウインドウ発生部52のパラメータ
を容易に変更できない点にあつた。本発明では、
第3図のアドレスカウンタ部を2つのパラメータ
で変更して、アドレス発生の座標原点をずらし、
等価的に画面上の入出力部分画面位置の移動を実
現している。具体的には、従来、アドレスカウン
タ部内の2つのカウンタは、ゼロリセツトタイプ
のカウンタを利用していたが、ゼロリセツトの代
わりに各々に対応するレジスタの値への設定に置
き替える。以上のようにして、カウンタの動作を
ゼロリセツトタイプのカウンタの動作に対してレ
ジスタに設定した値だけ進ませたり遅らせたりす
ることができる。アドレスカウンタ部の動作が進
んだり遅れたりするということは、そのまま部分
画面に属するか否かの判定の進み遅れを意味す
る。このような時間軸上の進み(遅れ)は、画面
上では、水平方向には入出力部分画面位置の左
(右)方向への移動として、また垂直方向には入
出力部分画面位置の上(下)方向への移動として
観測される。
すなわち、前記2つのレジスタの値を更新する
だけで、入出力部分画面位置を上下、左右に自由
に移動できることになる。
(実施例) 次に実施例を挙げ本発明を一層詳しく説明す
る。
第1図は本発明の一実施例を示すブロツク図で
ある。本実施例は、全体としては、アドレスカウ
ンタ部51とウインドウ発生部52とから成る。
アドレスカウンタ部51は、行方向と列方向の偏
差量を各々格納するレジスタ1、レジスタ2、行
方向、列方向の相対的なアドレスをカウントする
カウンタ3,4、外部にレジスタ1,2の内容を
読み出すためのバツフアゲート5,6、および、
垂直同期信号入力端子11、水平同期信号入力端
子12、クロツク信号入力端子13、データ入出
力端子9とから成る。また、ウインドウ発生部5
2は、読出専用メモリ7,8、アンドゲート回路
17,18,19および入力指令信号出力端子1
4、実行信号出力端子13、出力指令信号出力端
子16から成る。
ウインドウ発生部52の構成は、第3図のウイ
ンドウ発生部と同じであり、読出専用メモリ7,
8にプログラムされているデータも第3図で説明
したものと同じである。従つて、読出専用メモリ
8,7の第1ビツト目は取込画面に属する列およ
び行を各々の列カウンタ4、行カウンタ3が示し
ている限り“1”を出力し、ゲート17はよつて
入力部分画面に属する標本位置に対して“1”端
子14へ出力する。
同様に列カウンタ4及び行カウンタ3が処理開
始を指示すべき列と行の値を示した時のみ読出専
用メモリ8,7は“1”を出力し、この時ゲート
18は端子15に実行信号として“1”を出力す
る。
同様に列カウンタ4及び行カウンタ3が出力画
面に相当する列及び行を示した時に読出専用メモ
リ8,7は各々“1”を出力し、この結果ゲート
19は端子16に出力指令信号として“1”を出
力する。
レジスタ1とレジスタ2の内容は、データ入出
力端子9から供給されるデータに更新可能であ
る。また、レジスタ1とレジスタ2の内容は、
各々バツフアゲート5,6が開いたときにデータ
入出力端子9に読み出される。行カウンタ3は水
平同期信号が水平同期信号入力端子12に入力さ
れると歩進し、垂直同期信号が垂直同期信号入力
端子11に加わるとレジスタ1の値が設定され
る。一方列カウンタ4は、画像の標本化信号がク
ロツク信号入力端子13に加わると歩進し、水平
同期信号が水平同期信号入力端子12に加わる毎
にレジスタ2の値が設定される。いま、レジスタ
1,2の内容がいずれも0であると仮定すると、
行カウンタ3は、垂直同期信号が垂直同期信号入
力端子11に加わるたびにレジスタ1の値すなわ
ち0に設定され、列カウンタ4は水平同期信号が
水平同期信号入力端子12に加わるたびにレジス
タ2の値すなわち0に設定される。一方、第3図
の行カウンタ33は、既に説明したように水平同
期信号が加わるたびに歩進し、垂直同期信号が加
わるたびにゼロクリアされており、第3図の列カ
ウンタ34も、既に説明したように画像の標本化
信号が加わるたびに歩進し、水平同期信号が加わ
るたびにゼロクリアされる。従つて、レジスタ
1,2がいずれも0という仮定のもとでは第1図
のアドレスカウンタ部51と第3図のアドレスカ
ウンタ部53は、各々ウインドウ発生部52に対
して同じデータ系列を出力することになる。
次に、レジスタ1に値−100が、レジスタ2に
値−200が格納されていると仮定する。このとき、
行カウンタ3は垂直同期信号が加わると−100に
設定され、列カウンタ4は、水平同期信号が加わ
ると−200に設定される。このため、行カウンタ
3は、水平同期信号が100回加わつた後に0とな
り、列カウンタ4は、画像の標本化信号が200回
加わつた後に0となる。一方、ウインドウ発生部
52は、アドレスカウンタ部51の出力にのみも
とづいて動作している。従つて、レジスタ1,2
がいずれも0であつた場合と、レジスタ1,2が
各々−100,−200である場合を比べると、後者の
場合の方は、前者に比べて100画素と、200行分遅
れてウインドウ発生部52が動作することにな
る。すなわち、画面上では、右方向に100画素分、
下方向に200行分入出力部分画面の位置と、実行
信号出力位置が移動したことにほかならない。
更に、レジスタ1,2の内容を各々バツフアゲ
ート5,6を介してデータ入出力端子9から読み
出し、双方に40を加えて再度データ入出力端子9
を介してレジスタ1,2を各々−60,−160に更新
したとする。このとき、更新前の状態すなわち、
レジスタ1が−100で、レジスタ2が−200であつ
た場合と比べると、行カウンタ3は、水平同期信
号40行分早く0になり、列カウンタ4は、画像の
標本化信号40回分早く0になる。従つて、レジス
タ1,2を更新する前と比べて画面上では、左方
向に40画素分、上方向に40行分相対的に移動した
ことになる。
一般に、本発明によれば、レジスタ1、レジス
タ2に値−Ny,−Nxを格納すれば、レジスタ1,
2がいずれもOである場合に比べて画面上では下
方向にNy、右方向にNx移動した入出力部分画面
位置に対する入力指令信号、出力指令信号を発生
させることできる。更に、レジスタ1,2の内容
を各々読み出した後、所定の変動量−ΔNy,−
ΔNxを加えて再度格納するだけで、それ以前の
入出力部分画面位置に対して、下方向にΔNy
右方向にΔNxという相対的な移動を実現できる。
また、以上の説明からわかるように、本発明は
ウインドウ発生部の構成にかかわらずその効果を
発揮できる。従つて例えば第1図のウインドウ発
生部52の読出専用メモリ7,8をランダムアク
セスメモリに置き替え、指定領域の形、大きさを
変更しやすくした場合も、本発明のうちである。
更に、ウインドウ発生部がこの他の回路路構成で
あつてもアドレスカウンタ部に、画像の同期信号
からの偏差量を設定して、カウンタのリセツト値
として用いることにより同じ効果を生みだす場合
も、本発明に含まれる。
(発明の効果) 以上の様に本発明によれば入力部分画面、出力
部分画面、及びプロセツサに対する処理要求のタ
イミングを変更したい場合には、同期信号に対す
る偏差量を更新するだけで良く、高速な変更が容
易に実行できる様になる。
また、更新データの作成においては、現在の入
出力部分画面位置からの移動量を加えていけば良
く、従つて、画面上の座標軸との対応が良いた
め、更新プログラムの設計が容易となる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロツク図、
第2図は部分画像の入出力タイミング発生の様子
を説明する図、第3図は従来例を示すブロツク図
である。 1,2…レジスタ、3,4…カウンタ、7,8
…読出専用メモリ、17〜19…アンドゲート回
路、5,6…バツフアゲート、9…データ入出力
端子、11…垂直同期信号入力端子、12…水平
同期信号入力端子、13…クロツク信号入力端
子、14…入力指令信号出力端子、16…出力指
令信号出力端子、52…ウインドウ発生部。

Claims (1)

    【特許請求の範囲】
  1. 1 画像信号のうちから部分領域の画像データの
    信号を入力し出力するのに用いるタイミング信号
    を発生する部分画像入出力タイミング発生方式で
    あつて、外部から更新可能な第1および第2のレ
    ジスタと、前記画像信号の標本化信号で歩進する
    第1のカウンタと、前記画像信号の水平同期信号
    で歩進する第2のカウンタと、前記第1および第
    2のカウンタの値から現在スキヤンされている画
    像データが前記部分領域に属するか否かを判定す
    る手段とを備え、前記画像信号の水平同期信号で
    前記第1のカウンタを前記第1のレジスタの値に
    設定し、前記画像信号の垂直同期信号で前記第2
    のカウンタを前記第2のレジスタの値に設定する
    ことを特徴とする部分画像入出力タイミング発生
    方式。
JP62014589A 1987-01-23 1987-01-23 部分画像入出力タイミング発生方式 Granted JPS63182975A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62014589A JPS63182975A (ja) 1987-01-23 1987-01-23 部分画像入出力タイミング発生方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62014589A JPS63182975A (ja) 1987-01-23 1987-01-23 部分画像入出力タイミング発生方式

Publications (2)

Publication Number Publication Date
JPS63182975A JPS63182975A (ja) 1988-07-28
JPH0517749B2 true JPH0517749B2 (ja) 1993-03-10

Family

ID=11865353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62014589A Granted JPS63182975A (ja) 1987-01-23 1987-01-23 部分画像入出力タイミング発生方式

Country Status (1)

Country Link
JP (1) JPS63182975A (ja)

Also Published As

Publication number Publication date
JPS63182975A (ja) 1988-07-28

Similar Documents

Publication Publication Date Title
KR940006348B1 (ko) 비트맵형 그래픽 단말장치
CN102460503A (zh) 显示源图像的变形版本的设备和方法
JPS62125292U (ja)
US5745101A (en) Method and apparatus for controlling image display
KR910000203B1 (ko) 화상처리장치
GB2214038A (en) Image display system
JPH0517749B2 (ja)
KR940008521A (ko) 영상 움직임 보상회로
JP3154741B2 (ja) 画像処理装置及びその方式
JPS6061853A (ja) 情報処理装置
RU2065206C1 (ru) Устройство для формирования телевизионного изображения с изменением масштаба управляемого фрагмента
JPH06324083A (ja) 波形蓄積表示装置
JP2555134B2 (ja) ビデオレート投影算出回路
JPS63111584A (ja) 画像処理装置
JPS63165922A (ja) サブ画面入出力タイミング発生器
JPS60107181A (ja) イメ−ジ処理装置
JP2820068B2 (ja) 画像データ合成表示装置
JPH06161428A (ja) 画像抽出装置
JPH0863595A (ja) 画像の回転処理方法およびその装置
JPH0567185A (ja) 画像表示処理装置
JPH03122776A (ja) ビデオレート濃度別投影回路
CN116974475A (zh) 数据缓存方法、装置及电子设备
JPS59223880A (ja) 画像処理方法および装置
JPH0375905B2 (ja)
JPS63305475A (ja) ビデオレ−ト投影算出回路