JPS63111584A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は画像処理装置、詳しくは人力された画像データ
を変形する画像処理装置に関するものである。

［従来の技術］ 従来のこの種の装置での画像の変形処理は、第８図（ａ
）に示す原画像８０から第８図（ｂ）に示す画像８１を
形成するため、２次元回転処理のものがほとんどであっ
た。すなわち、第８図（ｂ）の画像８１においては一定
回転角度、一定倍率で処理するための構成のみを備えて
いた。

［発明が解決しようとする問題点］ 従って、例えば第４図（ａ）に示す原画像４０を第４図
（ｂ）に示す画像（以下、出力画像という）４１の様に
線分４２を基準軸にしての遠近図法的に３次元回転処理
することは不可能であるか、或いは複雑な計算をしなけ
ればならないために、処理スピードが低下するものであ
った。またハードウェアにて実現する場合には規模が大
きくなりすぎるという問題があった。

特に最近になって、コンピュータグラフィックスが話題
となっているが、この遠近図法的な立体回転のみにとど
まらず、同一の構成で様々な変形画像を形成し、しかも
高速に実現するものが望まれているが、これらの要望に
応えた装置は未だ開発されていないのが現状である。

本発明は上記従来技術に鑑みなされたものであり、簡単
な構成で、且つ高速に画像の変形処理することを可能に
する画像処理装置を提供することにある。

［問題点を解決するための手段］ この問題を解決するために本発明は以下に示す様な構成
からなる。

すなわち、入力画像を格納する入力画像格納部と、格納
された入力画像中の画素データを読取るためのアドレス
を発生する第１のアドレス発生手段と、前記アドレスの
開始位置を設定する第１の設定手段と、前記アドレスの
方向及びアドレス間隔を複数個設定する第２の設定手段
と、出力画像を格納する出力画像格納部と、前記読取り
アドレス発生手段により読取られた画素データを該出力
画像格納部に格納するためのアドレスを発生する第２の
アドレス発生手段と、該第２のアドレス発生手段により
発生するアドレスの開始位置と方向を設定する第３の設
定手段と、前記格納アドレス発生手段により発生するア
ドレス方向の変化を検出する検出手段と、該検出手段に
よりアドレス方向の変化を検出したとき、前記第２の設
定手段により設定されたアドレス方向と間隔の１つを選
択する選択手段とを備える。

［作用コ かかる本発明の構成において、第１及び第２の設定手段
で第１のアドレス手段のアドレス開始位置と方向と間隔
を設定し、その設定された第１のアドレス発生手段でも
って入力画像格納部より読み込まれた画素データを第３
の設定手段で設定された第２のアドレス発生手段により
発生したアドレスに従って出力画像格納部に格納すると
共に、この書込みアドレスの方向の変化を検出手段でも
って検出したとき、前記第１のアドレス発生手段の方向
とアドレス間隔の値を選択手段でもって選択することに
より、変形画像を出力画像格納部に展開するものである
。

［実施例］ 以下、添付図面に従って本発明に係る実施例の詳細を説
明する。

［回転処理の概要（第５図（ａ）、（ｂ））コ尚、本実
施例においては主に第５図（ａ）。

（ｂ）に示した原画像５００から遠近図法的な出力画像
５０１を形成するまでを説明する。

さて、本実施例では入力した原画像からラスタ順序に読
取られる２次元デジタル画像を主走査方向に徐々に縮小
成いは拡大していき、副走査方向にも徐々に角度が変化
させるような回転、すなわち遠近図法的な３次元の回転
処理を近似するものである。

この遠近図法的な立体回転にはいろいろあるが、本実施
例では第５図（ａ）に示す原画像５゜Ｏの線分５０２を
回転軸として、辺５７を線分５０２より後方（紙面裏）
に回転、すなわち第５図（ｂ）に示す様な出力画像５０
１を得る回転処理について説明する。

この様な処理結果、形成される出力画像５ＯＮは以下の
条件が必要であるのが解る。

１、）出力画像５０１の各水平線分の間隔は線分５０２
から離れるに従って狭くなる。

２、）出力画像５０１の各垂直線分の間隔は線分５０２
から離れるに従って狭くなる。

以上、２つの条件が達成されると原画像５００に対する
遠近図法的な立体回転の画像を近似することができるわ
けである。

［基本構成図の説明（第１図）］ この条件を達成するには、原画像を格納しているメモリ
から画素データを読み込み、出力画像に格納するとき、
その読み込む方向と格納するときの方向を仮に主操作（
Ｘ＠）方向にし、そしてこれらの読み込み書込みを同期
し、更に読み込むときの画素間隔を各ラスク毎に小さく
していけば、出力画像の各水平線分の長さを、第５図の
出力画像５０１に示す様に末広がりにすることができる
ことになる。また、原画像を格納しているメモリから画
素データを読み込むとき、各ラスタの間隔を徐々に狭く
すれば、出力画像５０１に示す様に、線分５６に近い水
平線分の間隔は狭く、そして下方にいくにつれてその間
隔は広くなることになる。

第１図はこれらの処理を達成するための基本ブロック構
成図である。

図中、１００は入力した原画像の画素データを格納する
入力画像メモリである。１０１は入力画像メモリ１００
に対して所定の方向に走査して画素データを読み込むた
めのアドレスを出力する読み取りアドレス発生回路であ
り、その内部構成については後述する。また、１０２は
入力画像メモリ１００内に格納された入力画像の変形処
理後の画像（出力画像）を格納する出力画像メモリであ
って、例えばこれが表示画面へのビデオＲＡＭであった
り、印刷装置への出力メモリであったりしても構わない
。また、１０３は読み取りアドレス発生回路１０１によ
り読み取られた画素データを出力画像メモリ１０２に書
込むときのアドレスを発生する書込みアドレス発生回路
であり、その内部構成についても後述する。１０６は画
素データ様のデータバスである。１０４及び１０５はそ
れぞれ読み取りアドレス発生回路１０１、書込みアドレ
ス発生回路１０３から出力されるアドレスバスである。

更に、１０７は書込みアドレス発生回路１０３から読み
取りアドレス発生回路１０１に出力し、読み取りアドレ
ス発生回路１０１の制御する信号線であり、これについ
ても後述する。

尚、本実施例では先に説明した第５図（ａ）。

（ｂ）における入力画像５００を立体回転して出力画像
５０１を得るまでを説明するものである。

［書込みアドレス発生回路 の説明（第２図（ａ））］ 第２図（ａ）は書込みアドレス発生回路の内部構成を示
す図である。

本実施例における、書込みアドレス発生回路１０３の書
込むときの走査方向は１ライン走査する毎に変化させる
ことが可能である。

以下、この概要を説明する。

図中、２０はメモリであり、１ラスタ毎の書込むときの
アドレス開始位置（Ｘ、Ｙのアドレス）とそのアドレス
の書込む方向の値が格納するものであり、これらの値は
既に格納しであるものとして説明する。

２１は書込むときのパスの傾きを決定する値をセットす
る増分値レジスタである。２２は加算器、２３は画素同
期信号に同期して増分値レジスタ２１の値と自身の値と
を加算器２２を介して加算し、保持する小数レジスタで
あり、副走査信号が入力される毎にリセットされる。２
４．２５は入力画像バッフアメそり１００から読取られ
た画素データを出力画像バッファメモリ１０２に書込む
ときのアドレスを発生するためのＹ、Ｘアドレスレジス
タである。尚、小数レジスタ２３に増分値レジスタ２１
内の値を足し込んでいって、整数部分が発生したときに
は、その旨の信号が信号線１０７として後述する読取り
アドレス発生回路１０１に出力されると共に、Ｙアドレ
スレジスタ２４に出力される。Ｙアドレスレジスタは常
に内部の値を信号線２４ａに出力しているが、この小数
レジスタからの信号を受けると、その内部に設定された
値を１つインクリメントされる。また、Ｘアドレスレジ
スタ２５には画素同期信号が入力されていて、その信号
に同期してセットされた値を１つづつインクリメントし
、その値を信号線２５ａに出力する。

例えば、これらＸアドレスレジスタ２５及びＹアドレス
レジスタ２４から出力されるアドレスの方向（傾き）を
１１５、すなわち、アドレスが出力画像バッファメモリ
１０２に対して主操作方向に５つ順次アドレスして、６
つ目のアドレスが５つ目の右下にくる様にした場合を想
定してみる。

この場合、増分値レジスタ２１に格納する値は“０．２
　（＝１７５）”となる。更に説明を容易にするため、
少数レジスタ２３．Ｙレジスタ２４及びＸレジスタ２５
には初期値として“０”を代入したものとする（もちろ
ん、これらの値はメモリ２０にセットすればよい）、す
ると、画素同期信号が入力されるに従ってＸアドレスレ
ジスタ２５から信号線２５ａに出力される値は０，１，
２，３，４゜５．６・・・という具合になる。一方、少
数レジスタ２３の内容は、始めは０．０．０．２　、Ｑ
、４．０．６　、・・・　、１゜０．１．２・・・とな
り、５つの画素同期信号が入力されないとＹアドレスレ
ジスタ２４の値が更新されないことがわかる。従って、
このときＹアドレスレジスタ２４から信号線２４ａに出
力される値は０゜０．０，０，０，１．・・・と５つの
画素同期信号が入力される毎に、その出力アドレスは更
新されることがわかる。

従って、増分レジスタ２１にセットする値により、出力
画像バッファメモリ１０２に画素データを書込むときの
アドレス方向が決定し、Ｙアドレスレジスタ２４及びＸ
アドレスレジスタ２５にセットする初期値がアドレス開
始位置を決定することがわかる。しかも、副走査同期信
号が入力される度に、メモリ２０から新たに各レジスタ
に格納されるものであるか、各ラスク毎にその書込みア
ドレスの方向と、開始位置が設定できることになる。

［読み取りアドレス発生回路の説明 （第２図（ｂ）、第３図（ａ）、（ｂ））１次に入力画
像バッフアメそり１００から画素データを読取るための
読み取りアドレス発生回路１０１の内部構成を説明する
。

図中、３０は先に説明したメモリ２０と同様の機能を有
し、出力画像バッファメモリ１０２に書込むときの縮小
率と入力画像バッファメモリ１゜Ｏから画素データを読
み込むときのアドレスの開始位置を決定する値を格納し
ている。３１はメモリ３０内に格納された縮小率でもっ
て、読取りアドレスの間隔決定するアドレス間隔決定回
路である。例えば、出力画像の縮小率が“０．５”のと
きには、その逆数を計算し、次に説明する増分レジスタ
３２〜３５に格納される。３２〜３５はそれぞれ各ベク
トル成分の増分レジスタであり、本実施例ではそれぞれ
の方向ベクトル、すなわちＸ。

Ｙ方向にそれぞれ２つづつのアドレス間隔を決定する増
分レジスタを用意した。これら各成分毎の増分レジスタ
の切換えは先に説明した信号線１０７（小数レジスタ２
３からのキャリー）のレベルにより決定されるものであ
る。本実施例では信号線１０７のレベルは“０”のとき
には、Ｘｏ増分レジスタ３２とＹ０増分レジスタ３４が
選択され、信号線１０７０レベルが“１″のときにはｘ
１増分レジスタ３３とＹｌ増分レジスタが選択され、そ
れぞれの出力は加算器３６．３７の一方に出力される。

３８．３９は入力画像バッファメモリ１００から画素デ
ータを読み込むためのアドレスを発生するためのアドレ
スレジスタであり、先に示した小数レジスタ２３と同様
に加算器３６．３７で加算された値の整数部分のみを信
号線３８ａ、３９ａに出力するものである。

以上の様な構成からなる読み取りアドレス発生回路１０
１の動作例を以下に説明する。

例えば、前述した書込みアドレス発生回路１０３内の増
分値レジスタ２１に“１／３・０．３３３・・・７をセ
ットし、ｘｏ増分レジスタ３２に°゛１″を、Ｘ、増分
レジスタ３３には“２”セットするものとする。更に説
明を簡単にするため、ＹＯ増分レジスタ３４′ＥＬびＹ
１増分レジスタ３５には、共に“０”をセットした場合
を想定してみる。

書込みアドレス発生回路１０３内の増分値レジスタ２１
に“１／３”をセットすると、その書込むときのアドレ
ス方向は第３図（ａ）に示す出力画像バッファ１０２の
“Ｏ″′の様に、傾きが（下方向を正の方向とした場合
）１／３となる。すなわち、横方向にアドレスされる画
素が３つ続くと次の画素が一段下がるということが繰返
される方向にアドレスされる。このとき、アドレスが連
続して横方向に３つ続いている間は結局、小数レジスタ
２３からはキャリーが発生することはない。

従ってこの間、信号線１０７のレベルはＯ”となり、Ｘ
ｏ増分レジスタ３２とＹ０増分レジスタ３４が選択され
ることになる。すると、Ｘアドレスレジスタ３８から発
生されるアドレスは１つづつインクリメントされること
になる。

さて、小数レジスタ２３からキャリーが発生したとき、
すなわち信号線１０７のレベルが“１″のときには、ｘ
１増分レジスタ３３とＹ、増分レジスタ３５が選択され
ることになる。このとき、ｘ＋＠分レジスタ３３には先
に説明した様に値“２“がセットされているものである
から、従前に発生したＸアドレス（１つづつインクリメ
ントした値であった）に“２”が加算されることになる
。従って、このとき読み取りアドレス発生回路１０１か
ら発生するアドレス間隔は第３図（ａ）の入力画像バッ
ファメモリ１００内の“Ｏ”の様になることがわかるつ
第３図（ａ）を見るとわかる様に、増分値レジスタ２１
が１／３”のときには結局、出力画像バッファメモリ１
０２に画素データを書込むときのアドレスは１つづつ更
新されるのに対し、入力画像バッファメモリ１００から
読み込むときのアドレスは書込みアドレスの方向が１画
素分ずれたときに、変化することになる。従って、読取
りアドレス発生回路内の各レジスタ内にセットする値の
うち、読取りアドレスの開始位置を決定するＸアドレス
レジスタ３８及びＹアドレスレジスタ３９以外の値を固
定した場合には、書込みアドレス発生回路１０３のアド
レス方向を決定する増分値レジスタ２１の値によって、
出力画像の横方向の縮小の度合が決定されることになる
。

例えば先に示した条件で、増分値レジスタ２１にセット
する値を今度は“１．０”とした場合を想定してみる。

このとき各画素同期信号に同期して小数レジスタ２３か
らはキャリーが発生することになり、常にＸＩ増分レジ
スタ３３が選択される。従って読取りアドレス発生回路
１０１内のＸアドレスレジスタ３８から発生するアドレ
スは、“２”づつインクリメントされることになり、結
局、第３図（ｂ）に示す様な関係になる。従って、この
とき出力画像バッフアメそり１０２内に書込まれる画素
数は入力画像バッファメモリ１００のそれの半分になる
ことがわかる。

［遠近図法的な立体回転処理の説明 （第５図（ａ）、（ｂ））］ 以上の様な構成からなる読取りアドレス発生回路１０１
及び書込みアドレス発生回路１０３でもって第５図（ａ
）に示す原画像（既に入力画像バッファメモリ１００に
格納されている）５００を第５図（ｂ）に示す出力画像
５０１を出力画像バッファメモリ１０２に展開する処理
について説明する。

尚、ここでは入力画像５００の上方向から順に画素デー
タを読出し、出力画像５０１の上方向から展開する場合
を説明する。

さて、出力画像５０１を見ると解る様に、書込むときに
アドレス方向は水平方向に走査すればよいものであるか
ら、各ラスタ毎の書込みアドレス発生回路１０３内の増
分値レジスタ２１に格納する値は“０”とする。そして
書込むときのＸ方向の縮小の度合をラスタ毎に徐々に小
さくしていけばよいことになる。従って、メモリ２０に
は第５図（ｂ）の出力画像５０１の左端の画素５０，５
２．５９０を通る線分上の座標位置を書込み開始位置と
してストアすると共に、各ラスタ毎の縮小率を例えば０
．５０，０．５５，０．８０，０．６５．・・・１．０
０という具合にセットする。

次に、先に説明した様に書込みアドレス発生回路１０３
内の増分値レジスタ２１にセットする値が“０”である
から、小数レジスタ２３からはこの場合、キャリーが発
生しない。従って常にＸ。

増分レジスタ３２とＹ０増分レジスタ３４が選択される
ことになる。従って読取りアドレス発生回路１０１で読
出す開始位置は第５図（ａ）の入力画像の画素５４から
ラスタ毎に下（副走査）方向に読取りアドレス開始位置
（このとｈｘアドレスは変化する必要はなく、Ｙアドレ
スのみを変化すれば良い。）を更新すればよい。また、
先に示した縮小率の逆数を各ラスタ毎にアドレス間隔決
定回路３１で決定し、ＸＯ増分レジスタに格納していく
。更に、出力画像５０１のラスタ５６．５８．５９とい
（に従って、その間隔は大きくさせるために、読取りア
ドレス開始位置のＹ成分の間隔が１０．１０，９，９，
８，７．６・・・１，１となる様にメモリ３０にセット
しておく必要がある。この様にすることにより、入力画
像５００から出力画像５０１を出力画像バッファメモリ
１０２内に展開することが可能となるわけである。

［他の実力五個の説明（第６図、第７図）］次に、上記
読取りアドレス発生回路１０１及び書込みアドレス発生
回路１０３内の各メモリ２０．３０にセットする値を変
更することにより、様々な出力画像が形成されることを
第６図及び第７図を用いて説明する。

第６図及び第７図は入力画像６０及び７０があるときの
変形して形成された出力画像を示すものである。

出力画像６１を形成するためには、増分値レジスタ２１
に格納される値を、各ラスタの傾きが徐々に上向き方向
に変化する様にし、そしてラスタの開始位置が出力画像
６１の半分の位置にきたとき、そのアドレス方向が水平
線分になる様にすると実現される。なぜなら、書込みア
ドレスの方むきが大きいときには、小数レジスタ２３か
らキャリーがでる割合が多くなり、それによって読取り
アドレスの間隔も大きくなるからである。

更に出力画像６２を形成する場合には、各ラスタ毎の増
分値レジスタ２１内に格納される値を一定（例えば１″
）にすることにより達成されるし、出力画像６３を形成
するときには、出力画像６１を形成するのと同じ要領で
、書込むときのアドレス方向が出力画像６３の最後のラ
スタのときに水平方向にする様にすることにより達成さ
れることになる。

更には出力画像７１〜７３も同様に達成されることは明
白であろう。

以上の説明では格子状の原画像に対しての変形画像を形
成する場合を説明したが、便宜上この形で説明しただけ
であって、原画像そのものの形はどんなものでもよい。

なぜなら、原画像から線分の変化の度合を計算して出力
画像に新たに線を描くのではなく、原画像を順次走査し
て読み込まれた画素データを出力画像メモリに格納する
ときに発生するアドレスでもってを書込むからであり、
原画像の形とは全く無関係に変形画像を形成することが
できるからである。

尚、本実施例の書込みアドレス発生回路１０３では画素
データを展開する角度が４５°以下のときを想定して説
明しであるが、それ以上の角度についても容易に変更す
ることができることは勿論のことである。

例えば書込みアドレス方向が４５°以上になるときには
、小数レジスタ２３からはキャリーではなく、発生した
整数部分を信号線１０７に供給し、それに応じた数の各
Ｘ、Ｙ増分レジスタを設ければよい。

更に本実施例において、入力画像バッファメモリ１００
を入力画像全体を格納可能として説明したが、画素デー
タを読取るときのアドレス方向を主走査方向に限定、す
なわちＹ　ｏ　、　￥　＋増分レジスタに格納する値を
共に“０”にすることを全体にした場合は１ライン分の
メモリ構成で充分であることがわかる。

以上説明した様に、本実施例によれば、入力画像から様
々に変形した画像を簡単な構成で、しかも高速に形成す
ることが可能となる。

［発明の効果］ 以上説明した様に本発明によれば、入力画像に対して様
々な変形画像を簡単な構成により、しかも高速に形成す
ることができる様になる。

【図面の簡単な説明】

第１図は本実施例の基本ブロック図、 第２図（ａ）は第１図に示す書込みアドレス発生回路の
内部構成を示す図、 第２図（ｂ）は第１図に示す読み取りアドレス発生回路
の内部構成を示す図、 第３図（ａ）、（ｂ）は読取りアドレスと書込みアドレ
スとの関係を説明するための図、第４図（ａ）、（ｂ）
は遠近図法的な回転を説明するための図、 第５図（ａ）、（ｂ）は立体回転の処理を説明するため
の図、 第６図及び第７図は入力画像に対する変形画像の例を示
す図、 第８図（ａ）、（ｂ）は画像の２次元回転を説明するた
めの図である。 図中、２０．３０・・・メモリ、２１・・・増分値レジ
スタ、２２，３６．３７・・・加算器、２３・・・小数
レジスタ、２４．３９・・・Ｙアドレスレジスタ、２５
．３８・・・Ｘアドレスレジスタ、３１アドレス間隔決
定回路、３２・・・ｘｏ増分レジスタ、３３・・・Ｘ、
増分レジスタ、３４・・・Ｙ０増分レジスタ、３５・・
・Ｙ１増分レジスタ、１００・・・入力画像バッファメ
モリ、１０１・・・読取りアドレス発生回路、１０２・
・・出力画像バッファメモリ、１０３・・・書込みアド
レス発生回路、１０４，１０５・・・アドレスバス、１
０６・・・データバス、１０７・・・制御線である。 第１図 第２図　　（０） 第２Ｊｙ　　　（ｂ） ＋０２ 第３図　　　（０） 第３図　　（ｂ） −製鋼に厄 １１製−侯５ 第６図 第８図　　（ｏ）

Claims (6)

【特許請求の範囲】
1. （１）入力画像を格納する入力画像格納部と、格納され
   た入力画像中の画素データを読取るためのアドレスを発
   生する第１のアドレス発生手段と、前記アドレスの開始
   位置を設定する第１の設定手段と、前記アドレスの方向
   及びアドレス間隔を複数個設定する第２の設定手段と、
   出力画像を格納する出力画像格納部と、前記読取りアド
   レス発生手段により読取られた画素データを該出力画像
   格納部に格納するためのアドレスを発生する第２のアド
   レス発生手段と、該第２のアドレス発生手段により発生
   するアドレスの開始位置と方向を設定する第３の設定手
   段と、前記格納アドレス発生手段により発生するアドレ
   ス方向の変化を検出する検出手段と、該検出手段により
   アドレス方向の変化を検出したとき、前記第２の設定手
   段により設定されたアドレス方向と間隔の１つを選択す
   る選択手段とを備え、前記出力画像格納部に前記入力画
   像格納部に格納された画像の変形画像を展開するように
   したことを特徴とする画像処理装置。
2. （２）第１、第２のアドレス発生手段は、同期してアド
   レスを発生することを特徴とする特許請求の範囲第１項
   記載の画像処理装置。
3. （３）第２の設定手段は主走査及び副走査毎のアドレス
   間隔を設定することを特徴とする特許請求の範囲第１項
   記載の画像処理装置。
4. （４）第１、第２、第３の設定手段は１ラインアドレス
   する毎に更新することを特徴とする特許請求の範囲第１
   項記載の画像処理装置。
5. （５）検出手段はアドレスの副走査方向が更新されたこ
   とを検出することを特徴とする特許請求の範囲第１項記
   載の画像処理装置。
6. （６）変形画像は遠近図法的な立体回転画像であること
   を特徴とする特許請求の範囲第１項記載の画像処理装置
   。