JPS63124178A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は画像処理装置、詳しくは入力された画像データ
を変形して出力する画像処理装置に関するものである。

［従来の技術］ 従来のこの種の装置での図形変換、例えば原画像に対す
る回転処理は、第８図に示す原画像８゜Ｏから画像８０
１の様に２次元回転するものが殆どであった。即ち、画
像８０１においては一定回転角度、一定倍率で処理する
ための構成のみ備えていた。

［発明が解決しようとする問題点］ 従って、例えば第６図に示す原画像６０を回転後の画像
（以下、出力画像という）６２の様に線分６１を基準軸
にしての遠近図法的に３次元回転処理することは不可能
であるか、或いは複雑な計算をしなければならないため
に、処理スピードが低下するものであった。例えば、出
力画像を形成するときに、その画像を表示用のビデオＲ
ＡＭ等に１画素データ毎に展開位置を計算していったの
では全画像を形成するまでに極端に長い時間が費やされ
ることになるわけである。

更にまた、ハードウェアにて実現する場合には規模が大
きくなり過ぎてしまい、コスト高を免れないという問題
があった。

本発明は上記従来技術に鑑みなされたものであって、簡
単な構成で、且つ高速に画像の変形処理することを可能
にする画像処理装置を提供することにある。

［問題点を解決するための手段］ この問題を解決するために本発明は以下に示す様な構成
から成る。

すなわち、入力画像データを少なくとも１ライン分格納
する第１の格納部と、格納された画像データを回転処理
する回転手段と、回転された画像データを格納する第２
の格納部と、該第２の格納部内に格納された画素データ
を読取るためのアドレスを発生する読取りアドレス発生
手段と、前記アドレスの読取り開始位置と発生間隔を設
定する第１の設定手段と、出力画像を格納する第３の格
納部と、前記読取りアドレス発生手段でもって読取られ
た画素データを該第３の格納部に格納するためのアドレ
スを発生する書込みアドレス発生手段と、書込みアドレ
スの開始位置を設定する第２の設定手段とを備える。

［作用］ かかる本発明の構成において、第１の格納部に格納され
た画像を回転手段でもって回転し、その回転処理された
画像を第２の格納部に格納し、その回転された画素デー
タを第１の設定手段で設定された読取りアドレス発生手
段から発生するアドレスでもって読取り、読取った画素
データを第２の設定手段により設定された位置から書込
みアドレス発生手段から発生するアドレスでもって第３
の格納部に格納していって、変形画像を形成するもので
ある。

［実施例］ 以下、添付図面に従って本発明に係る実施例を詳細に説
明する。

尚、本実施例においては、入力画像から出力画像を形成
するときに、その図形変換の一例として遠近図法的な３
次元回転処理に応用した例を説明する。

［回転処理の概要（第４図、 第５図（ａ）、（ｂ）、第６図）コ 一般に２次元の表示装置において、遠近図法的な３次元
の回転処理するときには、例えばＺ軸の回りの回転（回
転角をθとする）を考えると、（Ｘ’　Ｙ’　Ｚ’　１
）− というマトリクス式で３次元回転を行った後、２次元の
表示装置に表示するために、透視変換を行う必要がある
。

遠近図法的な回転処理はいろいろ考えられるが、本実施
例では第６図に示す様に、原画像６０から出力画像６２
を形成するまでを説明するが、これら一連で用いる上式
の回転角θ、或いは遠近図法的な回転を行なう領域の範
囲等の初期条件は全て予め計算されているものとして説
明する。また、原画像６０から出力画像６２を形成する
までを説明するために本実施例では第５図（ａ）。

（ｂ）を用意した。

第５図（ｂ）に示す出力画像５０１はＳ４図に示す流れ
に沿ってなされるものである。すなわち、入力画像画像
４００を９０’車位で回転処理し、中間画像４０２を一
旦形成する。尚、この入力画像４００を入力するときに
は、図示の如く主走査方向１本分のラスタが入力された
ら、回転処理するものであるから、入力画像用のメモリ
容量はｌライン分あれば充分である。

さて、中間画像４０２が形成されたら、今度はパースペ
クティブ（遠近）処理４０３に移る。このパースペクテ
ィブ処理４０３では、中間画像用のメモリ内に対して、
図示の如く主走査方向にアドレスして画素データを読み
込む、このとき読み込まれる画素データは、予め設定さ
れたアドレス間隔で読み込まれる。そして読み込まれた
画素データは出力画像用のメモリ４０４に対して副走査
方向に順次走査するアドレスに従って書込まれる。

例えば中間画像用のメモリに対して、そのアドレスが１
つおき更新（アドレスが＋２）され、読こまれた画素デ
ータを出力画像用のメモリに順次書込む様にすると、結
局、その画像の長さが月になる。従って中間画像用のメ
モリから画素データを読み込むときのアドレス間隔を各
ラスタ毎に徐々に変えていけば、出力画像用のメモリ４
０４内に示した画像が形成されることになる。

この中間画像と出力画像との関係を再び第５図（ａ）、
（ｂ）を用いて更に詳しく説明する。

先に説明した様に、第Ｓ図（ａ）に示すのが中間画像で
、第５図（ｂ）に示すのが出力画像と考えられる。

パースペクティブ処理４０３では読取りアドレスの開始
位置を画素５４にし、以下、ラスタ５７方向に、設定さ
れた間隔で画素データを終了位置の画素５５まで読み込
むと同時に、読み込まれた画素データは第５図（ｂ）の
出力画像の書込み開始位置を示す画素５０から副走査方
向に（ラスタ５６）に沿って順に書込んでいく、以下、
ラスタ５７の画素データの読取りが終了したら、次にラ
スタに移るわけである０本実施例では先に説明した様に
入力画像６０から出力画像６２を得ることが目的である
から、中間画像から画素データを読み込むときに、各ラ
スタの読取り間隔は徐々に小さくしていけばよい。

更に出力画像６２を形成するときには、第５図（ｂ）に
示す様に、その縦（中間画像に対しては横になる）方向
の線分の間隔が画素５０から左にいくにつれて徐々に広
くなっているのがわかる。

この様にすることによりパースペクティブ（遠近＞Ｓ理
がなされるわけであるが、実際には中間画像から画素デ
ータを読み込むときに、その副走査方向の開始位置、す
なわちＹ軸方向の読取り位置の間隔を始めは広くとり、
ラスク毎に徐々に狭めていくことにより達成される。

［基本構成図の説明（第１図）］ 第１図は、これらの処理内容を実現するための基本構成
図である。

図中、１００は入力画像を格納するための入力画像バッ
ファメモリである。１０１は入力画像バッファメモリ１
００内に格納された画素データを回転処理する２次元回
転処理部であり、これについては公知の処理にて実現す
る。１０２は回転処理された画像を格納する中間画像バ
ッファメモリである。モして１０３は中間画像バッファ
メモリ１０２から画素データを読み込むためのアドレス
を発生する読取りアドレス発生回路であり、設定された
間隔でアドレスを主走査方向に発生するものであるが、
その内部構成については後述する。

１０４は最終的な画像を格納する出力画像バッファメモ
リであり、例えばこのメモリが表示用のビデオＲＡＭで
あったり、プリンタ等の出力メモリであったりしても構
わない。１０５は読取りアドレス発生回路１０３によっ
て読取られた画素データを、この出力画像バッファメモ
リ１０４に格納するためのアドレスを発生する書込みア
ドレス発生回路であり、この内部構成についても後述す
る。また、１０６．１０７は読取り、書込みアドレス発
生回路から出力されるアドレスバスであり、１０８はデ
ータバスである。

［書込みアドレス発生回路の説明（第２図）］第２図は
書込みアドレス発生回路１０５の内部構成を示す図であ
る。

図中、２０はメモリであり、各ラスク毎に出力画像バッ
ファメモリ１０４へ画素データを書込みときのアドレス
開始位置を記憶しているものであり、副走査信号が入力
される度に内部に記憶されている開始位置をレジスタ２
１及びカウントレジスタ２２にセットする。レジスタ２
１はメモリ２０から新たなデータが入力されるまで、そ
の値を記憶保持しているものであり、出力画像バッファ
メモリ１０４に対してＸ方向のアドレスを発生するもの
である。カウントレジスタ２２はメモリ２０からデータ
が人力されると、画素同期信号に同期して１つづつ値を
インクリメントするものであり、出力画像バッファメモ
リ１０４に対してＹ方向のアドレスを発生するものであ
る。信号線２１ａ、２２ａはレジスタ２１．２２の内部
の値を出力画像バッファメモリに出力するためのもので
あり、これら信号線２１ａ、２２ａでアドレスバス１０
７を形成するわけである。

例えば、メモリ２０に格納されている書込み開始アドレ
スが（１００，０）とした場合に、副走査同期信号がメ
モリ２０に入力されると、“１゜Ｏ”がレジスタ２１に
格納され、“０”がカウントレジスタ２２に格納される
ことになる。以後、画素同期信号が入力される度にカウ
ントレジスタ２２の値は１つづつインクリメントされ、
その信号線２２ａから出力されるＹ方向のアドレスは０
．１，２．３・・・どなる。尚、このときレジスタ２１
から常に同じ値“１００″が信号線２１ａに出力されて
いるものであるから、この書込みアドレス発生回路１０
５から出力されるアドレスは、出力画像バッファメモリ
１０４に対して副走査方向に発生することになる。

尚、この書込みアドレス発生回路１０５はレジスタだけ
で構成されているため、回路コストの低下と充分に早い
スピードを得ることができる。

［読取りアドレス発生回路の説明（第３図）コ次に中間
画像バッファメモリ１０２から画素データの読み込むた
めのアドレスを発生する読取りアドレス発生回路１０３
（第３図）について説明する。

図中、３０はメモリであって、第２図中のメモリ２０と
同じ機能を持つもので、前処理で演算された出力画像の
各ラスク毎の縮小率と読取り開始アドレスが蓄えられて
いる。また３１，３３．３４は次の値がセットされるま
では値を保持しているレジスタであり、３２は加算器で
ある。これら、レジスタ中でレジスタ３３は画素同期信
号に同期して、増分レジスタ３１の値が加算器３２によ
って次々と足し込まれていく構成になっている。

具体的な動作を以下に説明する。

中間画像バッファメモリ１０２に画像が格納され、副走
査信号が入力されると、メモリ３ｏ内に記憶された縮小
率の逆数を増分値レジスタ３１に格納すると共に、入力
画像バッファメモリ１ｏ。

に対してスキャンの開始位置である、Ｘ、Ｙ座標をそれ
ぞれレジスタ３３及びレジスタ３４に格納する。

以下、画素同期信号（主走査同期信号）が入力される度
に増分値レジスタ３１にセットされた値とレジスタ３３
内に格納された値とが加算器３２で加算され、その加算
された整数部分がＸアドレスとなって信号線３３ａに出
力される。尚、レジスタ３４からは少なくとも１ラスタ
中には常に同じ値がＹアドレスとして信号線３４ａに出
力されるものである。

例えば、縮小率が“Ｑ、５”のときには、増分値レジス
タ３１には縮小率の逆数、すなわち２”（・、−１／（
０，５）・２）が格納される。そして、読取り開始アド
レスのＸ、Ｙの座標を共に“０”とすると、結局レジス
タ３３から信号線３５に出力されるＸアドレスは０．２
，４，６．・・・と１つおきになる。尚、この場合レジ
スタ３４から出力される値（Ｙアドレス）は０”である
。そして、これら信号線３３ａ、３４ａは中間画像バッ
ファメモリ１０２に出力されることになる。

この様にして設定された間隔でアドレスを発生すること
により、縮小率に相当する画素数分の画素が読出される
ことになる。尚、以降のラスク毎のアドレスを発生する
ときの、そのＹ方向の読取り開始位置もメモリ３ｏに格
納されるが、中間画像バッファメモリ１０２に対するそ
のＹ方向のアドレス開始位置の間隔を例えば１５，１４
，１３，１２．・・・、２，１とする様にすれば、第５
図（ｂ）に示す出力画像の縦線分の間隔のように遠近間
を持たせることができる。

尚、この読込みアドレス発生回路１０３は加算器とレジ
スタだけで構成されているため、第２図に示した書み込
みアドレス発生回路と同様に回路コストの低下と充分に
早いスピードを得ることができる。

［画像の立体回転処理の説明］ さて、以上の説明した書き込みアドレス発生回路１０５
と読取りアドレス発生回路１０３とを組合わせると本実
施例の目的である、遠近図法的な回転処理された画像を
形成することができることになる。

以下に、その説明をする。

先に説明した読取りアドレス発生回路１０３　カ）ら画
素同期信号に同期して出力されるアドレスでもって指定
された画素データを中間画像バッファメモリ１０１より
読み込むと共に、書き込みアドレス発生回路１０５で同
様に画素同期信号に同期して発生するアドレスでもって
、出力画像バッファメモリ１０４に、読み込まれた画素
データを書込む。

従って中間画像バッファメモリ１０２内から読み出され
るラスク毎の画素数は、その縮小率が“１”以下のとき
、出力画像バッファメモリ１゜４に書込むときに発生す
るアドレス数より少なくなる。その結果、ラスク方向に
縮小された画像が出力画像バッファメモリ１０３に順次
書込まれていくことにより、第５図（ｂ）或いは第６図
に示す出力画像が形成されるわけである。

以上述べた構成により、２次元回転処理された画像をラ
スク順次で入力し、遠近図法的に回転させた画像に変換
できるが、読取り開始位置と縮小率及びその出力画像を
形成するときの書込み開始位置のみを計算し、レジスタ
に格納すれば、後はハードウェアでもって変換処理され
るため、その処理速度は高速になる。

尚、本実施例では入力画像バッファメモリ１００を入力
画像全体が格納できる容量を持つものとして説明したが
、これに限定されるものではなく、最小で１ライン分の
容量があれば十分に本実施例の効果を達成できる。

［他の実施例の説明（第７図）］ 前記実施例では、第６図の原画像６０を入力し、−旦中
間画像を形成して最終的に出力画像６２の様な遠近図法
的な３次元の回転処理を考えたが、第７図に示す原画像
７０を人力し、２次元回転処理部１０１で回転処理する
ときの回転角を９０°単位に限定しないで、任意の回転
角でもって２次元回転処理する様にすると、出力画像７
１．７２等を形成することができることは云うまでもな
いことであろう。

以上説明したように、本実施例によれば簡単な構成で、
しかも高速に入力画像に対する変形画像を形成すること
が可能となる。

尚、本実施例では縮小率を１以下として説明したが、こ
れに限定されるものではなく、１以上であっても全く構
わない。

［発明の効果］ 以上説明したように、本発明によれば極めて簡単な構成
で、しかも高速に入力画像に対する変形画像を形成する
ことが可能となる。

【図面の簡単な説明】

第１図は本実施例の画像処理装置の基本構成図、 第２図は書込みアドレス発生回路を示す図、第３図は読
取りアドレス発生回路を示す図、第４図は本実施例にお
ける出力画像を形成するまでの処理の流れを説明するた
めの図、第５図（ａ）、（ｂ）は中間画像と出力画像と
の関係を説明するための図、 第６図は本実施例における入力画像と遠近図法的回転処
理後の出力画像との関係を示す図、第７図は入力画像に
対する出力画像の変形例を示す図、 第８図は入力画像と２次元回転後の画像を示す図である
。 図中、１００・・・入力画像バッファメモリ、１０１・
・・２次元回転処理部、１０２・・・中間画像バッファ
メモリ、１０３・・・読取りアドレス発生回路、１０４
・・・出力画像バッファメモリ、１０５・・・書込みア
ドレス発生回路、１０６，１０７・・・アドレスバス、
１０８・・・データバス、２０．３０・・・メモリ、２
２・・・カウントレジスタ、２２，３３゜３４・・・レ
ジスタ、３１・・・増分値レジスタ、３２・・・加算器
である。 特許出願人　　　キャノン株式会社 代理人　弁理士　　　大　塚　康　徳 第１図 第２図 嘉り１５５１戸り情事ｑざ１シ ２３図 第４図 第５図（α） 第５図（ｂ） 第６図 第７図 １乏１匂 第８図

Claims (4)

【特許請求の範囲】
1. （１）入力画像データを少なくとも１ライン分格納する
   第１の格納部と、格納された画像データを回転処理する
   回転手段と、回転された画像データを格納する第２の格
   納部と、該第２の格納部内に格納された画素データを読
   取るためのアドレスを発生する読取りアドレス発生手段
   と、前記アドレスの読取り開始位置と発生間隔を設定す
   る第１の設定手段と、出力画像を格納する第３の格納部
   と、前記読取りアドレス発生手段でもつて読取られた画
   素データを該第３の格納部に格納するためのアドレスを
   発生する書込みアドレス発生手段と、書込みアドレスの
   開始位置を設定する第２の設定手段とを備え、前記入力
   画像に対する変形画像を前記第３の格納部内に展開する
   ことを特徴とする画像処理装置。
2. （２）読取りアドレス発生手段と書込みアドレス発生手
   段は、互いに同期してアドレスを発生することを特徴と
   する特許請求の範囲第１項記載の画像処理装置。
3. （３）第１、第２の設定手段は読取りアドレス発生手段
   と書込みアドレス発生手段により発生するアドレスが１
   ライン走査する度に設定することを特徴とする特許請求
   の範囲第１項記載の画像処理装置。
4. （４）変形画像は遠近図法的な立体回転画像であること
   を特徴とする特許請求の範囲第１項記載の画像処理装置
   。