JPH0517704B2 - - Google Patents
Info
- Publication number
- JPH0517704B2 JPH0517704B2 JP62268940A JP26894087A JPH0517704B2 JP H0517704 B2 JPH0517704 B2 JP H0517704B2 JP 62268940 A JP62268940 A JP 62268940A JP 26894087 A JP26894087 A JP 26894087A JP H0517704 B2 JPH0517704 B2 JP H0517704B2
- Authority
- JP
- Japan
- Prior art keywords
- double
- hole
- conductor pattern
- sided
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 claims description 40
- 239000011347 resin Substances 0.000 description 28
- 229920005989 resin Polymers 0.000 description 28
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 238000007747 plating Methods 0.000 description 12
- 239000011889 copper foil Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000004080 punching Methods 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000004804 winding Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、電子部品搭載用のフイルムキヤリア
に関し、特にワイヤボンデイング端子を有する半
導体搭載用両面フイルムキヤリアに関するもので
ある。
に関し、特にワイヤボンデイング端子を有する半
導体搭載用両面フイルムキヤリアに関するもので
ある。
（従来の技術）
従来、この種のフイルムキヤリアにあつては、
一般には第８図及び第９図に示すように、樹脂フ
イルム２１、導体パターン２２、及び半導体２３
とのボンデイングを行なうための例えば金、錫、
半田等のメツキからなる所謂片面配線回路基板で
ある。
一般には第８図及び第９図に示すように、樹脂フ
イルム２１、導体パターン２２、及び半導体２３
とのボンデイングを行なうための例えば金、錫、
半田等のメツキからなる所謂片面配線回路基板で
ある。
これに対して高密度配線の要求から、第１０図
に示すように、樹脂フイルム２１の両面に導体パ
ターン２２を固着し、ガラスエポキシ等の樹脂フ
イルム２１に設けた複数の貫通孔を所謂スルーホ
ール銅メツキ２４または導電性ペースト等により
導体化することにより両面接続導体化した、所謂
両面スルーホール回路基板がある。しかしなが
ら、この種の両面スルーホール回路基板による両
面フイルムキヤリアにあつては、以下のような欠
点がある。
に示すように、樹脂フイルム２１の両面に導体パ
ターン２２を固着し、ガラスエポキシ等の樹脂フ
イルム２１に設けた複数の貫通孔を所謂スルーホ
ール銅メツキ２４または導電性ペースト等により
導体化することにより両面接続導体化した、所謂
両面スルーホール回路基板がある。しかしなが
ら、この種の両面スルーホール回路基板による両
面フイルムキヤリアにあつては、以下のような欠
点がある。
第１に、両面スルーホール回路基板にあつて
は、一般に導体パターン２２が形成されて導体と
なるべき18μmないし35μmの銅箔を樹脂フイルム
２１の両面に固着したのち、ドリル加工または打
抜き加工により複数の貫通孔を明ける製造工程を
経て形成されるが、ドリル加工は作業工数が大で
あり、非常にコスト高となる。また、打抜き加工
にあつては、打抜き加工金型が銅箔により大幅に
摩耗するほか、第１１図及び第１２図に示すよう
に、打抜きの際発生する銅箔のバリ２５、及び貫
通孔壁のバリ２６によりスルーホールクラツク２
７を引き起こし、スルーホール信頼性を大いに損
う恐れがある。
は、一般に導体パターン２２が形成されて導体と
なるべき18μmないし35μmの銅箔を樹脂フイルム
２１の両面に固着したのち、ドリル加工または打
抜き加工により複数の貫通孔を明ける製造工程を
経て形成されるが、ドリル加工は作業工数が大で
あり、非常にコスト高となる。また、打抜き加工
にあつては、打抜き加工金型が銅箔により大幅に
摩耗するほか、第１１図及び第１２図に示すよう
に、打抜きの際発生する銅箔のバリ２５、及び貫
通孔壁のバリ２６によりスルーホールクラツク２
７を引き起こし、スルーホール信頼性を大いに損
う恐れがある。
第２に、前記スルーホールにあつては、スルー
ホール導体として必要な厚み分、無電解法或いは
さらに無電解法により、貫通孔内に銅メツキ層を
導体として析出させなければならないが、メツキ
厚15μmないし25μmの場合、およそ30分間ないし
60分間のメツキ時間となり、かなりのコスト高は
免がれない。
ホール導体として必要な厚み分、無電解法或いは
さらに無電解法により、貫通孔内に銅メツキ層を
導体として析出させなければならないが、メツキ
厚15μmないし25μmの場合、およそ30分間ないし
60分間のメツキ時間となり、かなりのコスト高は
免がれない。
第３に、両面フイルムキヤリアにあつては、第
１３図に示すような巻取装置３０を経て搬送が行
なわれるため、前記スルーホールメツキを施した
フイルムはフイルム自体の可撓性を損ない、搬送
の防げとなるほか、メツキにより形成された導体
が巻取装置３０により操り返し屈曲を受けるた
め、スルーホール信頼性を大きく損なう恐れがあ
る。
１３図に示すような巻取装置３０を経て搬送が行
なわれるため、前記スルーホールメツキを施した
フイルムはフイルム自体の可撓性を損ない、搬送
の防げとなるほか、メツキにより形成された導体
が巻取装置３０により操り返し屈曲を受けるた
め、スルーホール信頼性を大きく損なう恐れがあ
る。
（発明が解決しようとする問題点）
本発明は以上のような実状に鑑みてなされたも
のであり、その解決しようとする問題点は、特に
近年、高密度化、複雑化が進行しつつある電子部
品搭載用フイルムキヤリアにおける、スルーホー
ルメツキの製造コスト高、及びスルーホール信頼
性の低さであり、これらによる両面回路化の不充
分さである。
のであり、その解決しようとする問題点は、特に
近年、高密度化、複雑化が進行しつつある電子部
品搭載用フイルムキヤリアにおける、スルーホー
ルメツキの製造コスト高、及びスルーホール信頼
性の低さであり、これらによる両面回路化の不充
分さである。
そして、本発明の目的とするところは、上述し
た従来技術の問題点を除去・改善し、容易に両面
回路化でき、しかも安価であり、更にフイルムの
表裏の導体回路を高信頼度で接続できることであ
り、なお且つ従来から採用されている機械、設備
をもそのまま使用して製造することができる簡単
な構成の電子部品搭載用両面フイルムキヤリアを
提供することにある。
た従来技術の問題点を除去・改善し、容易に両面
回路化でき、しかも安価であり、更にフイルムの
表裏の導体回路を高信頼度で接続できることであ
り、なお且つ従来から採用されている機械、設備
をもそのまま使用して製造することができる簡単
な構成の電子部品搭載用両面フイルムキヤリアを
提供することにある。
（問題点を解決するための手段）
以上の問題点を解決するために本発明が採つた
手段は、実施例に対応する第１図〜第７図を参照
して説明すると、 「貫通孔１４を有する一枚の電気絶縁性のフイ
ルム１１の両主表面に導体パターンが形成された
電子部品搭載用両面フイルムキヤリア１０におい
て、 貫通孔１４はフイルム１１の特定の一方の面に
形成された導体パターン１２ｂによつて塞がれ、
その貫通孔１４内に臨む導体パターン１２ｂをボ
ンデイング端子として、他方の面に形成された導
体パターン１２ａあるいは該面に搭載された電子
部品とワイヤーボンデイングされることによつて
のみ表裏が電気的に接続されることを特徴とする
電子部品搭載用両面フイルムキヤリア」 である。
手段は、実施例に対応する第１図〜第７図を参照
して説明すると、 「貫通孔１４を有する一枚の電気絶縁性のフイ
ルム１１の両主表面に導体パターンが形成された
電子部品搭載用両面フイルムキヤリア１０におい
て、 貫通孔１４はフイルム１１の特定の一方の面に
形成された導体パターン１２ｂによつて塞がれ、
その貫通孔１４内に臨む導体パターン１２ｂをボ
ンデイング端子として、他方の面に形成された導
体パターン１２ａあるいは該面に搭載された電子
部品とワイヤーボンデイングされることによつて
のみ表裏が電気的に接続されることを特徴とする
電子部品搭載用両面フイルムキヤリア」 である。
次に、本発明をその製造方法の図面に基づいて
詳細に説明する。
詳細に説明する。
第４図〜第７図は、その代表的な製造方法を示
す図であり、順に従つて以下説明する。
す図であり、順に従つて以下説明する。
まず、第４図に示すように、樹脂フイルム１１
の片面に導体パターン１２ａを形成すべき銅箔を
張りつけ、金型打抜きにより所望の貫通孔１４を
形成する。
の片面に導体パターン１２ａを形成すべき銅箔を
張りつけ、金型打抜きにより所望の貫通孔１４を
形成する。
次に、第５図に示すように、樹脂フイルム１１
の銅箔を張りつけてない、もう片側の面に導体パ
ターン１２ｂを形成すべき銅箔を張りつける。
の銅箔を張りつけてない、もう片側の面に導体パ
ターン１２ｂを形成すべき銅箔を張りつける。
次に、第６図に示すように、感光性ドライフイ
ルム等を使用して所望のエツチングレジストを形
成し、このエツチングレジストを利用して不要部
分の銅箔をエツチングすることにより所望形状の
導体パターン１２ａ，１２ｂを有するものとして
形成する。そして、ボンデイングワイヤ１５を接
続するために、ニツケルメツキ及び金メツキを施
して電子部品搭載用両面フイルムキヤリアとす
る。
ルム等を使用して所望のエツチングレジストを形
成し、このエツチングレジストを利用して不要部
分の銅箔をエツチングすることにより所望形状の
導体パターン１２ａ，１２ｂを有するものとして
形成する。そして、ボンデイングワイヤ１５を接
続するために、ニツケルメツキ及び金メツキを施
して電子部品搭載用両面フイルムキヤリアとす
る。
最後に、第７図に示すように、このように形成
した電子部品搭載用両面フイルムキヤリアに対し
て、電子部品１３を樹脂フイルム１１上の導体パ
ターン１２ａ上にダイボンドし、電子部品１３上
に形成された端子と樹脂フイルム１１上のワイヤ
ボンデイング端子とをボンデイングワイヤ１５で
ワイヤボンデイングするのである。こうしてでき
た、半導体搭載用両面フイルムキヤリアにあつて
は、特定の一方の面の導体パターン１２ｂが樹脂
フイルム１１に形成された貫通孔１４を塞いだ状
態で樹脂フイルム１１に固着されており、勿論、
樹脂フイルム１１のこの面の導体パターン１２ｂ
は樹脂フイルム１１の他方の面の半導体１３上の
端子や導体パターン１２ａとは電気的に独立した
ものとして構成されているとともに、ボンデイン
グワイヤ１５により各々電気的に独立した導体パ
ターン１２ａ，１２ｂ、電子部品１３上の端子を
適宜接続するのである。
した電子部品搭載用両面フイルムキヤリアに対し
て、電子部品１３を樹脂フイルム１１上の導体パ
ターン１２ａ上にダイボンドし、電子部品１３上
に形成された端子と樹脂フイルム１１上のワイヤ
ボンデイング端子とをボンデイングワイヤ１５で
ワイヤボンデイングするのである。こうしてでき
た、半導体搭載用両面フイルムキヤリアにあつて
は、特定の一方の面の導体パターン１２ｂが樹脂
フイルム１１に形成された貫通孔１４を塞いだ状
態で樹脂フイルム１１に固着されており、勿論、
樹脂フイルム１１のこの面の導体パターン１２ｂ
は樹脂フイルム１１の他方の面の半導体１３上の
端子や導体パターン１２ａとは電気的に独立した
ものとして構成されているとともに、ボンデイン
グワイヤ１５により各々電気的に独立した導体パ
ターン１２ａ，１２ｂ、電子部品１３上の端子を
適宜接続するのである。
ボンデイングワイヤ１５は、樹脂フイルム１１
の表面の電子部品１３上の端子と樹脂フイルム１
１裏面の導体パターン１２ｂとを接続してもよい
が、樹脂フイルム１１の表面の電子部品１３上の
端子と樹脂フイルム１１の表面の導体パターン１
２ａとを接続してもよく、また樹脂フイルム１１
の表面あるいは裏面の導体パターン１２ａ，１２
ｂ同志または樹脂フイルム１１の表面の導体パタ
ーン１２ａと裏面の導体パターン１２ｂとを適宜
接続してもよいものである。このようにワイヤボ
ンデイングを行なつた後は、必要箇所を一轄ある
いは分割して封止樹脂１６によりモールドするの
である。
の表面の電子部品１３上の端子と樹脂フイルム１
１裏面の導体パターン１２ｂとを接続してもよい
が、樹脂フイルム１１の表面の電子部品１３上の
端子と樹脂フイルム１１の表面の導体パターン１
２ａとを接続してもよく、また樹脂フイルム１１
の表面あるいは裏面の導体パターン１２ａ，１２
ｂ同志または樹脂フイルム１１の表面の導体パタ
ーン１２ａと裏面の導体パターン１２ｂとを適宜
接続してもよいものである。このようにワイヤボ
ンデイングを行なつた後は、必要箇所を一轄ある
いは分割して封止樹脂１６によりモールドするの
である。
（発明の作用）
本発明が以上のような手段を採ることによつて
以下のような作用がある。
以下のような作用がある。
すなわち、樹脂フイルム１１の貫通孔は打抜き
加工により形成され、また樹脂フイルムの表裏の
導体パターン１２ａ，１２ｂとをスルーホールメ
ツキにより接続する必要がないので、安価であ
り、搬送の際の可撓性を損なうこともないのであ
る。また、樹脂フイルム１１の表裏の接続は、電
子部品１３を搭載する際に一轄して電子部品１３
上の端子、導体パターン１２ａ，１２ｂの間で適
宜行なわれるため割安であり、また電子部品搭載
用両面フイルムキヤリア製造工程で巻き取り装置
３０による度重なる屈曲に対しても、スルーホー
ルメツキによる接続ではないのでスルーホールク
ラツクの問題となることはないのである。
加工により形成され、また樹脂フイルムの表裏の
導体パターン１２ａ，１２ｂとをスルーホールメ
ツキにより接続する必要がないので、安価であ
り、搬送の際の可撓性を損なうこともないのであ
る。また、樹脂フイルム１１の表裏の接続は、電
子部品１３を搭載する際に一轄して電子部品１３
上の端子、導体パターン１２ａ，１２ｂの間で適
宜行なわれるため割安であり、また電子部品搭載
用両面フイルムキヤリア製造工程で巻き取り装置
３０による度重なる屈曲に対しても、スルーホー
ルメツキによる接続ではないのでスルーホールク
ラツクの問題となることはないのである。
さらに、この電子部品搭載用両面フイルムキヤ
リアにおいては、一枚の樹脂フイルム１１の表裏
に導体パターン１２ａ，１２ｂを形成するように
しているから、樹脂フイルム１１と両導体パター
ン１２ａ，１２ｂとの熱膨張率に差があつて、こ
の差に基づく応力が樹脂フイルム１１に掛かつた
としても、それは樹脂フイルム１１の表裏におい
て相殺されるから、当該樹脂フイルム１１を曲げ
てしまうことはないのである。従つて、この電子
部品搭載用両面フイルムキヤリアは、巻き取り装
置３０に掛ける作業を容易に行うことができるも
のとなつているのである。
リアにおいては、一枚の樹脂フイルム１１の表裏
に導体パターン１２ａ，１２ｂを形成するように
しているから、樹脂フイルム１１と両導体パター
ン１２ａ，１２ｂとの熱膨張率に差があつて、こ
の差に基づく応力が樹脂フイルム１１に掛かつた
としても、それは樹脂フイルム１１の表裏におい
て相殺されるから、当該樹脂フイルム１１を曲げ
てしまうことはないのである。従つて、この電子
部品搭載用両面フイルムキヤリアは、巻き取り装
置３０に掛ける作業を容易に行うことができるも
のとなつているのである。
次に、本発明に係る電子部品搭載用両面フイル
ムキヤリアの実施例について説明する。
ムキヤリアの実施例について説明する。
（実施例）
第１図〜第３図は本発明の実施例に係る電子部
品搭載用両面フイルムキヤリアの平面図、底面
図、及び部分断面図が示してあり、この電子部品
搭載用両面フイルムキヤリアは樹脂フイルム１１
に形成した貫通孔を塞いだ状態で固着形成した裏
面導体パターン１２ｂと表面側には導体パターン
１２ｂが形成されている。表面パターン１２ａの
所定位置には、複数の電子部品（本実施例では半
導体１３）が搭載してある。そして各半導体１３
と導体パターン１２ａ，１２ｂとはボンデイング
ワイヤ１５を介して電気的に接続してある。
品搭載用両面フイルムキヤリアの平面図、底面
図、及び部分断面図が示してあり、この電子部品
搭載用両面フイルムキヤリアは樹脂フイルム１１
に形成した貫通孔を塞いだ状態で固着形成した裏
面導体パターン１２ｂと表面側には導体パターン
１２ｂが形成されている。表面パターン１２ａの
所定位置には、複数の電子部品（本実施例では半
導体１３）が搭載してある。そして各半導体１３
と導体パターン１２ａ，１２ｂとはボンデイング
ワイヤ１５を介して電気的に接続してある。
ボンデイングワイヤ１５ａは表面導体パターン
１２ａと裏面パターン１２ｂとをワイヤボンデイ
ング接続をしており、ボンデイングワイヤ１５ｂ
は半導体１３と裏面導体パターン１２ｂとを、ま
たボンデイングワイヤ２０ｃは半導体１３と表面
導体パターン１２ａとを各々ワイヤボンデイング
接続しているのである。なお、このようにワイヤ
ボンデイングをした後は、第７図の点線にて示し
た如く封止樹脂１６によつて封止される。
１２ａと裏面パターン１２ｂとをワイヤボンデイ
ング接続をしており、ボンデイングワイヤ１５ｂ
は半導体１３と裏面導体パターン１２ｂとを、ま
たボンデイングワイヤ２０ｃは半導体１３と表面
導体パターン１２ａとを各々ワイヤボンデイング
接続しているのである。なお、このようにワイヤ
ボンデイングをした後は、第７図の点線にて示し
た如く封止樹脂１６によつて封止される。
（発明の効果）
以上詳述した通り、本発明に係る電子部品搭載
用両面フイルムキヤリアにあつては、 「貫通孔１４を有する一枚の電気絶縁性のフイ
ルム１１の両主表面に導体パターンが形成された
電子部品搭載用両面フイルムキヤリア１０におい
て、 貫通孔１４はフイルム１１の特定の一方の面に
形成された導体パターン１２ｂによつて塞がれ、
その貫通孔１４内に臨む導体パターン１２ｂをボ
ンデイング端子として、他方の面に形成された導
体パターン１２ａあるいは該面に搭載された電子
部品とワイヤーボンデイングされることによつて
のみ表裏が電気的に接続されることを特徴とする
電子部品搭載用両面フイルムキヤリア」 にその特徴があり、これによりボンデイングワイ
ヤは電子部品から配線を引き出すと同時にスルー
ホールメツキの機能をも果すことになつて、すな
わち樹脂フイルムの表面側の電子部品または導体
パターンと裏面側の導体パターンを安価で、しか
も確実に電気的に接続することができ、従来から
採用されている機械・設備は勿論そのまま使用し
て製造することができる簡単な構成の半導体搭載
用両面フイルムキヤリアを提供することができる
のである。
用両面フイルムキヤリアにあつては、 「貫通孔１４を有する一枚の電気絶縁性のフイ
ルム１１の両主表面に導体パターンが形成された
電子部品搭載用両面フイルムキヤリア１０におい
て、 貫通孔１４はフイルム１１の特定の一方の面に
形成された導体パターン１２ｂによつて塞がれ、
その貫通孔１４内に臨む導体パターン１２ｂをボ
ンデイング端子として、他方の面に形成された導
体パターン１２ａあるいは該面に搭載された電子
部品とワイヤーボンデイングされることによつて
のみ表裏が電気的に接続されることを特徴とする
電子部品搭載用両面フイルムキヤリア」 にその特徴があり、これによりボンデイングワイ
ヤは電子部品から配線を引き出すと同時にスルー
ホールメツキの機能をも果すことになつて、すな
わち樹脂フイルムの表面側の電子部品または導体
パターンと裏面側の導体パターンを安価で、しか
も確実に電気的に接続することができ、従来から
採用されている機械・設備は勿論そのまま使用し
て製造することができる簡単な構成の半導体搭載
用両面フイルムキヤリアを提供することができる
のである。
第１図は本発明に係る電子部品搭載用両面フイ
ルムキヤリアを示す平面図、第２図は第１図の底
面図、第３図は第１図の部分断面図、第４図〜第
７図は本発明に係る電子部品搭載用両面フイルム
キヤリアの代表的な製造方法を順を追つて示す部
分断面図、第８図及び第９図は従来の半導体搭載
用フイルムキヤリアを示す部分断面図、第１０図
は従来の両面スルーホール回路を示す縦断面図、
第１１図及び第１２図は金型打抜き加工した貫通
孔のバリ及びそれにより引き起こされるスルーホ
ールクラツク部の拡大断面図、第１３図は一般に
使用される両面フイルムキヤリアの搬送装置を示
す斜視図である。 符号の説明、１１……フイルム、１２……導体
パターン、１２ａ……表面パターン、１２ｂ……
裏面パターン、１３……電子部品、１４……貫通
孔、１５……ボンデイングワイヤ、１６……封止
樹脂、１７……銀ペースト、２１……フイルム、
２２……導体パターン、２３……電子部品、２４
……スルーホール銅メツキ、２５……銅箔のバ
リ、２６……貫通孔壁のバリ、２７……スルーホ
ールクラツク、３０……巻取装置。
ルムキヤリアを示す平面図、第２図は第１図の底
面図、第３図は第１図の部分断面図、第４図〜第
７図は本発明に係る電子部品搭載用両面フイルム
キヤリアの代表的な製造方法を順を追つて示す部
分断面図、第８図及び第９図は従来の半導体搭載
用フイルムキヤリアを示す部分断面図、第１０図
は従来の両面スルーホール回路を示す縦断面図、
第１１図及び第１２図は金型打抜き加工した貫通
孔のバリ及びそれにより引き起こされるスルーホ
ールクラツク部の拡大断面図、第１３図は一般に
使用される両面フイルムキヤリアの搬送装置を示
す斜視図である。 符号の説明、１１……フイルム、１２……導体
パターン、１２ａ……表面パターン、１２ｂ……
裏面パターン、１３……電子部品、１４……貫通
孔、１５……ボンデイングワイヤ、１６……封止
樹脂、１７……銀ペースト、２１……フイルム、
２２……導体パターン、２３……電子部品、２４
……スルーホール銅メツキ、２５……銅箔のバ
リ、２６……貫通孔壁のバリ、２７……スルーホ
ールクラツク、３０……巻取装置。
Claims (1)
- 【特許請求の範囲】 １ 貫通孔を有する一枚の電気絶縁性のフイルム
の両主表面に導体パターンが形成された電子部品
搭載用両面フイルムキヤリアにおいて、 前記貫通孔は前記フイルムの特定の一方の面に
形成された導体パターンによつて塞がれ、その貫
通孔内に臨む導体パターンをボンデイング端子と
して、他方の面に形成された導体パターンあるい
は該面に搭載された電子部品とワイヤーボンデイ
ングされることによつてのみ表裏が電気的に接続
されることを特徴とする電子部品搭載用両面フイ
ルムキヤリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26894087A JPH01110742A (ja) | 1987-10-23 | 1987-10-23 | 電子部品搭載用両面フィルムキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26894087A JPH01110742A (ja) | 1987-10-23 | 1987-10-23 | 電子部品搭載用両面フィルムキャリア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01110742A JPH01110742A (ja) | 1989-04-27 |
| JPH0517704B2 true JPH0517704B2 (ja) | 1993-03-09 |
Family
ID=17465394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26894087A Granted JPH01110742A (ja) | 1987-10-23 | 1987-10-23 | 電子部品搭載用両面フィルムキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01110742A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005053398B4 (de) * | 2005-11-09 | 2008-12-24 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54137971A (en) * | 1978-04-18 | 1979-10-26 | Toshiba Corp | Resin-sealed type semiconductor device |
-
1987
- 1987-10-23 JP JP26894087A patent/JPH01110742A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54137971A (en) * | 1978-04-18 | 1979-10-26 | Toshiba Corp | Resin-sealed type semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01110742A (ja) | 1989-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311407A (en) | Printed circuit based for mounted semiconductors and other electronic components | |
| US6930257B1 (en) | Integrated circuit substrate having laminated laser-embedded circuit layers | |
| EP0582052A1 (en) | Low profile overmolded semiconductor device and method for making the same | |
| US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
| EP1171915B1 (en) | Electrical conductor system of a semiconductor device and manufacturing method thereof | |
| KR100326834B1 (ko) | 와이어본딩반도체장치및반도체패키지 | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| JPS63114299A (ja) | プリント配線板 | |
| JPH0517704B2 (ja) | ||
| JPH06112363A (ja) | 半導体パッケージ | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| CN112020222A (zh) | 内埋电路板及其制作方法 | |
| JP2784248B2 (ja) | 半導体装置の製造方法 | |
| JP2925609B2 (ja) | 半導体装置の製造方法 | |
| JP2784523B2 (ja) | 電子部品搭載用基板 | |
| JPH1074859A (ja) | Ｑｆｎ半導体パッケージ | |
| JP2614495B2 (ja) | 電子部品搭載用基板 | |
| JPH05326644A (ja) | 両面配線フィルムキャリア及びその製造方法 | |
| JPS6350862B2 (ja) | ||
| JPH11102991A (ja) | 半導体素子搭載フレーム | |
| JP2946361B2 (ja) | 電子部品搭載用基板 | |
| JP3795219B2 (ja) | 両面配線フィルムキャリアテープの製造方法 | |
| JP2872531B2 (ja) | 半導体モジュール基板，及びそれを用いた半導体装置 | |
| JP2819321B2 (ja) | 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080309 Year of fee payment: 15 |