JPH05173994A - 並列計算機の性能評価方法及びその装置 - Google Patents

Abstract

(57)【要約】 【目的】性能低下を引き起こす原因を知るべく最大遅延
パスを求め、最大遅延パスを表示できる並列計算機の処
理の性能評価方法及びその装置を提供する。 【構成】記憶手順５０では、実行開始時刻、メッセージ
受信待ちの時刻、メッセージ受信時のメッセージ番号，
送信元プロセッサ番号及びそれらの時刻、メッセージ送
信時のメッセージ番号及びその時刻、実行終了時の時刻
を記憶する。この記憶された情報に基づき、最大遅延パ
ス手順６０では、最も遅く実行終了したプロセッサを探
し、手順６２で探されたプロセッサのメッセージ受信待
ちの時刻、手順６３で探されたプロセッサのメッセージ
番号，送信元プロセッサ番号、手順６４で送信元プロセ
ッサ番号から対応するメッセージ送信を探し、手順６２
から手順６４までを並列処理の実行開始まで繰り返し、
最大遅延パスを求める。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のプロセッサ間で
メッセージを送信または受信することにより各プロセッ
サで並列処理を実行する並列計算機の性能評価方法及び
その装置に関する。

【０００２】

【従来の技術】近年のコンピュータシステムの高速・大
容量化の要求に伴い、プロセッサを多量に接続して処理
を分散させる技術が要求されている。このため、簡単な
構成からなるプロセッサを多数接続した並列計算機が提
供されている。このような並列計算機においては、メッ
セージ通信により各プロセッサで並列処理を行なってい
るが、プロセッサ全体の稼働率が特に重要である。

【０００３】そこで、この性能評価方法として、従来で
は次のような方法を用いていた。すなわち、各プロセッ
サ間での通信時間，バリア同期時間，実行時間などを並
列処理を実行したときに測定し、この測定結果に基づき
通信時間，バリア同期時間の割合を求めることによっ
て、並列計算機の性能を解析していた。

【０００４】例えばプロセッサＡからプロセッサＢとプ
ロセッサＣとにメッセージを送信するとき、プロセッサ
Ｃがメッセージを待つ状態になっている場合には、プロ
セッサＢよりも先にプロセッサＣにメッセージを送信す
るほうが全体の処理時間を短縮することができる。

【０００５】従来の方法では、通信時間と同期時間との
割合を求めるのみであったため、例えばプロセッサＡか
らプロセッサＣへのメッセージ送信が並列計算機の性能
を低下させている原因であると解析できなかった。

【０００６】

【発明が解決しようとする課題】このように上述した方
法では、通信によるオーバヘッドを知ることができる
が、性能低下に影響を及ぼす原因を解析できなかった。
また、その表示方法についてもメッセージの流れを全て
表示する方法であり、性能低下に影響を及ぼすメッセー
ジの流れを表示するものではなかった。

【０００７】本発明の目的は、性能低下を引き起こす原
因を知るべく最大遅延パスを求め、且つこの最大遅延パ
スを表示することのできる並列計算機の処理の性能評価
方法及びその装置を提供することにある。

【０００８】

【課題を解決するための手段】本発明は、上記課題を解
決し目的を達成するために次のようした。図１は本発明
に係る並列計算機の性能評価方法の原理フロー図であ
る。

【０００９】本発明は、並列処理において、各種の情報
を記憶する記憶手順５１と、並列処理の実行を終了した
後に、記憶手順５０で得た各種の情報を用いてどのプロ
セッサで最も遅延を引き起こしたかを示すための最大遅
延パスを求める最大遅延パス手順６０とからなる。

【００１０】記憶手順５０では、手順５１で実行開始時
刻を記憶し、手順５２でメッセージの受信待ち時刻を記
憶し、手順５３でメッセージの受信時のメッセージ番
号，送信元プロセッサ番号及びその時刻を記憶し、手順
５４でメッセージの送信時のメッセージ番号及びその時
刻を記憶し、手順５５で実行終了時刻を記憶する。

【００１１】最大遅延パス手順６０において、手順６１
では、手順５５で得た各時刻に基づき最も遅く実行を終
了したプロセッサを探し、手順６２で探されたプロセッ
サの手順５２で得たメッセージの受信待ち時刻を探し、
手順６３で探されたプロセッサの手順５３で得たメッセ
ージ番号，送信元プロセッサ番号を探し、手順６４でこ
の送信元プロセッサ番号から対応するメッセージ送信を
探し、手順６２から手順６４までを並列処理の実行開始
まで繰り返し、最大遅延パスを求める。

【００１２】また、最大遅延パス手順６０は、手順６２
で得た時刻と手順６３で得た時刻との差分によりメッセ
ージの待ち時間を求める。さらに、並列処理の実行中
に、全てのプロセッサが同期番号を付したバリア同期発
行を行なうまでプロセッサの処理を待たせる場合、記憶
手順５０は、バリア同期発行のバリア同期番号とそのと
きの時刻を記憶する手順５６を含み、最大遅延パス手順
６０は、手順６２の手順５６で得たバリア同期番号及び
その時刻を探し、このバリア同期番号及びその時刻に基
づき最も遅くバリア同期番号を発行したプロセッサを探
すことで最大遅延パスを求める。

【００１３】また、最大遅延パス手順６０は、手順６８
で得た時刻に基づきバリア同期による待ち時間を求め
る。また、最大遅延パス手順６０は、求められた最大遅
延パスを表示する手順７０を含む。

【００１４】また、手順７０において、表示上の一方の
軸を時間とし他方の軸をプロセッサとし、最大遅延パス
とこのパスのメッセージの流れを表示するようにした。
さらに、手順６５において、最大遅延パスを表示する際
にメッセージ待ちの状態も併せて表示する。

【００１５】また、手順６５において、最大遅延パスを
表示する際に各プロセッサの稼働台数も併せて表示す
る。図２は本発明に係る並列計算機の性能評価装置の原
理図である。本発明は、各プロセッサ２毎に実行開始時
刻、メッセージの受信待ち時刻，受信時刻，送信時刻、
実行終了時刻を計測するタイマー１と、各プロセッサ２
毎にメッセージの受信時のメッセージ番号，送信元プロ
セッサ番号、メッセージの送信時のメッセージ番号とタ
イマー１で計測された各時刻を記憶する記憶手段２１
と、並列処理の実行を終了した後に、記憶手段２１に記
憶された各情報に基づきどのプロセッサ２で最も遅延を
引き起こしたかを示すための最大遅延パスを求める最大
遅延パス手段４とを備えている。

【００１６】最大遅延パス手段４は、実行終了時刻の各
々を比較する比較手段４２と、この比較手段４２の出力
により最も遅く実行終了したプロセッサ２、このプロセ
ッサのメッセージの受信待ち時刻、このプロセッサのメ
ッセージ番号，送信元プロセッサ番号、この送信元プロ
セッサ番号から対応するメッセージ送信を検索する検索
手段４３と、この検索手段４３の処理を並列処理の実行
開始まで繰り返し行なわしめる制御部４０とを有し、検
索手段４３で検索された各情報を用いて最大遅延パスを
求める。

【００１７】また、各プロセッサ２は、記憶手段２１
と、比較手段４２と、検索手段４３とを有し、比較手段
４２による比較処理と検索手段４３による検索処理とを
各プロセッサ２で並列に行なう。

【００１８】また、全てのプロセッサ２が同期番号を付
したバリア同期発行を行なうまで、プロセッサ２の処理
を待たせるバリア同期発行手段５を備え、記憶手段２１
は、バリア同期発行のバリア同期番号とそのときの時刻
を記憶し、比較手段４２は、バリア同期番号及びその時
刻を比較し、検索手段４３は、このバリア同期番号及び
その時刻に基づき最も遅くバリア同期番号を発行したプ
ロセッサを探すことで最大遅延パスを求めるようにし
た。

【００１９】さらに、最大遅延パス手段４は、最大遅延
パスを表示する表示手段４５を有するようにした。さら
に、表示手段４５は、最大遅延パスを表示する際にメッ
セージ待ちの状態も併せて表示する。

【００２０】さらに、表示手段４５は、最大遅延パスを
表示する際に各プロセッサ２の稼働台数も併せて表示す
る。

【００２１】

【作用】本発明によれば、記憶手順で、実行開始時刻、
メッセージの受信待ち時刻、メッセージの受信時のメッ
セージ番号，送信元プロセッサ番号及びその時刻、メッ
セージの送信時のメッセージ番号及びその時刻、実行終
了時刻を記憶し、これらの情報を逆に用いて最大遅延パ
ス手順で、順番に、各時刻に基づき最も遅く実行を終了
したプロセッサ、このプロセッサのメッセージの受信待
ち時刻、このプロセッサのメッセージ番号，送信元プロ
セッサ番号、この送信元プロセッサ番号から対応するメ
ッセージ送信を探し、これらの検索処理を並列処理の実
行開始まで繰り返し行なうので、最大遅延パスを求める
ことができ、よって並列計算機の性能を評価できる。

【００２２】また、メッセージの待ち時間、バリア同期
による待ち時間を求めることができるから、どのパスで
待ち時間が長いかを把握でき、よってそのパスのメッセ
ージの送信を早めればよいことがわかる。

【００２３】また、最大遅延パスを表示するので、これ
を視覚的に把握できる。最大遅延パスを表示する際にメ
ッセージ待ちの状態や各プロセッサの稼働台数も併せて
表示することで、並列計算機の性能評価を高めることが
できる。

【００２４】また、並列処理の実行終了後に、記憶手段
に記憶された各情報に基づき、比較手段で実行終了時刻
の各々を比較し、検索手段で最も遅く実行終了したプロ
セッサ、このプロセッサのメッセージの受信待ち時刻、
このプロセッサのメッセージ番号，送信元プロセッサ番
号、この送信元プロセッサ番号から対応するメッセージ
送信を検索し、制御部で検索手段の処理を並列処理の実
行開始まで繰り返し行なわしめ、検索手段で検索された
各情報を用いて最大遅延パスを求めることができる。

【００２５】また、比較手段による比較処理と検索手段
による検索処理とを各プロセッサで並列に行なうことも
できる。また、記憶手段に記憶されたバリア同期発行の
バリア同期番号とそのときの時刻を探し、バリア同期番
号及びその時刻に基づき最も遅くバリア同期番号を発行
したプロセッサを最大遅延パスのプロセッサとして処理
することができる。

【００２６】

【実施例】以下、本発明の具体的な実施例を説明する。
図３は本発明に係る並列計算機の性能評価方法を実現す
るための性能評価装置の実施例１の構成ブロック図、図
４は各種の情報を記憶する記憶手順のフロー図、図５は
最大遅延パス手順のフロー図である。

【００２７】図３において、並列計算機の性能評価装置
は、次のように構成される。複数のプロセッサ２（２−
１〜２−Ｎ）のそれぞれは、クロック生成器１に接続さ
れており、クロック生成器１は、クロック信号を生成し
て、各プロセッサ２−１〜２Ｎ毎に実行開始時刻、メッ
セージの受信待ち時刻、メッセージの受信時刻、メッセ
ージの送信時刻、実行終了時刻を計測している。

【００２８】各プロセッサ２−１〜２−Ｎは、相互結合
網（ネットワークＮＷ）３に接続されており、相互結合
網３は、プロセッサ２−１〜２−Ｎの相互間を接続しプ
ロセッサ２−１〜２−Ｎの相互間でメッセージ通信を行
なえるようにしている。

【００２９】制御回路４は、相互結合網３に接続され、
どのプロセッサ間でメッセージ通信を行なうべきかを相
互結合網３に対して指示を与えている。各プロセッサ２
−１〜２−Ｎは、並列に動作するものであって、各種の
情報を記憶する情報メモリ２１（２１−１〜２１−Ｎ）
と、順番に同期番号を付してバリア同期発行を行なう同
期回路２２（２２−１〜２２−Ｎ）とを備えている。

【００３０】また、相互結合網３には、全てのプロセッ
サ２の同期回路２２−１〜２２−Ｎが同期番号を付した
バリア同期発行を行なうまで、プロセッサ２−１〜２−
Ｎの処理を待たせるバリア同期発行回路５が接続されて
いる。

【００３１】各情報メモリ２１−１〜２１−Ｎは、並列
処理を実行したときに以下の情報を記憶する。 情報（１） 送信元プロセッサからメッセージを他のプ
ロセッサに送信したときには、送信元プロセッサからの
メッセージ毎に、順番に番号を付けたメッセージ番号及
び送信したときの時刻を記憶する。なお、メッセージに
は、送信元プロセッサ番号（自己のプロセッサ番号）を
付加する。 情報（２） 送信元プロセッサからメッセージを自己の
プロセッサが受信したときには、メッセージ番号，送信
元プロセッサ番号及びこれらの番号を受信したときの時
刻を記憶する。 情報（３） 送信元プロセッサからメッセージの受信を
待つときには、そのときの時刻を記憶する。 情報（４） 並列処理の実行を開始するときには、その
ときの時刻を記憶する。 情報（５） 並列処理の実行を終了するときには、その
ときの時刻を記憶する。 情報（６） バリア同期発行を行なうときには、バリア
同期を発行する毎に順番に番号を付けたバリア同期番号
及びバリア同期を発行したときの時刻を記憶する。 なお、バリア同期発行とは、全てのプロセッサがバリア
同期を発行するまで、プロセッサを待たせることをい
う。

【００３２】制御回路４は、上述の相互結合網３を制御
するととともに、次のような各部及び装置を有する。情
報収集メモリ４１は、相互結合網３を介して各プロセッ
サ２−１〜２−Ｎの情報メモリ２１−１〜２１−Ｎから
収集されるメッセージ番号，送信元プロセッサ番号，時
刻などの情報を記憶する。

【００３３】制御回路４は、並列処理の実行を終了した
後に、情報収集メモリ４１に記憶された各情報に基づき
どのプロセッサ２で最も遅延を引き起こしたかを示すた
めの最大遅延パスを求める構成も有している。

【００３４】比較部４２は、実行終了時刻の各々を比較
したり、あるいは各々のバリア同期番号の発行時刻を比
較して、比較出力を検索部４３に出力する。検索部４３
は、比較回路４２の出力により最も遅く実行終了したプ
ロセッサ２、このプロセッサのメッセージの受信待ち時
刻、このプロセッサのメッセージ番号，送信元プロセッ
サ番号、この送信元プロセッサ番号から対応するメッセ
ージ送信を検索したり、あるいは各同期番号の発行時刻
の比較結果より最も遅くバリア同期を発行したプロセッ
サ２を探す。

【００３５】最大遅延パスメモリ４４は、検索部４３に
より検索された各情報、すなわち最大遅延パスを時系列
的に格納するものである。プログラム４０は、図５に示
す最大遅延パス手順のフローを行うための命令であり、
この命令を情報収集メモリ４１、比較部４２、検索部４
３、最大遅延パスメモリ４４に与える。

【００３６】次に図４及び図５を参照して本発明に係る
並列計算機の性能評価方法の実施例１を説明する。ま
ず、図４を参照して記憶手順５０について説明する。各
プロセッサ２−１〜２−Ｎ内の情報メモリ２１−１〜２
１−Ｎには、並列処理において、クロック生成器１によ
り計測された実行開始時刻が記憶され（情報（４）の記
憶，ステップ５１）、次にメッセージの受信待ち時刻が
記憶され（情報（３）の記憶，ステップ５２−１）、さ
らにメッセージの受信時のメッセージ番号，送信元プロ
セッサ番号，その時刻が記憶される（情報（２）の記
憶，ステップ５３−１）。

【００３７】そして、メッセージの送信時のメッセージ
番号及び時刻が記憶され（情報（１）の記憶，ステップ
５４−１）、さらにステップ５３−２で情報（２）、ス
テップ５４−２で情報（１）、ステップ５２−２で情報
（３）、ステップ５３−３で情報（２）が記憶される。

【００３８】また、各プロセッサ２−１〜２−Ｎ内の同
期回路２２−１〜２２−Ｎから異なる時刻にバリア同期
発行が行われると、各情報メモリ２１−１〜２１−Ｎで
はバリア同期発行したときの同期番号及び時刻を記憶す
る（ステップ５６）。そして、全ての同期回路２２−１
〜２２−Ｎからバリア同期発行が行われたことをバリア
同期発行回路５が確認すると、プロセッサの処理が再開
される。

【００３９】最後に実行を終了したときの時刻が情報メ
モリに記憶される（ステップ５５）。このようにして各
情報メモリ２１−１〜２１−Ｎは、並列処理の実行を終
了したとき、情報を（４）（３）（２）（１）（２）
（１）（３）（２）（６）・・・（５）のように記憶す
る。なお、（３）の後には、必ず（２）がある。これ
は、メッセージの受信待ちの後に、メッセージを必ず受
信するからである。

【００４０】次に最大遅延パス手順６０について説明す
る。並列処理の実行を終了した後に、各情報メモリ２１
−１〜２１−Ｎに記憶された各情報は、相互結合網３を
介して情報収集メモリ４１に収集される。

【００４１】情報収集メモリ４１からの各情報に基づい
て、図５に示すフロー図に従って、最大遅延パスを求め
る。この方法としては、各情報を最後、すなわち情報
（５）の方から逆にデータを順次読んで、解析してい
く。すなわち、まず、各プロセッサ２−１〜２−Ｎの情
報（５）としての実行終了時刻を比較部４２で相互に比
較して、検索部４３で最も遅く並列処理の実行を終了し
たプロセッサを求める（ステップ６１）。例えばそのと
きのプロセッサをＡとする。

【００４２】次に最も遅く実行を終了したプロセッサ
（例えばプロセッサＡ）におけるメモリ内に格納された
情報を逆に読んで、情報（３）としてのメッセージ受信
待ち時刻情報あるいはバリア同期発行などの情報（６）
を検索部６２によって検索する（ステップ６２）。

【００４３】ここで、情報（３）としてのメッセージ受
信待ち時刻情報を検索した場合には、直前の情報（２）
としてのメッセージ受信番号などから送信元プロセッサ
番号及びメッセージ番号を検索する（ステップ６３）。

【００４４】該当するプロセッサの情報から対応するメ
ッセージ番号を送信している情報を探す（ステップ６
４）。これらの情報を最大遅延パスメモリ４４に記憶す
る（ステップ６５）。

【００４５】さらに、送信元プロセッサについてのステ
ップ６２〜ステップ６５までの処理を実行開始まで繰り
返して最大遅延パスメモリ４４に記憶された各情報より
最大遅延パスを求めることができる。

【００４６】例えばプロセッサＡ，Ｂ，Ｃがあるとき
に、遅延パスを求める例を示す。 （１）プロセッサＡが実行を開始する。 （２）プロセッサＡがプロセッサＢからのメッセージを
待つ。 （３）プロセッサＢがメッセージを送信する。 （４）プロセッサＢが実行を開始する。 （５）プロセッサＢがプロセッサＣからのメッセージを
待つ。 （６）プロセッサＣがメッセージを送信する。 （７）プロセッサＣが実行を開始する。 （８）プロセッサＢの実行を終了する。

【００４７】というパスが発見される。各情報には、時
刻の情報があるので、（２）と（３）との時間，（５）
と（６）の時間が得られ、メッセージ受信待ち時間を知
ることができる。

【００４８】よって、並列計算機の性能評価を行なうこ
とができる。また、メッセージの待ち時間を求めること
ができるから、どのパスで待ち時間が長いかを把握で
き、よってそのパスのメッセージの送信を早めればよい
ことがわかる。

【００４９】一方、情報（６）が検索された場合には、
情報（６）からバリア同期番号を求め（ステップ６
７）、各々のバリア同期番号を発行した時刻を比較部４
２で比較する。そして、検索部４３で最も遅くバリア同
期番号を発行したプロセッサを探す（ステップ６８）。
この情報を最大遅延パスメモリ４４に記憶する（ステッ
プ６９）。

【００５０】さらに、そのプロセッサについてのステッ
プ６７〜ステップ６９までの処理を実行開始まで繰り返
して最大遅延パスメモリ４４に記憶された各情報より最
大遅延パスを求めることができる。

【００５１】よって、並列計算機の性能評価を行なえ、
バリア同期発行の待ち時間を求めることができるから、
どのパスで待ち時間が長いかを把握でき、よってそのパ
スのバリア同期要求を早めればよいことがわかる。

【００５２】図６は並列計算機の性能評価装置の実施例
２の構成ブロック図である。次に図面を参照して実施例
２について説明する。本実施例２が特徴とするところ
は、各プロセッサ２−１〜２−Ｎが、情報メモリ２１−
１〜２１−Ｎ、比較部４２−１〜４２−Ｎ、検索部４３
−１〜４３−Ｎ、同期回路２２−１〜２２−Ｎを有し、
制御回路４にプログラム４０を有してなる点にある。

【００５３】このような構成によれば、各プロセッサ２
−１〜２−Ｎにおいて、比較部４２−１〜４２−Ｎによ
る各時刻の比較またはバリア同期番号の比較処理が並列
に行われ、検索部４３−１〜４３−Ｎによる上述した検
索処理が並列に行なわれ、最大遅延パスが求められる。

【００５４】よって、実施例１と同様な効果を奏する。
図７は並列計算機の性能評価装置の実施例３の構成ブロ
ック図、図８は実施例３の最大遅延パスを表示する手順
のフロー図、図９は最大遅延パスの表示方法の例１を示
す図、図１０は最大遅延パスの表示方法の例２を示す図
である。次に本発明の実施例３を図面を参照して説明す
る。

【００５５】実施例３が特徴とするところは、実施例１
の構成にさらに最大遅延パスメモリ４４に記憶された最
大遅延パスを画面上に表示するためのディスプレイ装置
４５を備えた点にある。なお、実施例２では、ディスプ
レイ装置４５としたが、プリンタなどであってもよく、
視覚的に最大遅延パスが表示できる表示装置であれば、
どのような装置であってもよい。

【００５６】また、最大遅延パスを表示する並列計算機
の性能評価方法は、図８に示すように前述した記憶手順
５０及び最大遅延パス手順６０、この最大遅延パス手順
６０で得た最大遅延パスを表示する手順７０からなる。

【００５７】例えば以下のような最大遅延パスの一例を
示す。 （１）プロセッサＡが実行を開始する。 （２）プロセッサＡがプロセッサＢへメッセージを送信
する。 （３）プロセッサＢがプロセッサＡからのメッセージを
待つ。 （４）プロセッサＢがプロセッサＡからのメッセージを
受信する。 （５）プロセッサＢがプロセッサＣへメッセージを送信
する。 （６）プロセッサＣがプロセッサＢからのメッセージを
待つ。 （７）プロセッサＣがプロセッサＢからのメッセージを
受信する。 （８）プロセッサＣの実行を終了する。 というパスが発見される。各情報には、時刻の情報があ
るので、これらをディスプレイ装置４５上に表示する
と、図９に示すようになる。

【００５８】図９では、画面上の横軸を時間とし縦軸を
プロセッサの種類とし、最大遅延パスとこのパスのメッ
セージの流れを表示している。なお、図９において、黒
四角は、実行の終了を示し、黒丸はメッセージの送信ま
たはバリア同期要求を示す。白丸はメッセージの受信ま
たはバリア同期成立を示し、三角はメッセージの受信待
ちまたはバリア同期要求を示す。白四角は実行の開始を
示し、二重線はメッセージ受信待ち状態を示し、実線は
最大遅延パスを示す。点線は最大遅延パス以外の実行を
示し、矢印は最大遅延パスのメッセージの流れを示す。

【００５９】このように最大遅延パスをディスプレイ装
置４５上に表示するので、プロセッサがどのプロセッサ
からのメッセージを待っているかを視覚的に把握でき
る。また、ディスプレイ装置４５は、最大遅延パスを表
示する際にメッセージ待ちの状態も併せて表示するの
で、性能低下を引き起こしているメッセージ待ち時間を
把握できる。

【００６０】よって、どのプロセッサでメッセージ待ち
が長いかを視覚的に把握できるから、例えば図９に示す
場合には、プロセッサＣでプロセッサＢからのメッセー
ジ待ち時間が長く、プロセッサＢのメッセージ送信を早
めればよいことがわかる。

【００６１】図１０では、ディスプレイ装置４５は、画
面上に最大遅延パスを表示する際に各プロセッサ２の稼
働台数も併せて表示している。各プロセッサ２の稼働台
数の算出方法は、次のようになる。実行時に各プロセッ
サ２毎にメッセージ送信開始時刻及び送信終了時刻、メ
ッセージ受信開始時刻及び受信終了時刻、割り込み処理
開始時刻及び処理終了時刻、タスクスイッチの時刻、処
理開始時刻及び処理終了時刻を情報メモリ２１−１〜２
１−Ｎに記憶する。ここで、処理開始時刻から処理終了
時刻までが稼働状態となる。

【００６２】次に、稼働台数を０に初期設定し、全ての
プロセッサ２−１〜２−Ｎの情報で、時刻の最も速い情
報を探し出し、そのプロセッサが稼働状態になるかどう
かを調べる。

【００６３】ここで、稼働状態でなくなれば、稼働台数
を１つだけ減ずる。稼働状態になれば、稼働台数を１つ
だけ加算する。この時刻の稼働台数を時刻とともに書き
出す。

【００６４】次に全てのプロセッサの情報の処理が終了
したかどうか判断し、終了したら上述した処理を繰り返
す。このように処理すれば、図１０に示すような稼働台
数の時間的な変化が得られ、どの時刻に稼働率が低下し
ているかを認識できる。よって、図９に示す表示より
も、さらに並列計算機の性能低下の原因を把握すること
ができる。

【００６５】図１１は並列計算機の性能評価装置の実施
例４の構成ブロック図である。実施例４が特徴とすると
ころは、前記実施例２に対してディスプレイ装置４５を
追加して最大遅延パスをディスプレイ装置４５の画面上
に表示するようにした点にある。

【００６６】このような実施例４においては、実施例２
の効果と実施例３の効果とを有することができる。

【００６７】

【発明の効果】本発明によれば、メッセージ通信やバリ
ア同期発行における最大遅延パスを求めることができ、
よって並列計算機の性能を評価できる。またメッセージ
の待ち時間、バリア同期による待ち時間を求めることが
できるから、どのパスで待ち時間が長いかを把握でき
る。

【００６８】また、最大遅延パスを表示するので、視覚
的に把握できる。最大遅延パスを表示する際にメッセー
ジ待ちの状態や各プロセッサの稼働台数も併せて表示す
ることで、並列計算機の性能評価を高めることができ
る。

【図面の簡単な説明】

【図１】本発明に係る並列計算機の性能評価方法の原理
フロー図である。

【図２】本発明に係る並列計算機の性能評価装置の原理
図である。

【図３】本発明に係る並列計算機の性能評価方法を実現
するための性能評価装置の実施例１の構成ブロック図で
ある。

【図４】各種の情報を記憶する記憶手順のフロー図であ
る。

【図５】最大遅延パス手順のフロー図である。

【図６】性能評価装置の実施例２の構成ブロック図であ
る。

【図７】性能評価装置の実施例３の構成ブロック図であ
る。

【図８】実施例３の最大遅延パスを表示する手順のフロ
ー図である。

【図９】最大遅延パスの表示方法の例１を示す図であ
る。

【図１０】最大遅延パスの表示方法の例２を示す図であ
る。

【図１１】性能評価装置の実施例４の構成ブロック図で
ある。

【符号の説明】

１・・クロック生成器 ２・・プロセッサ ３・・相互結合網 ４・・制御回路 ５・・バリア同期発行回路 ２１・・情報メモリ ２２・・同期回路 ４０・・プログラム ４１・・情報収集メモリ ４２・・検索部 ４３・・比較部 ４４・・最大遅延パスメモリ ４５・・ディスプレイ装置

Claims (14)

【特許請求の範囲】
1. 【請求項１】 複数のプロセッサ間でメッセージを送信
   または受信することにより各プロセッサで並列処理を実
   行する並列計算機の性能評価方法において、 前記並列処理において各プロセッサ毎に各種の情報を記
   憶する記憶手順（５１）と、前記並列処理の実行を終了
   した後に、前記記憶手順（５０）で得た各種の情報を用
   いてどのプロセッサで最も遅延を引き起こしたかを示す
   ための最大遅延パスを求める最大遅延パス手順（６０）
   とからなり、 前記記憶手順（５０）は、実行開始時刻を記憶する手順
   （５１）と、前記メッセージの受信待ち時刻を記憶する
   手順（５２）と、前記メッセージの受信時のメッセージ
   番号，送信元プロセッサ番号及びその時刻を記憶する手
   順（５３）と、前記メッセージの送信時のメッセージ番
   号及びその時刻を記憶する手順（５４）と、実行終了時
   刻を記憶する手順（５５）とからなり、 前記最大遅延パス手順（６０）は、前記手順（５５）で
   得た各時刻に基づき最も遅く実行を終了したプロセッサ
   を探す手順（６１）と、探されたプロセッサの前記手順
   （５２）で得たメッセージの受信待ち時刻を探す手順
   （６２）と、前記探されたプロセッサの前記手順（５
   ３）で得たメッセージ番号，送信元プロセッサ番号を探
   す手順（６３）と、この送信元プロセッサ番号から対応
   するメッセージ送信を探す手順（６４）とからなり、前
   記手順（６２）から手順（６４）までを並列処理の実行
   開始まで繰り返し、前記最大遅延パスを求めることを特
   徴とする並列計算機の性能評価方法。
2. 【請求項２】 前記最大遅延パス手順（６０）は、前記
   手順（６２）で得た時刻と前記手順（６３）で得た時刻
   とに基づきメッセージの待ち時間を求めることを特徴と
   する請求項１記載の並列計算機の性能評価方法。
3. 【請求項３】 前記並列処理の実行中に、前記全てのプ
   ロセッサが同期番号を付したバリア同期発行を行なうま
   でプロセッサの処理を待たせる場合、前記記憶手順（５
   ０）は、前記バリア同期発行のバリア同期番号とそのと
   きの時刻を記憶する手順（５６）を含み、前記最大遅延
   パス手順（６０）は、前記手順（６２）の前記手順（５
   ６）で得たバリア同期番号及びその時刻を探し、このバ
   リア同期番号及びその時刻に基づき最も遅くバリア同期
   番号を発行したプロセッサを探すことで前記最大遅延パ
   スを求める手順（６８）を含むことを特徴とする請求項
   １記載の並列計算機の性能評価方法。
4. 【請求項４】 前記最大遅延パス手順（６０）は、前記
   手順（６８）で得た時刻に基づきバリア同期による待ち
   時間を求めることを特徴とする請求項３記載の並列計算
   機の性能評価方法。
5. 【請求項５】 前記最大遅延パス手順（６０）は、前記
   求められた最大遅延パスを表示する手順（７０）を含む
   ことを特徴とする請求項１または請求項３記載の並列計
   算機の性能評価方法。
6. 【請求項６】 前記手順（７０）において、表示上の一
   方の軸を時間とし他方の軸をプロセッサとし、前記最大
   遅延パスとこのパスのメッセージの流れを表示すること
   を特徴とする請求項５記載の並列計算機の性能評価方
   法。
7. 【請求項７】 前記手順（６５）において、前記最大遅
   延パスを表示する際に前記メッセージ待ちの状態も併せ
   て表示することを特徴とする請求項５記載の並列計算機
   の性能評価方法。
8. 【請求項８】 前記手順（６５）において、前記最大遅
   延パスを表示する際に前記各プロセッサの稼働台数も併
   せて表示することを特徴とする請求項５記載の並列計算
   機の性能評価方法。
9. 【請求項９】 複数のプロセッサ（２）間でメッセージ
   を送信または受信することにより各プロセッサ（２）で
   並列処理を実行する並列計算機の性能評価装置におい
   て、 前記各プロセッサ（２）毎に、実行開始時刻、前記メッ
   セージの受信待ち時刻，受信時刻，送信時刻、実行終了
   時刻を計測するタイマー（１）と、前記各プロセッサ
   （２）毎に、前記メッセージの受信時のメッセージ番
   号，送信元プロセッサ番号、前記メッセージの送信時の
   メッセージ番号と前記タイマー（１）で計測された各時
   刻を記憶する記憶手段（２１）と、前記並列処理の実行
   を終了した後に、前記記憶手段（２１）に記憶された各
   情報に基づきどのプロセッサ（２）で最も遅延を引き起
   こしたかを示すための最大遅延パスを求める最大遅延パ
   ス手段（４）とを備え、 前記最大遅延パス手段（４）は、前記実行終了時刻の各
   々を比較する比較手段（４２）と、この比較手段（４
   ２）の出力により最も遅く実行終了したプロセッサ
   （２）、このプロセッサの前記メッセージの受信待ち時
   刻、このプロセッサのメッセージ番号，送信元プロセッ
   サ番号、この送信元プロセッサ番号から対応するメッセ
   ージ送信を検索する検索手段（４３）と、この検索手段
   （４３）の処理を並列処理の実行開始まで繰り返し行な
   わしめる制御部（４０）とを有し、前記検索手段（４
   ３）で検索された各情報を用いて前記最大遅延パスを求
   めることを特徴とする並列計算機の性能評価装置。
10. 【請求項１０】 前記各プロセッサ（２）は、前記記憶
    手段（２１）と、前記比較手段（４２）と、前記検索手
    段（４３）とを有し、 前記比較手段（４２）による比較処理と前記検索手段
    （４３）による検索処理とを各プロセッサ（２）で並列
    に行なうことを特徴とする請求項９記載の並列計算機の
    性能評価装置。
11. 【請求項１１】 前記全てのプロセッサ（２）が同期番
    号を付したバリア同期発行を行なうまで、プロセッサ
    （２）の処理を待たせるバリア同期発行手段（５）を備
    え、前記記憶手段（２１）は、前記バリア同期発行のバ
    リア同期番号とそのときの時刻を記憶し、前記比較手段
    （４２）は、前記バリア同期番号及びその時刻を比較
    し、前記検索手段（４３）は、このバリア同期番号及び
    その時刻に基づき最も遅くバリア同期番号を発行したプ
    ロセッサを探すことで前記最大遅延パスを求めることを
    特徴とする請求項９記載の並列計算機の性能評価装置。
12. 【請求項１２】前記最大遅延パス手段（４）は、前記最
    大遅延パスを表示する表示手段（４５）を有することを
    特徴とする請求項９または請求項１１記載の並列計算機
    の性能評価装置。
13. 【請求項１３】 前記表示手段（４５）は、前記最大遅
    延パスを表示する際に前記メッセージ待ちの状態も併せ
    て表示することを特徴とする請求項１２記載の並列計算
    機の性能評価装置。
14. 【請求項１４】 前記表示手段（４５）は、前記最大遅
    延パスを表示する際に前記各プロセッサ（２）の稼働台
    数も併せて表示することを特徴とする請求項１２記載の
    並列計算機の性能評価装置。