CN109001688B - 一种基于雷达信号并行处理的中间数据存储方法及装置 - Google Patents

Abstract

本发明公开了一种基于雷达信号并行处理的中间数据存储方法及装置，该装置包括包括信号处理分机和存储模块，信号处理分机通过通信链路与存储模块相连，信号处理分机包括m个DSP模块，各DSP模块均通过通信链路与存储模块相连，第i个DSP模块中包括k_i个DSP芯片，每个芯片分别在通信链路拓扑中分配有不同的节点ID，m个DSP模块并行工作，依次接收CPI周期内的采样数据，各DSP模块中的DSP芯片分别同时对各芯片接收到的数据进行处理，并顺序输出包头数据、DDC数据、脉冲压缩数据、MTD数据和CFAR数据给存储模块。本发明提供的存储方法及装置，可以实时存储雷达信号处理的各环节的中间数据，并可以去除并行处理时的时间交叠而导致的数据存储连续性问题。

Description

一种基于雷达信号并行处理的中间数据存储方法及装置

技术领域

本发明涉及雷达信号处理领域，尤其涉及一种基于雷达信号并行处理的中间数据存储方法及装置。

背景技术

现有雷达信号处理采用多计算单元并行处理的方式，在快速逐帧进行信号处理过程中，中间数据规模巨大，并且处于各不同计算单元中的各CPI周期数据在时间上会频繁出现交叠，所以现有雷达信号处理技术中较难做到将中间数据进行完整存储，仅仅将雷达信号处理的某一个环节的数据进行抽帧、或者稀疏化之后进行实时展示，这种展示往往会丢掉某些细节，而且由于没有将数据存储，所以仅仅可以实时展示，而不能回放。当需要分析雷达信号处理中间过程，对雷达信号处理能力及抗干扰措施进行定量分析和准确评价时，会受到很大制约。

雷达系统的抗干扰能力是雷达系统的关键能力，需要对雷达系统的抗干扰效能、抗干扰措施进行定量评估，雷达信号处理的中间数据存储、展示和分析就成为雷达系统抗干扰能力定量评估的重要手段。

发明内容

本发明所要解决的技术问题是：针对现有技术存在的问题，本发明提供了一种基于雷达信号并行处理的中间数据存储方法及装置，可以实时存储雷达信号处理的各环节的中间数据，并可以去除并行处理时的时间交叠而导致的数据存储连续性问题，从而实现按照雷达CPI周期时间戳建立索引表，支持寻址下载中间过程数据。依据存储数据可以完整、直观地反应出雷达信号处理中间环节各个步骤中，原始信号处理、叠加干扰之后以及增加抗干扰措施之后的效果，为雷达系统抗干扰能力定量评估提供手段。

本发明提供的一种基于雷达信号并行处理的中间数据存储装置，包括信号处理分机和存储模块，信号处理分机通过通信链路与存储模块相连，信号处理分机包括m个DSP模块，各DSP模块均通过通信链路与存储模块相连，第i个DSP模块中包括k_i个DSP芯片，每个芯片分别在通信链路拓扑中分配有不同的节点ID，m个DSP模块并行工作，依次接收CPI周期内的采样数据，即在第n个CPI周期内，由第n％m个DSP模块接收采样数据，各DSP模块中的DSP芯片分别同时对各芯片接收到的数据进行处理，并顺序输出包头数据、DDC数据、脉冲压缩数据、MTD数据和CFAR数据给存储模块，其中，m、n和k_i均为大于0的整数，i＝1,2,3...m。

进一步，存储模块开辟有与m个DSP模块一一对应的m个存储区域，每个存储区域分别用于接收和存储对应的DSP模块的数据。

进一步，m＝3，k₁＝k₂＝k₃＝…＝k_m＝4，DSP模块中的4个DSP芯片分别用于接收和处理和、方位差、俯仰差和辅助通道的数据。

本发明的另一方面提供的一种基于雷达信号并行处理的中间数据存储方法，该方法包括：

在第n个CPI周期内，信号处理分机的第n％m个DSP模块接收采样数据，m为信号处理分机中DSP模块的个数，m、n均为大于0的整数；

DSP模块中的k_i个DSP芯片同时对各芯片接收到的数据进行处理，并通过通信链路顺序输出包头数据、DDC数据、脉冲压缩数据、MTD数据和CFAR数据给存储模块，i＝1,2,3...m，k_i为大于0的整数；

存储模块接收到DSP模块中的k_i个DSP芯片输出的数据后，根据各芯片在通信链路拓扑中的节点ID，将五种数据进行拼接保存。

进一步，存储模块对数据进行拼接保存的方法包括：

步骤1，接收到第n％m个DSP模块中的各DSP芯片输出的包头数据，截取其中的时间戳信息作为索引信息；

步骤2，接收到该DSP模块中的各DSP芯片输出的DDC数据，根据各芯片的节点ID，将各芯片的DDC数据分别拼接到各包头数据之后；

步骤3，当接收到该DSP模块在下一CPI周期的包头标识符时，将本周期的数据进行存储，并形成索引文件。

进一步，存储模块对数据进行拼接保存的方法包括：

步骤1，存储模块中与第n％m个DSP模块对应的存储区域接收到该DSP模块中的各DSP芯片输出的包头数据，截取其中的时间戳信息，作为索引文件的时间戳索引信息，并且存储当前偏移地址；

步骤2，若接收到第n％m个DSP模块中的各DSP芯片输出的DDC数据，则根据各芯片的节点ID，将各芯片的DDC数据分别拼接到各包头数据之后；若在另一存储区域接收到其他DSP模块的包头数据，则截取其中的时间戳信息，作为索引文件的时间戳索引信息，并且存储当前偏移地址；

步骤3，继续等待后续的数据的到来，不同的存储区域等待其对应的DSP模块中的数据，每段数据到来时进行拼接或者截取其中的时间戳信息；

步骤4，当存储区域接收到与其对应的DSP模块在下一CPI周期的包头标识符时，将本周期的数据进行存储，并形成时间戳对应偏移地址的索引文件。

进一步，m＝3，k₁＝k₂＝k₃＝…＝k_m＝4，DSP模块中的4个DSP芯片分别用于接收和处理和、方位差、俯仰差和辅助通道的数据。

本发明的另一方面提供的一种对应于如上所述的存储方法的数据下载方法，该方法包括：

接收到下载时间戳之后，在所有索引文件中寻找仅次于起始时间戳Tstart的最小时间戳T1，再与截止时间戳Tend比对，若Tstart≤T1≤Tend，则在索引文件中找到时间戳T1对应的偏移地址，下载该地址对应的数据；

在所有索引文件中寻找仅次于T_j的时间戳T_j+1，若T_j+1≤Tend，则在索引文件中找到时间戳T_j+1对应的偏移地址，下载该地址对应的数据，若T_j+1>Tend，则停止下载，j＝1,2,3,...。

本发明基于雷达信号并行处理的中间数据存储技术，可以实时、高速、高效的将雷达信号处理中间数据完整的存储下来，在进行事后分析时，可以严格根据雷达信号处理的时序将数据完整地下载下来进行分析。其难点在于，雷达快速逐帧进行信号处理过程中，中间数据规模巨大，并且处于各不同DSP计算模块中的各CPI周期数据在时间上会出现交叠，而本发明能够完整、实时、严格按照CPI顺序将中间数据进行存储，并且可以完整有序的下载供分析使用。由于数据量大，时序交错严重，排序困难，所以现有雷达中间数据展示技术一般不进行完整存储，而使用抽帧的方式进行展示，例如100帧CPI周期，抽取一帧，且同时只能展示其中的一个步骤的数据，例如仅仅展示脉冲压缩数据。本发明有效的克服了上述困难，并解决了现有展示技术不全面不完整的问题，从而更加有效地支撑了雷达信号处理过程的事后分析，以及雷达抗干扰措施定量评估等工作。

附图说明

本发明将通过例子并参照附图的方式说明，其中：

图1为与本发明的示例性实施例一致的存储装置的原理框图；

图2为与本发明的示例性实施例一致的单CPI周期数据量负荷不重的情况下的工作时序图；

图3为与本发明的示例性实施例一致的单CPI周期数据量负荷很重的情况下的工作时序图；

图4为与本发明的示例性实施例一致的存储工作流程图；

图5为与本发明的示例性实施例一致的下载工作流程图。

具体实施方式

本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。

本说明书中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的与本发明的示例性实施例一致的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

本发明针对雷达信号并行处理的多节点实时处理过程，解决雷达信号处理过程中中间数据的完整、准确及面向应用的存储问题，可用于雷达信号处理及抗干扰措施的定量分析和评估。

为了能够流畅处理每一帧CPI周期(雷达系统的相参处理间隔)的雷达信号，雷达系统的信号处理分机通常采用多个DSP模块并行处理的架构进行设计，也正是由于这种并行的处理导致各模块在处理不同CPI周期数据时产生时间的交叠。为了清楚简要地进行说明，在接下来的具体实施例中，本发明所述雷达系统的信号处理分机采用三块四芯DSP模块，同时采用一种可扩展的信号处理架构，DSP模块可扩展可重构。各DSP模块均通过通信链路与存储模块相连，在一些实施例中，通信链路为RapidIO通信链路，如图1所示。在一些实施例中，可在存储模块中为相应的DSP模块开辟相应的存储区域等待接收数据。

信号处理分机的三个DSP模块并行工作，各个CPI周期内三个DSP模块依次收到采样数据，比如第一个CPI中信号处理分机将采样数据发送给第一个DSP模块即DSP板1，第二个CPI将采样数据发送给第二个DSP模块即DSP板2，第三个CPI将采样数据发送给第三个DSP模块即DSP板3，第四个CPI则又将采样数据发送给DSP板1，以此循环，这样每个DSP模块可以有三个CPI周期的时间进行相关信号处理运算。

每个DSP模块中有四个DSP芯片，每个芯片分别在RapidIO通信链路拓扑中分配有不同的节点ID。四个芯片分别处理和、方位差、俯仰差、辅助通道的数据，且四个同时进行。

在第n个CPI周期内，第(n％3)个DSP模块中四个芯片同时分别接收到和、方位差、俯仰差、辅助通道数据，并同时开始处理，并在数据处理的不同阶段顺序输出雷达原始数据即包头数据、DDC数据、脉冲压缩数据、MTD数据、CFAR数据。

当存储模块接收到来自第(n％3)个DSP模块中四个芯片节点的数据后，根据节点的不同，将不同阶段的五种数据进行拼接保存，并从包头数据中截取时间戳信息作为索引信息保存。比如，在第5个CPI周期中，第二个DSP模块中A2、B2、C2、D2分别接收到和、方位差、俯仰差、辅助通道数据，并同时开始进行数据运算和处理。在t1时刻，A2、B2、C2、D2同时输出“包头数据(数据一)”到存储模块，存储模块从该信息中截取时间戳信息作为索引信息，并将该段数据分别全部保存；在t2(t2>t1)时刻，A2、B2、C2、D2同时输出“DDC数据(数据二)”，存储模块根据节点的不同，将该段数据分别拼接到“包头数据(数据一)”之后；与此类似的t3、t4、t5时刻，存储“脉冲压缩数据(数据三)”、“MTD数据(数据四)”、“CFAR数据(数据五)”。最终形成索引文件。在数据量负荷不重的情况下，工作时序如图2所示。

由于三个DSP模块分时工作，每个CPI将数据发送给其中一个DSP模块，从原理上来说，每个DSP模块有三个CPI周期的时间来处理一帧数据。

当数据量负荷较大的情况下，工作时序可能会如图3所示，由于只有“数据一”中存在时间戳信息，所以采用以下方法存储数据。在存储模块中开辟三个存储区域，分别用于接收A1、A2、A3的数据(为描述方便，仅描述和通道即DSP模块A1、A2、A3的工作过程，其余B、C、D工作过程一样)，当接收到下一包包头标识符时，将上一包整包数据(一个CPI周期的完整数据)执行存储操作，并形成索引目录。

在一些实施例中，雷达系统的雷达信号处理与数据存储的方法的步骤如下所述：

步骤1.将雷达系统的信号处理分机按照图1的原理连接，配置好RapidIO通信链路，确认通信正常。

步骤2.启动雷达系统的信号处理分机，开始按CPI周期接收雷达脉冲信号，进行数字下变频、脉冲压缩、动目标检测、CFAR检测等步骤的信号处理。每一帧CPI，雷达处理分机会根据时序依次向外发送包头数据、DDC数据、脉冲压缩数据(PC数据)、MTD数据、CFAR数据。

步骤3.接收到第一个DSP模块第一个CPI周期的包头数据，截取其中的时间戳信息，作为索引文件的时间戳索引信息，并且存储当前偏移地址。等待下一包数据的到来。

步骤4.可能发生两种情况，一种情况是接收到第一个DSP模块包头数据(步骤3接收)后续的DDC数据，那么直接将DDC数据拼接在包头数据之后；第二种情况是在另一个存储区域处，接收到第二个DSP模块在第二个CPI周期的包头数据，则需要截取其中的时间戳信息，作为索引文件的时间戳索引信息，并且存储当前偏移地址。

步骤5.继续等待后续的数据的到来，可能CPI帧之间的各个数据之间的顺序会有各种跨周期的穿插。不同的存储区域等待不同的DSP模块的五段数据，每段数据到来时进行拼接或者截取其中的时间戳信息。

步骤6.当本DSP模块接收到下一CPI周期的包头标识位时，对本周期数据流进行截取并将数据存储到内存中；同时截取包头数据中下一周期的时间戳开始等待后续数据到来。

当存储模块的内存数据达到一定容量时，进行落盘处理，即将数据存储到固态硬盘中。最终每一个DSP模块形成两个文件，一个是连续的数据文件，另一个是时间戳对应偏移地址的索引文件。

在一些实施例中，存储模块的存储工作流程如图4所示。初始化成功过后，开启进程一直等待接收从雷达信号处理分机输入的雷达信号处理中间数据。当接收到数据后，先判断是否为有效数据，若是则进入下一步处理环节，若非有效数据，则将接收缓存区清空，并继续等待接收数据。在接收到有效数据后，进行判断是索引表数据，或者记录数据。当接收到索引表数据时，生成时间戳-偏移地址索引文件并落盘存储；若接收到记录数据，则形成记录数据文件，满足条件后进行落盘存储。一个数据包接收处理完成后继续等待下一数据。

与上述存储过程对应的数据下载的原理是索引时间戳信息，在时间戳-偏移地址索引文件中读取对应的偏移地址，再用偏移地址在数据中寻址，找到对应数据帧的起始地址。

对应于三个DSP模块，一次启停过程所记录的和通道的数据在存储模块的硬盘中形成三个数据文件和三个索引文件。信号处理分机接收到下载数据时间区域后，根据时间前沿在三个索引文件中索引到最小时间戳，根据对应地址开始下载；然后在三个索引文件中找到最小相邻时间戳，开始第二个CPI周期数据下载；直到搜索到下一帧的时间戳大于接收到的时间戳后沿，下载结束。

在一些实施例中，数据下载的步骤可以描述如下：

步骤1，下发下载时间戳间隔，即起始时间戳Tstart和截止时间戳Tend。

步骤2，接收到时间戳之后，在索引文件中寻找仅次于起始时间戳的最小时间戳，假定为T1，再与截止时间戳比对确保不大于Tend，即要保证T1≥Tstart，且T1是所有大于等于Tstart中最小的时间戳，并且同时满足T1≤Tend，则下载T1对应的数据。

步骤3，在多个索引文件中寻找仅次于T1的时间戳，假定为T2，同时需满足T2≤Tend，则下载T2对应的数据。

步骤4，按照此步骤一直到寻找到满足条件的T_j≤Tend，下载T_j对应的数据。

步骤5，寻找到T_j+1，若T_j+1>Tend，则停止下载。

在一些实施例中，下载工作流程如图5所示。初始化完成之后，上位机下发下载指令以及需下载的时间戳区间，记为(Tstart,Tend)。接收到时间戳之后，在索引文件中寻找仅次于起始时间戳的最小时间戳，假定为T1，再与截止时间戳比对确保不大于Tend，即要保证T1≥Tstart，且T1是所有大于等于Tstart中最小的时间戳，并且同时满足T1≤Tend，再在时间戳-偏移地址索引文件内找到时间戳T1对应的偏移地址，下载该地址起始的完整CPI周期数据(当下载到包头标识符0x5A5A5A5A时，则表示该包数据下载结束)。T1时刻数据下载之后，在索引文件中寻找仅次于T1的时间戳，依此循环，直到寻找到的时间戳循环在时间戳-偏移地址表中搜索到T_j+1(T_j+1>Tend)，结束下载。

本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。

Claims (6)

1.一种基于雷达信号并行处理的中间数据存储装置，包括信号处理分机和存储模块，信号处理分机通过通信链路与存储模块相连，其特征在于，信号处理分机包括m个DSP模块，各DSP模块均通过通信链路与存储模块相连，第i个DSP模块中包括k_i个DSP芯片，每个芯片分别在通信链路拓扑中分配有不同的节点ID，m个DSP模块并行工作，依次接收CPI周期内的采样数据，即在第n个CPI周期内，由第n％m个DSP模块接收采样数据，各DSP模块中的DSP芯片分别同时对各芯片接收到的数据进行处理，并顺序输出包头数据、DDC数据、脉冲压缩数据、MTD数据和CFAR数据给存储模块后拼接保存，并从包头数据中截取时间戳信息作为索引信息保存，其中，m、n和k_i均为大于0的整数，i＝1,2,3...m；

存储模块开辟有与m个DSP模块一一对应的m个存储区域，每个存储区域分别用于接收和存储对应的DSP模块的数据；

m＝3，k₁＝k₂＝k₃＝…＝k_m＝4，DSP模块中的4个DSP芯片分别用于接收和处理和、方位差、俯仰差和辅助通道的数据。

2.一种基于雷达信号并行处理的中间数据存储方法，其特征在于，该方法包括：

在第n个CPI周期内，信号处理分机的第n％m个DSP模块接收采样数据，m为信号处理分机中DSP模块的个数，m、n均为大于0的整数；m＝3，k₁＝k₂＝k₃＝…＝k_m＝4，DSP模块中的4个DSP芯片分别用于接收和处理和、方位差、俯仰差和辅助通道的数据；

DSP模块中的k_i个DSP芯片同时对各芯片接收到的数据进行处理，并通过通信链路顺序输出包头数据、DDC数据、脉冲压缩数据、MTD数据和CFAR数据给存储模块，i＝1,2,3...m，k_i为大于0的整数；

存储模块接收到DSP模块中的k_i个DSP芯片输出的数据后，根据各芯片在通信链路拓扑中的节点ID，将五种数据进行拼接保存。

3.根据权利要求2所述的一种基于雷达信号并行处理的中间数据存储方法，其特征在于，存储模块对数据进行拼接保存的方法包括：

步骤1，接收到第n％m个DSP模块中的各DSP芯片输出的包头数据，截取其中的时间戳信息作为索引信息；

步骤2，接收到该DSP模块中的各DSP芯片输出的DDC数据，根据各芯片的节点ID，将各芯片的DDC数据分别拼接到各包头数据之后；

步骤3，当接收到该DSP模块在下一CPI周期的包头标识符时，将本周期的数据进行存储，并形成索引文件。

4.根据权利要求2所述的一种基于雷达信号并行处理的中间数据存储方法，其特征在于，存储模块对数据进行拼接保存的方法包括：

步骤1，存储模块中与第n％m个DSP模块对应的存储区域接收到该DSP模块中的各DSP芯片输出的包头数据，截取其中的时间戳信息，作为索引文件的时间戳索引信息，并且存储当前偏移地址；

步骤2，若接收到第n％m个DSP模块中的各DSP芯片输出的DDC数据，则根据各芯片的节点ID，将各芯片的DDC数据分别拼接到各包头数据之后；若在另一存储区域接收到其他DSP模块的包头数据，则截取其中的时间戳信息，作为索引文件的时间戳索引信息，并且存储当前偏移地址；

步骤3，继续等待后续的数据的到来，不同的存储区域等待其对应的DSP模块中的数据，每段数据到来时进行拼接或者截取其中的时间戳信息；

步骤4，当存储区域接收到与其对应的DSP模块在下一CPI周期的包头标识符时，将本周期的数据进行存储，并形成时间戳对应偏移地址的索引文件。

5.根据权利要求2-4任一项所述的一种基于雷达信号并行处理的中间数据存储方法，其特征在于，m＝3，k₁＝k₂＝k₃＝…＝k_m＝4，DSP模块中的4个DSP芯片分别用于接收和处理和、方位差、俯仰差和辅助通道的数据。

6.一种对应于权利要求2-5中任一项所述的存储方法的数据下载方法，其特征在于，该方法包括：

接收到下载时间戳之后，在所有索引文件中寻找仅次于起始时间戳Tstart的最小时间戳T1，再与截止时间戳Tend比对，若Tstart≤T1≤Tend，则在索引文件中找到时间戳T1对应的偏移地址，下载该地址对应的数据；

在所有索引文件中寻找仅次于T_j的时间戳T_j+1，若T_j+1≤Tend，则在索引文件中找到时间戳T_j+1对应的偏移地址，下载该地址对应的数据，若T_j+1>Tend，则停止下载，j＝1,2,3,...。

Images