JPH10105525A - 並列プロセッサ競合動作試験方法 - Google Patents

Abstract

(57)【要約】 【課題】 並列プロセッサのネットワ−ク網の論理検証
に係り、従来に比して広範囲な論理検証を、より高精度
に効率よく実施することにある。 【解決手段】 複数のプロセッサユニットをネットワ−
ク網で結合し、プロセッサ間デ−タ転送をパケット送受
信により実現している並列型プロセッサにおいて、複数
プロセッサ間でのランダム通信によるネットワ−ク通信
競合試験を実施する際、乱数発生200、送信デ−タ生成2
10、デ−タ送信220、デ−タ受信260、デ−タチェック28
0、通信トレ−ス270、エラ−解析290の各処理を実行
し、乱数により通信種別、通信パタン、転送デ−タパタ
ン、転送デ−タ長等を決定した後、全てのプロセッサが
ランダムデ−タ転送を実施し、全てプロセッサで全ての
デ−タが正しく転送された事をチェックすることにより
ネットワ−ク網上での競合動作試験を実施する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、並列プロセッサ装
置を構成するネットワ−ク網論理回路の論理検証に係
り、特にシステムに高負荷がかかる様な、ＯＳ下でのア
プリケ−ションプログラム実行時の状態と等価な、大規
模ランダム転送等の複雑なテスト環境を設定してテスト
を実施する際に好適な並列プロセッサ競合動作試験方法
に関する。

【０００２】

【従来の技術】従来の並列プロセッサネットワ−ク網の
テスト方式は、通常の通信制御と同じプロトコルに基づ
き、パケットデ−タ送信側及び受信側プロセッサ側のソ
フトウエアが送受信環境を設定してテストを実施してい
た。しかし、従来の技術では、ランダムデ−タを転送し
た場合、受信側ではパケットデ−タの正常性を確認出来
ない為、送信元に全て返送した後デ−タのチェックを実
施していた。この際、受信側では返送処理が完了する迄
受信デ−タを保持しておく必要があり、大量のパケット
デ−タ又はデ−タ長の長いパケット通信が頻発した際、
大量のメモリ容量を使用しなければならず、ケ−スによ
っては、メモリ実装容量の制約で、テスト出来ない場合
も発生した。又、上記制約により一定以上のパケット通
信が出来ない為に、ネットワ−ク論理への負荷が上げら
れないと言う問題があった。さらに、受信側で返送前に
デ−タのチェックが出来ない為に、送信側が返送デ−タ
を受け取った際にデ−タエラ−を見つけた場合、不良個
所を特定する事が非常に難しいと言う問題も発生した。
これに関連する公知例として、特開平７−８４８２１号
がある。

【０００３】

【発明が解決しようとする課題】従来技術では、システ
ムのメモリ使用量を最適化し、且つネッワ−クへの負荷
を最大にし、障害発生時の不良個所を容易に特定する事
ができない。本発明の目的は、最適なメモリ容量で、最
大負荷でのネットワ−ク網競合動作テストを可能とし、
障害が発生した場合の障害解析を容易化する事で従来の
問題点を解決し、より高精度な論理検証を効率よく実施
する事にある。

【０００４】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、マスタプロセッサユニットを含む複数の
プロセッサユニットをネットワ−ク網で結合する事によ
り構成され、プロセッサ間デ−タ転送をパケット送受信
により実現している並列型プロセッサに於ける複数プロ
セッサ間でのランダム通信によるネットワ−ク通信競合
試験方法であり、初期乱数値または指定された乱数値を
基にテスト用乱数値を生成する乱数発生処理と、前記テ
スト用乱数値を基に転送データと通信情報からなる送信
データを生成する送信データ生成処理と、前記送信デー
タを送信先プロセッサに送信し、また送信元プロセッサ
から受信した前記送信データをエラーデータと共に該送
信元プロセッサに返送するため送信するデータ送信処理
と、送信元プロセッサからの送信データを受信し、また
自送信データを送信先プロセッサから受信するデータ受
信処理と、該各受信した転送データのデータチェックを
行い、該チェック結果に基づきエラーデータを生成する
データチェック処理と、各プロセッサにおいてデータ送
信時およびデータ受信時にハードウェア状態情報を待避
する通信トレース処理と、前記マスタプロセッサにおい
て、前記通信トレース処理で待避したハードウェア状態
情報と前記エラーデータを収集し、エラー解析を行うエ
ラー解析処理からなり、前記全てのプロセッサが前記送
信データ生成処理で生成したデータをランダムに転送
し、受信プロセッサは送信プロセッサに同一パケットを
返送する事で、ネットワ−ク上でのパケット衝突による
競合状態、プロセッサでの送受信処理競合状態およびメ
モリアクセス競合状態を発生させ、全てのプロセッサで
全てのデ−タが正しく転送された事をチェックするよう
にしている。

【０００５】また、前記乱数発生処理は、初期乱数値ま
たは指定された乱数値を基に、プロセッサ実装アドレス
及び予め定められたテスト回数または指定されたテスト
回数を用いて論理／四則演算を行い、テスト用の乱数値
を算出し、連続テスト実行途中からの再実行のときは、
初期乱数値及びテスト実行回数の指定のみで、独立した
乱数値を基準に異なるテスト環境を生成してテストを実
行している全てのプロセッサが、再実行前と同一の状態
からテストを開始し、システムの競合状態を再現するよ
うにしている。

【０００６】また、前記転送データ生成処理は、前記乱
数発生処理で生成された乱数を基に全てのプロセッサで
同様に送信可能な最大パケット長分のデータを作成し、
メモリの連続した領域に該作成したデータを２重に格納
し、前記データ送信処理は、該記乱数発生処理で生成さ
れたテスト用乱数値を基にランダムに転送パケット数を
決定し、前記テスト用乱数値と前記送信可能な最大パケ
ット長に基づき１パケットにおける転送データ長及びオ
フセット値を決定し、前記領域の先頭アドレスに該オフ
セット値を加算して転送デ−タの先頭アドレスを決定
し、前記領域内のデータの内の該転送デ−タの先頭アド
レスから前記転送データ長のデータを転送データとし、
前記転送データ長、オフセット値等を通信情報として、
送信データを全て作成した後、通信種別毎に受信優先で
一括送信することで受信プロセッサ側が前記通信情報の
オフセット値を前記メモリの連続した領域の先頭アドレ
スに加算したアドレスから前記通信情報の転送データ長
までのデータと、受信データとを比較することによりデ
ータチェックを可能とするようにしている。

【０００７】また、予め定められた又は指定された各通
信種別の出現頻度から、総転送パケット数を通信種別毎
に割り振り送信数を決定する事で全ての通信種別での通
信が常に期待した頻度で発生する状態での試験を可能と
するようにしている。

【０００８】また、前記エラ−解析処理は、前記通信ト
レース処理で待避した全プロセッサのハードウェア状態
情報と前記エラーデータを、タイムアウトエラ−の場合
は、システムのスキャンネット経由で、それ以外の場合
は、ネットワ−ク通信でマスタプロセッサに収集し、マ
スタプロセッサで、エラ−情報を一括解析して、エラ−
要因を解析するようにしている。

【０００９】

【発明の実施の形態】以下、本発明による並列プロセッ
サ競合動作試験の一実施例を図面により詳細に説明す
る。図１は、本発明の検証対象となるシステム構成とネ
ットワ−ク上でのパケット競合状態の例を示すブロック
図である。１００は並列プロセッサ、１１０はプロセッ
サ＃ｊからプロセッサ＃１へのパケット通信デ−タ、１
２０はプロセッサ＃１からプロセッサ＃２へのパケット
通信デ−タ、１３０はプロセッサ＃ｊからプロセッサ＃
２へのパケット通信デ−タを示しており、プロセッサ＃
１の送受信論理で、送信論理と受信論理動作が競合し、
パケット通信デ−タ１２０と１３０がネットワ−ク上の
経路で衝突し、競合状態を発生している。１４０は、シ
ステムのマスタプロセッサであり、１５０は、システム
コンソ−ルである。

【００１０】図２は、本発明の一実施例の試験動作概略
処理フロ−を示す図である。処理に先立ち、必要なパラ
メータをパラメータ値設定処理により設定しておく。乱
数発生処理（２００）では、初期値又は指定された乱数
値を元にしてテスト用乱数値を生成する。送信デ−タ生
成処理（２１０）でテスト用乱数値を元にして送信に必
要なデ−タを作成する。デ−タ送信処理（２２０）で
は、送信デ−タ生成処理（２１０）で作成されたデ−タ
を元にして、システムのネットワ−クデ−タ送信手順に
沿って、デ−タの送信を開始する。この際、通信開始直
前に通信トレ−ス処理（２６０）をコ−ルし、その時点
でのＨ／Ｗ（ハードウェア）状態（ハードウェアステー
タス情報）を退避する。自プロセッサの全ての送信が完
了した場合（２３０）、同期処理設定（２４０）の後、
同期タイムアウトを監視する（２４１）。タイムアウト
を検出した場合、エラー解析処理（２９０）に制御を渡
す。なお、同期処理設定は一度しか行わない。他プロセ
ッサからの受信デ−タが到着した場合（２５０）にはデ
−タ受信処理（２６０）に制御を移す。デ−タ受信処理
では、システムのネットワ−クデ−タ受信手順に沿っ
て、デ−タの受信を行い、受信が完了した時点でデ−タ
チェック処理（２８０）に制御を渡す。この際、受信開
始直前及び受信中に通信トレ−ス処理（２７０）をコ−
ルし、その時点でのＨ／Ｗ状態を退避する。

【００１１】デ−タチェック処理（２８０）では、受信
したデ−タが送信時のデータと等価であるか否か期待値
と比較チェックする。対象デ−タが送信元への返送対象
デ−タであるか否かチェック（２８１）し、返送対象デ
−タであった場合は、制御をデ−タ送信処理（２２０）
に移し、該返送対象デ−タを送信元へ送信する。その
際、デ−タチェックの結果が正常であった場合は、返送
対象デ−タをそのまま送信元へ送信し、もし、エラ−が
発生した場合、返送対象デ−タの返送パケットにエラ−
情報を付加した後、送信元へ送信する。受信データが、
自プロセッサが送信して返信されたデータである自送信
デ−タの場合は、自送信デ−タがエラーであるか否か判
定し（２８２）、エラーがない場合で、まだ自送信すべ
きデータが残っている場合には、デ−タ送信処理（２２
０）に制御を移し、残りのデータを送信し、残りのデー
タがなければ同期タイムアウト監視処理（２４１）に制
御を移し、自送信デ−タにエラーがあれば、エラ−解析
処理（２９０）に制御を移す。エラ−解析処理では、自
プロセッサがマスタプロセッサ以外の場合、エラ−対象
となったメモリデ−タ、レジスタデ−タの期待値、結果
値及びアドレス、通信トレ−ス情報を所定フォ−マット
に編集し、ネットワ−ク経由で、又はタイムアウトの場
合はシステムのスキャンネット経由でマスタプロセッサ
に転送する。自プロセッサがマスタプロセッサである場
合、全てのプロセッサからのエラ−情報を収集し、通信
状態を解析した後、他プロセッサからのエラ−情報及び
解析結果をシステムコンソ−ルに出力する。エラ−解析
処理の詳細については後述する。

【００１２】図３は、本発明の乱数発生処理の一実施例
の概略フロ−を示す図である。図２に示すパラメータ値
設定処理により乱数値又はテスト回数指定がなされてい
るかを判定し（３００）、設定が無い場合は、初期値の
乱数デ−タ値及び初期値テスト回数（回数：１）（３１
０）を使用し、指定がある場合は、指定に応じて、初期
乱数値または指定乱数値のいずれか、そしてテスト回数
として回数：１、または指定回数：Ｍのいずれか（３２
０）を使用する。自プロセッサアドレスを取得し（３３
０）、上記乱数値と論理及び四則演算を用いて乱数を生
成する（３４０）。この乱数生成演算処理をテスト回数
分繰返し（３５０）、テスト用乱数値を取得する（３６
０）。上記処理により、システムに実装されているプロ
セッサ全てが、異なる乱数値に従って、異なる通信パタ
ンのテストを実行する（３７０）。また、テストを連続
して実行する場合には、点線の矢印で示すように前回の
テスト用に取得したテスト用乱数値を乱数値生成（３４
０）の入力とすることにより次のテスト用乱数値を取得
するようにしている。また、連続テスト中に障害が発生
し、再現実行する際には、上記乱数発生処理においてテ
スト開始前の乱数値（初期乱数値または指定乱数値）及
びテスト回数を指定するのみで、再現実行する際に必要
となるテスト用乱数値を得ることができ、全く同じネッ
トワ−ク通信競合テスト環境が再現可能となる。さら
に、連続テストを中断した場合でも、テスト終了前の乱
数値及びテスト回数を指定するのみで、必要なテスト用
乱数値を得ることができ、中断時点からのテストを継続
する事が可能となり、途中中断が無い連続テスト実行時
と同様のテストが実現可能となる。

【００１３】図４は、本発明の送信デ−タ生成処理の一
実施例を示す概略フロ−である。送信デ−タは転送デー
タと通信情報からなる。上記テスト用乱数値（３６０）
及び、システムのプロセッサ実装情報テ−ブル（４６
０）を用いて、通信先プロセッサアドレスを生成する
（４００）。プロセッサ実装情報テ−ブル（４６０）に
は、０，１，…，２５６，……のプロセッサ番号のプロ
セッサにそれぞれプロセッサアドレスが設定されてい
る。この例では、例えば、番号２５６のプロセッサには
１０１０００のアドレスが設定されている。ここで、６
ビットのうちの各２ビットは３次元座標における夫々
Ｘ，Ｙ，Ｚの値を示し、この場合、Ｘ＝１０，Ｙ＝１
０，Ｚ＝００てある。通信先プロセッサアドレスを決定
するための演算方法の一例としては、上記テスト用乱数
値（３６０）をシステムを構成するプロセッサ総台数で
除した剰余を通信先のプロセッサ番号とし、プロセッサ
実装情報テ−ブル（４６０）を参照して該通信先のプロ
セッサ番号に対応する６ビットのアドレスをプロセッサ
アドレスとして取得する。

【００１４】次に、送信すべき通信パケット数Ｍを決定
する（４１０）。この決定は、上記テスト用乱数値（３
６０）を予め定めた最大転送パケット数で除し、その剰
余数を通信パケット数Ｍとすることにより行う。さら
に、上記テスト用乱数値（３６０）用いて、四則演算で
乱数デ−タを１パケットにおける最大転送パケットデ−
タ長分生成し（４２０）、連続するメモリ領域（４７
０）（図８の通信用乱数データテーブル８１０に相当す
る）に上記乱数デ−タを２重登録する。上記テスト用乱
数値（３６０）を１パケットにおける最大転送可能パケ
ット長で除して、その剰余数を１パケットにおけるデ−
タ長として決定、図５で示す方法で通信種別及び通信用
制御コ−ドからなる通信情報を生成する（４３０）。こ
の操作を上記通信パケット数Ｍ分繰返し（４４０）、送
信に必要な全ての情報を生成した後、送信を開始する。

【００１５】図５は、本発明の通信種別及び通信用制御
コ−ド（通信情報）生成処理の一実施例を示す概略フロ
−である。テスト用乱数値（３６０）が４バイト、通信
種別４種、総通信パケット数が１２０であった場合、ま
ず、予め決められた通信種別の出現頻度あるいは図２に
示したパラメータ値設定処理で指定された通信種別の出
現頻度に基づき、各通信種の送信パケット数を決定（５
００）する。例えば、通信種別の出現頻度が、通信１：
通信２：通信３：通信４＝１：１：１：１とされたと
き、総通信パケット数が１２０であるので、各通信種の
通信数（送信パケット数）は、通信１：通信２：通信
３：通信４＝３０：３０：３０：３０となる。

【００１６】次に、テスト用乱数値（３６０）の上位／
下位２バイトの大小を比較し、上位が大きければ通信１
を選択、それ以外の場合は通信２を選択（５１０）す
る。そして、処理Ａを実行する。一旦上記テスト用乱数
値（３６０）を論理／四則演算で更新（５２０）した
後、同様に通信種３及び通信種４を選択（５３０）す
る。そして、処理Ａ’を実行する。全ての通信分の選択
され、その通信分の制御コ−ドの作成が完了する迄上記
処理を繰り返す（５４０）。

【００１７】次に、処理Ａ、Ａ’について説明する。こ
れらの処理は、全ての通信分の選択されその通信分の制
御コ−ドの作成が完了する迄繰り返される。通信種が決
定すると、各通信種の送信数分制御コ−ドを作成したか
否かを判定し（５５０）、作成が完了している場合は、
他通信種の制御コ−ドを作成するため（５１０）に戻
る。完了していない場合、次のように制御コ−ドを作成
（５６０）する。上記送信先プロセッサアドレス（４０
０）を設定、送信種別（１対１又はブロ−ドキャスト通
信、送受信割込み有無、送受信フラグ設定有無、制御コ
−ドチェイン［連続通信］等）を上記テスト用乱数値
（３６０）とマスクビットの論理演算により決定し、制
御コ−ドに埋め込む。さらに、自プロセッサアドレスお
よび上記転送デ−タ長（図４の（４３０）で求めた転送
デ−タ長）を設定し、上記テスト用乱数値（３６０）を
最大送信可能パケット長で除した剰余を上記乱数デ−タ
登録メモリ領域（４７０）の先頭アドレスからのオフセ
ットとして設定する。１パケットによる転送データは、
上記メモリ領域（４７０）のデータの内の、メモリ領域
（４７０）の先頭アドレスにオフセットを加算したアド
レスから転送データ長までのデータとなる。通信用制御
コ−ドは、作成順に制御コ−ド領域（５７０）に格納さ
れる。通信用制御コ−ドが作成されると、処理は（５１
０）または（５２０）に戻る。全ての情報の作成が完了
した時点で制御コ−ド領域（５７０）に格納されている
順に送信を開始（５８０）する。

【００１８】図６は、本発明のデ−タ受信処理の一実施
例を示す概略フロ−である。デ−タ受信処理は制御を受
け取ると、受信状態制御テ−ブル（６０２）のサ−チを
行う（６０１）。受信状態制御テ−ブル（６０２）に
は、受信パケットデ−タを退避する為のデ−タポイン
タ、有効ビット、受信フラグ格納領域を有するエントリ
が所定数用意されており、受信論理は、受信状態制御テ
−ブルの無効エントリを探し、上記デ−タポインタで示
される受信パケットデ−タ領域アドレスに受信パケット
デ−タを書込み、上記受信フラグ格納領域に受信フラグ
をセットした後、有効ビットを１にする（初期値は
０）。この処理については図示省略している。

【００１９】受信状態テ−ブルサ−チ処理（６０１）で
は、有効ビットが１のエントリを探す。有効ビットが１
のエントリが見つからない場合は、同様の処理を繰り返
す。この際、もし、自プロセッサの送信が完了していた
場合、又は、自プロセッサの送信したパケットの返送受
信が全て完了していた場合は、一定時間経過の後、受信
が無い場合にタイムアウトを検出し、エラ−解析処理
（６０８）をコ−ルする。有効なエントリが見つかる
と、その受信デ−タが自プロセッサの送信したパケット
か否かをチェックする（６０４）。自プロセッサの送信
したパケットであれば、デ−タチェック処理をコ−ル
（６０５）し、デ−タエラ−が発生していた（６０６）
場合は、エラ−解析処理（６０８）をコ−ルする。デ−
タエラ−が無かった場合は、上記受信状態制御テ−ブル
の該当エントリの有効ビットを無効化（６０７）し、受
信状態テ−ブルサ−チ処理（６０１）に制御を移す。

【００２０】自プロセッサの送信したパケットで無い場
合、受信パケットヘッダから返送用制御コ−ドを生成
（６０９）し、返送制御コ−ドキュ−（６１３）に上記
返送用制御コ−ドを格納（６１２）する。この際、返送
制御コ−ドキュ−（６１３）がフルの場合（６１０）、
一旦デ−タ送信処理（６１１）を起動し、返送制御コ−
ドキュ−（６１３）に登録されている返送用パケットデ
−タを返送し、キュ−を開放する。なお、送信処理（２
２０）（図１）で受信ウエイトによるネットワ−ク閉塞
（受信側でデータを受信できなくなって、ネットワーク
上にデータが溜ってしまう状態）が発生した場合は、全
ての通信を廃棄してそのテストをスキップする。これ
は、受信データの信頼性がなくなってしまうからであ
る。その後、デ−タチェック処理をコ−ル（６１４）
し、もしエラ−が発生していた場合、受信パケットデ−
タ領域（６０３）内の返送対象パケットデ−タにエラ−
情報（エラ−デ−タアドレスオフセット、エラ−バイト
数）を付加し、返送制御コ−ドキュ−（６１３）内の対
象制御コ−ドに、上記返送対象パケットデ−タ格納アド
レスを設定する。この際、受信状態制御テ−ブル（６０
２）内該当エントリの有効ビットは返送が完了する迄、
無効化しない。エラ−が無かった場合は、有効ビットを
無効化（６１７）する。次に、もしシステムの全プロセ
ッサで自プロセッサ送信完了後の同期処理が成立してい
た場合（６１８）、デ−タ送信処理（６２０）を起動
し、返送完了後、処理を受信状態テ−ブルサ−チ処理
（６０１）に制御を戻す。上記同期処理が成立していな
かった場合、返送制御コ−ドキュ−（６１３）に登録さ
れているエントリ数が、所定登録数を満たしていなけれ
ば（６１９）、そのまま受信状態テ−ブルサ−チ処理
（６０１）に制御を戻し、満たしていれば、デ−タ送信
処理（６２０）を起動し、返送完了後、処理を受信状態
テ−ブルサ−チ処理（６０１）に制御を戻す。

【００２１】図７は、本発明の通信トレ−ス処理（図１
の（２６０））の一実施例を示す概略フロ−である。通
信トレ−ス処理は、送受信処理からコ−ルされ、送受割
込みが発生（７００）した場合、送信動作を実施した
（７０２）場合と、受信動作を実施した（７０４）場合
に、各々該当する関連情報（７０１、７０３、７０５）
を時系列的に各情報単位に１エントリ４Ｂの１６進コ−
ドで状態トレ−ス情報格納領域（７０６）に登録する。
ここで、７０１の関連情報は割込み種別である。７０２
の関連情報は送信状態情報であって、 ・送信制御コードメモリアドレス、 ・送信時ネットワークＨ／Ｗレジスタ内容及びレジスタ
番号／メモリアドレス、 ・送信完了フラグ、 である。７０５の関連情報は受信状態情報であって、 ・送信元プロセッサアドレス、 ・受信パケットデータメモリアドレス ・受信フラグ である。この登録は、以前登録したデ−タと値が変化し
た情報のみを登録する。状態トレ−ス情報格納領域（７
０６）がフルになった場合、トレ−スを止めるか、また
は、ラップアラウンドして継続トレ−スする。

【００２２】図８は、本発明のデ−タチェック処理の一
実施例を示す概略フロ−である。デ−タチェック処理で
は、受信パケットデ−タ（８０９）からデ−タ長及びデ
−タオフセットを取得し（８００）、通信用乱数デ−タ
テ−ブル（８１０）（図４の（４７０）のデータに相当
する。このデータは送信側、受信側（送信先）のプロセ
ッサが共に作成し、所持している。）の先頭アドレスと
上記オフセットからチェック用期待値デ−タ先頭アドレ
スを求める（８０１）。受信デ−タと上記期待値デ−タ
を比較し（８０２）、もしエラ−を検出した場合（８０
３）には、受信パケットデ−タ（８０９）のエラ−情報
内（８１１）に同一デ−タアドレス及びデ−タ長のエラ
−があるかをチェックし（８０４）、もしあった場合
は、自送信パケットを送信先プロセッサが受信する際迄
に発生したエラ−と判定する（８０５）。自送信、返送
の別に通信先プロセッサアドレス、エラ−デ−タのアド
レス、レングス、エラ−デ−タをエラ−情報テ−ブル
（８１２）に登録（８０６）する。

【００２３】次に、受信フラグをエラ−情報テ−ブル
（８１２）に登録（８０７）し、状態トレ−ス情報テ−
ブル（７０６）の最終エントリから予め定めた数だけ遡
ったエントリデ−タから最終エントリ迄を、エラ−情報
テ−ブル（８１２）に登録（８０８）する。

【００２４】図９は、本発明のエラ−解析処理の一実施
例を示す概略フロ−である。自プロセッサがマスタプロ
セッサであるかを判定（９００）し、そうでなければ、
タイムアウトによるエラ−であるかチェック（９０１）
する。もしタイムアウトエラ−であり、且つ自プロセッ
サ送信分の受信処理が正常に完了している場合（９０
３）は、なにもせずにテストを終了する。自プロセッサ
送信分の受信処理が完了していない場合（９０３）、ネ
ットワ−ク上でデッドロックが発生している可能性があ
り、ネットワ−クを用いたマスタプロセッサへのエラ−
情報転送が保証出来ない為、対象システムが有するスキ
ャンネット経由でエラ−情報テ−ブル（８１２）をマス
タプロセッサへ転送（９０４）する。タイムアウトエラ
−では無い場合は、通常のネットワ−クを用いてエラ−
情報テ−ブル（８１２）をマスタプロセッサへ転送（９
０２）しテストを終了する。テスト終了処理では、全プ
ロセッサが同期処理に入り、マスタプロセッサのみ、こ
の同期処理のタイムアウト監視を行う。

【００２５】自プロセッサがマスタプロセッサである場
合、一定時間時間監視し、他プロセッサからのエラ−情
報の受信を待つ。

【００２６】この間に他プロセッサからのエラ−情報テ
−ブルの転送を受信することなくタイムアウトになった
場合（９０６）、タイムアウト時に保持している情報を
システムコンソ−ルにメッセ−ジ出力する。この場合
は、例えば、マスタプロセッサのみがエラ−を検出して
いる場合か、ネットワ−ク及びスキャンネット両方の通
信経路が閉塞状態になってしまった場合等である。

【００２７】時間内にエラ−情報を他プロセッサから受
信した場合、まず、デ−タコンペアエラ−発生元のプロ
セッサを、受信した各プロセッサのエラ−情報から検索
（９０７）し、デ−タエラ−が発生した時点の通信履歴
を送受信プロセッサの状態トレ−ス情報から抽出（９０
８）する。この抽出内容は、例えば、該当パケット受信
前後に他通信種別のパケットの並行受信はなかったか、
送信処理と競合していなかったか等である。次に、タイ
ムアウトエラ−となったプロセッサを（９０７）と同様
に検索（９０９）し、プロセッサアドレスからパケット
が通過するネットワ−ク上の転送経路を決定し、プロセ
ッサ間のタイムアウト要因の関連性を決定し、又タイム
アウト時点での状態トレ−ス情報から、タイムアウト要
因プロセッサを決定（９１０）する。例えば、４台のプ
ロセッサが一部の同一ル−トでパケットを送信してお
り、その内１台のプロセッサが、受信中にパケット受信
を中断した為に、受信中のパケットがネットワ−ク経路
を塞いでいる等の要因で他プロセッサも全てタイムアウ
トとなった事が判る。上記解析結果をシステムコンソ−
ルに出力（９１１）し、テストを終了する。

【００２８】

【発明の効果】以上説明した様に本発明によれば、複雑
なネットワ−ク競合動作環境をシステムのメモリ実装容
量によらず可能とし、障害発生時の解析作業を容易に可
能とした事で、従来に比して実行環境に拘束されない広
範囲な論理検証を、より高精度に効率よく実施出来る。

【図面の簡単な説明】

【図１】本発明の検証対象となるシステム構成とネット
ワ−ク上でのパケット競合状態の例を示すブロック図で
ある。

【図２】本発明の一実施例の試験動作概略処理フロ−を
示す図である。

【図３】本発明の乱数発生処理の一実施例の概略フロ−
を示す図である。

【図４】本発明の送信デ−タ生成処理の一実施例を示す
概略フロ−である。

【図５】本発明の通信種別及び通信用制御コ−ド生成処
理の一実施例を示す概略フロ−である。

【図６】本発明のデ−タ受信処理の一実施例を示す概略
フロ−である。

【図７】本発明の通信トレ−ス処理の一実施例を示す概
略フロ−である。

【図８】本発明のデ−タチェック処理の一実施例を示す
概略フロ−である。

【図９】本発明のエラ−解析処理の一実施例を示す概略
フロ−である。

【符号の説明】

１００ 並列プロセッサ １１０ プロセッサ＃ｊからプロセッサ＃１へのパケッ
ト送信デ−タ １２０ プロセッサ＃１からプロセッサ＃２へのパケッ
ト送信デ−タ １３０ プロセッサ＃ｊからプロセッサ＃２へのパケッ
ト送信デ−タ １４０ マスタプロセッサ １５０ システムコンソ−ル

Claims (5)

【特許請求の範囲】
1. 【請求項１】 マスタプロセッサユニットを含む複数の
   プロセッサユニットをネットワ−ク網で結合する事によ
   り構成され、プロセッサ間デ−タ転送をパケット送受信
   により実現している並列型プロセッサに於ける複数プロ
   セッサ間でのランダム通信によるネットワ−ク通信競合
   試験方法であって、 初期乱数値または指定された乱数値を基にテスト用乱数
   値を生成する乱数発生処理と、 前記テスト用乱数値を基に転送データと通信情報からな
   る送信データを生成する送信データ生成処理と、 前記送信データを送信先プロセッサに送信し、また送信
   元プロセッサから受信した前記送信データをエラーデー
   タと共に該送信元プロセッサに返送するため送信するデ
   ータ送信処理と、 送信元プロセッサからの送信データを受信し、また自送
   信データを送信先プロセッサから受信するデータ受信処
   理と、 該各受信した転送データのデータチェックを行い、該チ
   ェック結果に基づきエラーデータを生成するデータチェ
   ック処理と、 各プロセッサにおいてデータ送信時およびデータ受信時
   にハードウェア状態情報を待避する通信トレース処理
   と、 前記マスタプロセッサにおいて、前記通信トレース処理
   で待避したハードウェア状態情報と前記エラーデータを
   収集し、エラー解析を行うエラー解析処理からなり、 前記全てのプロセッサが前記送信データ生成処理で生成
   したデータをランダムに転送し、受信プロセッサは送信
   プロセッサに同一パケットを返送する事で、ネットワ−
   ク上でのパケット衝突による競合状態、プロセッサでの
   送受信処理競合状態およびメモリアクセス競合状態を発
   生させ、全てのプロセッサで全てのデ−タが正しく転送
   された事をチェックすることを特長とする並列プロセッ
   サ競合動作試験方法。
2. 【請求項２】 請求項１記載の並列プロセッサ競合動作
   試験方法において、 前記乱数発生処理は、初期乱数値または指定された乱数
   値を基に、プロセッサ実装アドレス及び予め定められた
   テスト回数または指定されたテスト回数を用いて論理／
   四則演算を行い、テスト用の乱数値を算出し、 連続テスト実行途中からの再実行のときは、初期乱数値
   及びテスト実行回数の指定のみで、独立した乱数値を基
   準に異なるテスト環境を生成してテストを実行している
   全てのプロセッサが、再実行前と同一の状態からテスト
   を開始し、システムの競合状態を再現することを特徴と
   する並列プロセッサ競合動作試験方法。
3. 【請求項３】 請求項１記載の並列プロセッサ競合動作
   試験方法において、 前記転送データ生成処理は、前記乱数発生処理で生成さ
   れた乱数を基に全てのプロセッサで同様に送信可能な最
   大パケット長分のデータを作成し、メモリの連続した領
   域に該作成したデータを２重に格納し、 前記データ送信処理は、該記乱数発生処理で生成された
   テスト用乱数値を基にランダムに転送パケット数を決定
   し、前記テスト用乱数値と前記送信可能な最大パケット
   長に基づき１パケットにおける転送データ長及びオフセ
   ット値を決定し、前記領域の先頭アドレスに該オフセッ
   ト値を加算して転送デ−タの先頭アドレスを決定し、前
   記領域内のデータの内の該転送デ−タの先頭アドレスか
   ら前記転送データ長のデータを転送データとし、前記転
   送データ長、オフセット値等を通信情報として、送信デ
   ータを全て作成した後、通信種別毎に受信優先で一括送
   信することで受信プロセッサ側が前記通信情報のオフセ
   ット値を前記メモリの連続した領域の先頭アドレスに加
   算したアドレスから前記通信情報の転送データ長までの
   データと、受信データとを比較することによりデータチ
   ェックを可能としたことを特徴とする並列プロセッサ競
   合動作試験方法。
4. 【請求項４】 請求項３記載の並列プロセッサ競合動作
   試験方法において、 予め定められた又は指定された各通信種別の出現頻度か
   ら、総転送パケット数を通信種別毎に割り振り送信数を
   決定する事で全ての通信種別での通信が常に期待した頻
   度で発生する状態での試験を可能とすることを特徴とす
   る並列プロセッサ競合動作試験方法。
5. 【請求項５】 請求項１記載の並列プロセッサ競合動作
   試験方法において、 前記エラ−解析処理は、前記通信トレース処理で待避し
   た全プロセッサのハードウェア状態情報と前記エラーデ
   ータを、タイムアウトエラ−の場合は、システムのスキ
   ャンネット経由で、それ以外の場合は、ネットワ−ク通
   信でマスタプロセッサに収集し、マスタプロセッサで、
   エラ−情報を一括解析して、エラ−要因を解析すること
   を特徴とする並列プロセッサ競合動作試験方法。