JPH05161010A - 画像入力装置 - Google Patents
画像入力装置Info
- Publication number
- JPH05161010A JPH05161010A JP3349114A JP34911491A JPH05161010A JP H05161010 A JPH05161010 A JP H05161010A JP 3349114 A JP3349114 A JP 3349114A JP 34911491 A JP34911491 A JP 34911491A JP H05161010 A JPH05161010 A JP H05161010A
- Authority
- JP
- Japan
- Prior art keywords
- level
- shading
- peak
- pixel
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 シェーディング波形のピーク値と原稿レベル
のピーク値とが異なる画素の場合でも、適正なシェーデ
ィング補正及び地肌濃度補正を可能にする。 【構成】 ピークレベル検出回路１３は、シェーディン
グメモリ６から出力されるシェーディング波形のピーク
値と原稿スキャン時の原稿ピークレベルを検出すると共
に、原稿ピークレベルが得られる画素（Ｘ画素）の番号
を検出する。画素Ｘレベル検出回路１５は、検出された
Ｘ画素の原稿レベルを複数ラインのデータから検出す
る。マイクロコンピュータ１２は、シェーディング波形
におけるＸ画素のレベルと、原稿レベルにおけるＸ画素
のレベルと、シェーディング波形のピーク値とに基づい
て基準レベルを算出する。シェーディング波形はこの基
準レベルによって修正され、イメージセンサ１の出力
は、この修正されたシェーディング波形によって修正さ
れる。
のピーク値とが異なる画素の場合でも、適正なシェーデ
ィング補正及び地肌濃度補正を可能にする。 【構成】 ピークレベル検出回路１３は、シェーディン
グメモリ６から出力されるシェーディング波形のピーク
値と原稿スキャン時の原稿ピークレベルを検出すると共
に、原稿ピークレベルが得られる画素（Ｘ画素）の番号
を検出する。画素Ｘレベル検出回路１５は、検出された
Ｘ画素の原稿レベルを複数ラインのデータから検出す
る。マイクロコンピュータ１２は、シェーディング波形
におけるＸ画素のレベルと、原稿レベルにおけるＸ画素
のレベルと、シェーディング波形のピーク値とに基づい
て基準レベルを算出する。シェーディング波形はこの基
準レベルによって修正され、イメージセンサ１の出力
は、この修正されたシェーディング波形によって修正さ
れる。
Description
【０００１】
【産業上の利用分野】本発明は、イメージスキャナ等の
画像入力装置に関し、特にシェーディング補正機能及び
原稿地肌濃度補正機能を備えた画像入力装置に関する。
画像入力装置に関し、特にシェーディング補正機能及び
原稿地肌濃度補正機能を備えた画像入力装置に関する。
【０００２】
【従来の技術】従来、画像信号を２値化する場合、例え
ば原稿レベルのピーク値を抵抗分割してスレッショルド
レベルを決定したり、原稿レベルのピーク値に基づいて
ＦＥＴのゲインをコントロールすることにより画像信号
のレベルを所定のスレッショルドレベルに合わせること
がなされている。しかし、これらの方式では、イメージ
センサの感度及び光源の出力のバラツキ等に起因したシ
ェーディングの影響を排除することができない。
ば原稿レベルのピーク値を抵抗分割してスレッショルド
レベルを決定したり、原稿レベルのピーク値に基づいて
ＦＥＴのゲインをコントロールすることにより画像信号
のレベルを所定のスレッショルドレベルに合わせること
がなされている。しかし、これらの方式では、イメージ
センサの感度及び光源の出力のバラツキ等に起因したシ
ェーディングの影響を排除することができない。
【０００３】一方、白基準板を読み取った信号（シェー
ディング波形）に基づいて画像信号のシェーディングを
補正することは従来からなされているが、画像信号を２
値化する場合、白基準板の濃度レベルと実際の原稿の地
肌濃度レベルとが相違して最適なスレッショルドレベル
を決定するのが難しい。
ディング波形）に基づいて画像信号のシェーディングを
補正することは従来からなされているが、画像信号を２
値化する場合、白基準板の濃度レベルと実際の原稿の地
肌濃度レベルとが相違して最適なスレッショルドレベル
を決定するのが難しい。
【０００４】そこで、例えば白基準板を読み取って得ら
れたシェーディング波形を、そのピーク値と原稿の先端
部分を読み取って得られた原稿レベルのピーク値とに基
づいて修正すると共に、この修正されたシェーディング
波形によってイメージセンサ出力を補正することによ
り、シェーディング補正と地肌濃度補正とを同時に行う
方式も提案されている（特願平２−３８７５号）。
れたシェーディング波形を、そのピーク値と原稿の先端
部分を読み取って得られた原稿レベルのピーク値とに基
づいて修正すると共に、この修正されたシェーディング
波形によってイメージセンサ出力を補正することによ
り、シェーディング補正と地肌濃度補正とを同時に行う
方式も提案されている（特願平２−３８７５号）。
【０００５】
【発明が解決しようとする課題】上述した従来の画像入
力装置では、図８（ａ）に示すように、原稿サイズが大
型でシェーディング波形ＶＳのピーク値ＶＳＰを得る画
素と、原稿の画像信号Ｖinのピーク値ＶＰを得る画素と
が一致する場合には、２値化に供される出力信号Ｖout
は適切にシェーディング補正及び地肌濃度補正されたも
のとなる。しかしながら、同図（ｂ）に示すように、原
稿サイズが小型である場合には、シェーディング波形Ｖ
Ｓのピーク値ＶＳＰを得る画素と、原稿の画像信号Ｖin
のピーク値ＶＰ′を得る画素とが異なってしまうことが
ある。この場合には、過剰な補正処理によって、出力信
号Ｖout が飽和気味に増幅され、後段の２値化処理に支
障が生じるという問題が発生する。
力装置では、図８（ａ）に示すように、原稿サイズが大
型でシェーディング波形ＶＳのピーク値ＶＳＰを得る画
素と、原稿の画像信号Ｖinのピーク値ＶＰを得る画素と
が一致する場合には、２値化に供される出力信号Ｖout
は適切にシェーディング補正及び地肌濃度補正されたも
のとなる。しかしながら、同図（ｂ）に示すように、原
稿サイズが小型である場合には、シェーディング波形Ｖ
Ｓのピーク値ＶＳＰを得る画素と、原稿の画像信号Ｖin
のピーク値ＶＰ′を得る画素とが異なってしまうことが
ある。この場合には、過剰な補正処理によって、出力信
号Ｖout が飽和気味に増幅され、後段の２値化処理に支
障が生じるという問題が発生する。
【０００６】本発明はかかる問題点に鑑みてなされたも
ので、シェーディング波形のピーク値が得られる画素
と、原稿レベルのピーク値が得られる画素とが異なる場
合でも、適正なシェーディング補正及び地肌濃度補正を
行うことが可能な画像入力装置を提供することを目的と
する。
ので、シェーディング波形のピーク値が得られる画素
と、原稿レベルのピーク値が得られる画素とが異なる場
合でも、適正なシェーディング補正及び地肌濃度補正を
行うことが可能な画像入力装置を提供することを目的と
する。
【０００７】
【課題を解決するための手段】本発明に係る画像入力装
置は、シェーディング波形を得るためのシェーディング
原稿及び読取り対象の原稿を夫々読み取る画像入力手段
と、この画像入力手段によって読み取られたシェーディ
ング波形を保持するシェーディング波形記憶手段と、前
記シェーディング波形のピーク値を検出する第１のピー
ク検出手段と、前記読取り対照の原稿のレベルのピーク
値を検出する第２のピーク検出手段と、この第２のピー
ク検出手段でピーク値が検出された画素の番号を検出す
るピーク画素番号検出手段と、前記シェーディング波形
のうち前記検出された番号の画素のレベルを検出する手
段と、前記シェーディング波形におけるピーク値及び前
記検出された番号の画素のレベルと前記原稿のピーク値
とに基づいて前記シェーディング波形を修正し、この修
正されたシェーディング波形で前記画像入力手段で読み
取られた前記読取り対象の原稿の画像信号を修正する画
像信号修正手段とを具備したことを特徴とする。
置は、シェーディング波形を得るためのシェーディング
原稿及び読取り対象の原稿を夫々読み取る画像入力手段
と、この画像入力手段によって読み取られたシェーディ
ング波形を保持するシェーディング波形記憶手段と、前
記シェーディング波形のピーク値を検出する第１のピー
ク検出手段と、前記読取り対照の原稿のレベルのピーク
値を検出する第２のピーク検出手段と、この第２のピー
ク検出手段でピーク値が検出された画素の番号を検出す
るピーク画素番号検出手段と、前記シェーディング波形
のうち前記検出された番号の画素のレベルを検出する手
段と、前記シェーディング波形におけるピーク値及び前
記検出された番号の画素のレベルと前記原稿のピーク値
とに基づいて前記シェーディング波形を修正し、この修
正されたシェーディング波形で前記画像入力手段で読み
取られた前記読取り対象の原稿の画像信号を修正する画
像信号修正手段とを具備したことを特徴とする。
【０００８】
【作用】本発明によれば、原稿のレベルのピーク値と、
そのピーク値が得られる画素の番号とを検出し、シェー
ディング波形におけるその番号の画素のレベルと、実際
の原稿レベル波形におけるその番号の画素のレベルと、
シェーディング波形のピーク値とに基づいてシェーディ
ング波形を修正するようにしているので、従来のよう
に、過剰な補正をすることがない。このため、本発明に
よれば、どのようなサイズの原稿であっても常に適性な
シェーディング補正及び地肌濃度補正を行うことができ
る。また、本発明によれば、シェーディング波形レベル
と原稿レベルとの相対的なレベル比較を行うための画素
として、原稿レベルのピーク値が得られる画素を使用し
ているので、地肌濃度補正の基準レベルを算出する際の
演算精度を高めることができ、正確な補正処理を行うこ
とができる。
そのピーク値が得られる画素の番号とを検出し、シェー
ディング波形におけるその番号の画素のレベルと、実際
の原稿レベル波形におけるその番号の画素のレベルと、
シェーディング波形のピーク値とに基づいてシェーディ
ング波形を修正するようにしているので、従来のよう
に、過剰な補正をすることがない。このため、本発明に
よれば、どのようなサイズの原稿であっても常に適性な
シェーディング補正及び地肌濃度補正を行うことができ
る。また、本発明によれば、シェーディング波形レベル
と原稿レベルとの相対的なレベル比較を行うための画素
として、原稿レベルのピーク値が得られる画素を使用し
ているので、地肌濃度補正の基準レベルを算出する際の
演算精度を高めることができ、正確な補正処理を行うこ
とができる。
【０００９】
【実施例】以下、添付の図面を参照して本発明の実施例
について説明する。図１は、本発明の実施例に係る画像
入力装置のシェーディング補正処理回路及び地肌濃度補
正処理回路の部分を示すブロック図である。
について説明する。図１は、本発明の実施例に係る画像
入力装置のシェーディング補正処理回路及び地肌濃度補
正処理回路の部分を示すブロック図である。
【００１０】イメージセンサ１は、例えばＡ０〜Ａ４サ
イズの原稿を読取り可能なラインイメージセンサで、白
基準板等のシェーディング原稿及び読取り対象の原稿を
読み取って画像信号Ｖinを出力する。この画像信号Ｖin
は、バッファ２、ゲイン調整された反転増幅器３及び反
転増幅器４を介してＡ／Ｄ変換器５の入力端子に入力さ
れている。Ａ／Ｄ変換器５は、シェーディング原稿の読
取り時は シェーディング波形ＶＳをＡ／Ｄ変換し、読
取り対象の原稿の読取り時は画像信号ＶinをＡ／Ｄ変換
する。このＡ／Ｄ変換器５の出力は、シェーディングメ
モリ６に供給されている。シェーディングメモリ６は、
シェーディング波形ＶＳを保持する。シェーディングメ
モリ６の記憶内容は、バックアップメモリ７にバックア
ップされる。シェーディングメモリ６の出力は、Ｄ／Ａ
変換器８及びＩ／Ｖ変換器９を介して切替スイッチ１０
のｂ端子に供給されている。切替スイッチ１０のａ端子
には、後述するマイクロコンピュータ１２から与えられ
る電圧値が供給されている。切替スイッチ１０は、ａ，
ｂ端子に夫々供給される電圧値を切り替え、バッファ１
１を介してＡ／Ｄ変換器５の基準電圧端子ref に基準電
圧を供給する。
イズの原稿を読取り可能なラインイメージセンサで、白
基準板等のシェーディング原稿及び読取り対象の原稿を
読み取って画像信号Ｖinを出力する。この画像信号Ｖin
は、バッファ２、ゲイン調整された反転増幅器３及び反
転増幅器４を介してＡ／Ｄ変換器５の入力端子に入力さ
れている。Ａ／Ｄ変換器５は、シェーディング原稿の読
取り時は シェーディング波形ＶＳをＡ／Ｄ変換し、読
取り対象の原稿の読取り時は画像信号ＶinをＡ／Ｄ変換
する。このＡ／Ｄ変換器５の出力は、シェーディングメ
モリ６に供給されている。シェーディングメモリ６は、
シェーディング波形ＶＳを保持する。シェーディングメ
モリ６の記憶内容は、バックアップメモリ７にバックア
ップされる。シェーディングメモリ６の出力は、Ｄ／Ａ
変換器８及びＩ／Ｖ変換器９を介して切替スイッチ１０
のｂ端子に供給されている。切替スイッチ１０のａ端子
には、後述するマイクロコンピュータ１２から与えられ
る電圧値が供給されている。切替スイッチ１０は、ａ，
ｂ端子に夫々供給される電圧値を切り替え、バッファ１
１を介してＡ／Ｄ変換器５の基準電圧端子ref に基準電
圧を供給する。
【００１１】一方、シェーディングメモリ６の出力は、
切替スイッチ１９のｂ端子を介してピークレベル検出回
路１３にも供給されている。また、このピークレベル検
出回路１３には、Ａ／Ｄ変換器５の出力も切替スイッチ
１９のａ端子を介して供給されるようになっている。ピ
ークレベル検出回路１３は、シェーディング波形ＶＳ及
び原稿レベルのピーク値を検出すると共に、原稿レベル
のピーク値が得られる画素（以下、Ｘ画素と呼ぶ）の番
号を検出する。検出されたピーク値及びＸ画素の番号
は、ＣＰＵバス１４を介してマイクロコンピュータ１２
に取り込まれるようになっている。また、Ａ／Ｄ変換器
５の出力は、画素Ｘレベル検出回路１５にも供給されて
いる。画素Ｘレベル検出回路１５は、ピークレベル検出
回路１３で検出されたＸ画素の画像信号Ｖin波形におけ
るレベルを検出する。検出されたＸ画素のレベルについ
ても、ＣＰＵバス１４を介してマイクロコンピュータ１
２に取り込まれるようになっている。また、マイクロコ
ンピュータ１２は、切替スイッチ１０，１９の切替信号
Ｃ１，Ｃ２及びラッチ回路１６のリード／ライト信号Ｒ
／Ｗ等の種々の制御信号を出力すると共に、ＣＰＵバス
１４を介して供給された種々のデータを加工して、ＣＰ
Ｕバス１４に供給する。マイクロコンピュータ１２から
出力される種々の値は、ＣＰＵバス１４を介してラッチ
回路１６にラッチされ、Ｄ／Ａ変換器１７でＤ／Ａ変換
された後、バッファ１８を介してＤ／Ａ変換器８の基準
電圧端子ref 及び切替スイッチ１０のａ端子に供給され
ている。
切替スイッチ１９のｂ端子を介してピークレベル検出回
路１３にも供給されている。また、このピークレベル検
出回路１３には、Ａ／Ｄ変換器５の出力も切替スイッチ
１９のａ端子を介して供給されるようになっている。ピ
ークレベル検出回路１３は、シェーディング波形ＶＳ及
び原稿レベルのピーク値を検出すると共に、原稿レベル
のピーク値が得られる画素（以下、Ｘ画素と呼ぶ）の番
号を検出する。検出されたピーク値及びＸ画素の番号
は、ＣＰＵバス１４を介してマイクロコンピュータ１２
に取り込まれるようになっている。また、Ａ／Ｄ変換器
５の出力は、画素Ｘレベル検出回路１５にも供給されて
いる。画素Ｘレベル検出回路１５は、ピークレベル検出
回路１３で検出されたＸ画素の画像信号Ｖin波形におけ
るレベルを検出する。検出されたＸ画素のレベルについ
ても、ＣＰＵバス１４を介してマイクロコンピュータ１
２に取り込まれるようになっている。また、マイクロコ
ンピュータ１２は、切替スイッチ１０，１９の切替信号
Ｃ１，Ｃ２及びラッチ回路１６のリード／ライト信号Ｒ
／Ｗ等の種々の制御信号を出力すると共に、ＣＰＵバス
１４を介して供給された種々のデータを加工して、ＣＰ
Ｕバス１４に供給する。マイクロコンピュータ１２から
出力される種々の値は、ＣＰＵバス１４を介してラッチ
回路１６にラッチされ、Ｄ／Ａ変換器１７でＤ／Ａ変換
された後、バッファ１８を介してＤ／Ａ変換器８の基準
電圧端子ref 及び切替スイッチ１０のａ端子に供給され
ている。
【００１２】図２はピークレベル検出回路１３の更に詳
細なブロック図である。シェーディングメモリ６から出
力されるシェーディング波形ＶＳ又はＡ／Ｄ変換器５か
ら出力される画像信号Ｖinは、Ｄ型フリップフロップ
（以下、Ｄ−ＦＦと呼ぶ）２１，２２の一方にラッチさ
れる。Ｄ−ＦＦ２１，２２の他方には、現在までのピー
ク値が保持される。Ｄ−ＦＦ２１，２２の出力は、比較
回路２３でその大小関係を比較される。比較結果Ｐ＜Ｑ
は、タイミング発生回路２４に供給されている。また、
Ｄ−ＦＦ２１，２２の出力は、それぞれゲート回路２
５，２６にも供給され、ここでゲートを介してＤ−ＦＦ
２７にラッチされるようになっている。
細なブロック図である。シェーディングメモリ６から出
力されるシェーディング波形ＶＳ又はＡ／Ｄ変換器５か
ら出力される画像信号Ｖinは、Ｄ型フリップフロップ
（以下、Ｄ−ＦＦと呼ぶ）２１，２２の一方にラッチさ
れる。Ｄ−ＦＦ２１，２２の他方には、現在までのピー
ク値が保持される。Ｄ−ＦＦ２１，２２の出力は、比較
回路２３でその大小関係を比較される。比較結果Ｐ＜Ｑ
は、タイミング発生回路２４に供給されている。また、
Ｄ−ＦＦ２１，２２の出力は、それぞれゲート回路２
５，２６にも供給され、ここでゲートを介してＤ−ＦＦ
２７にラッチされるようになっている。
【００１３】タイミング発生回路２４は、シェーディン
グイネーブル信号ＳＥ、ラインクロック信号ＬＣＫ、基
準クロック信号ＣＫ及び比較回路２３の出力Ｐ＜Ｑに基
づいて、以下の各制御信号を出力する。すなわち、制御
信号ＣＰ１，ＣＱ１は、比較出力Ｐ＜Ｑの結果に応じ
て、Ｄ−ＦＦ２１，２２のうちのどちらのデータを残
し、どちらに新たなデータを入力するかの選択を行う制
御信号である。ラッチ信号ＬＥ１は、Ｄ−ＦＦ２１，２
２へデータをラッチするタイミングを与える。制御信号
ＥＰ１，ＥＱ１は、上記制御信号ＣＰ１，ＣＱ１に同期
してＤ−ＦＦ２１，２２のうち大きいほうの出力をＤ−
ＦＦ２７に供給する。また、ラッチ信号ＬＡ１は、ライ
ンクロック信号に同期して１ラインの処理が終了した後
に最終的にゲート２５又は２６から供給されているデー
タをＤ−ＦＦ２７にラッチするための信号である。
グイネーブル信号ＳＥ、ラインクロック信号ＬＣＫ、基
準クロック信号ＣＫ及び比較回路２３の出力Ｐ＜Ｑに基
づいて、以下の各制御信号を出力する。すなわち、制御
信号ＣＰ１，ＣＱ１は、比較出力Ｐ＜Ｑの結果に応じ
て、Ｄ−ＦＦ２１，２２のうちのどちらのデータを残
し、どちらに新たなデータを入力するかの選択を行う制
御信号である。ラッチ信号ＬＥ１は、Ｄ−ＦＦ２１，２
２へデータをラッチするタイミングを与える。制御信号
ＥＰ１，ＥＱ１は、上記制御信号ＣＰ１，ＣＱ１に同期
してＤ−ＦＦ２１，２２のうち大きいほうの出力をＤ−
ＦＦ２７に供給する。また、ラッチ信号ＬＡ１は、ライ
ンクロック信号に同期して１ラインの処理が終了した後
に最終的にゲート２５又は２６から供給されているデー
タをＤ−ＦＦ２７にラッチするための信号である。
【００１４】制御信号ＣＰ１，ＣＱ１は、ＯＲゲート２
８を介してカウンタ２９のクロック信号として供給され
ている。カウンタ２９は、ラインクロック信号ＣＬＫに
よってリセットされ、現在処理中の画素の番号を計数動
作によって生成する。カウンタ２９の出力はＤ−ＦＦ３
０にラッチされるようになっている。このラッチのタイ
ミングは、比較回路２３の出力Ｐ＜Ｑの立ち上がり及び
立下りのエッジを検出するエッジ検出回路３１の出力に
よって与えられる。Ｄ−ＦＦ３０には、原稿レベルのピ
ーク値が検出された画素の番号がラッチされるようにな
っている。Ｄ−ＦＦ２７に保持されたシェーディングピ
ーク値ＶＳＰと、Ｄ−ＦＦ３０に保持された原稿ピーク
値が得られる画素の番号とは、マイクロコンピュータ１
２から与えられる出力イネーブル信号ＯＥ１に従ってＣ
ＰＵバス１４に出力され、マイクロコンピュータ１２に
取り込まれる。
８を介してカウンタ２９のクロック信号として供給され
ている。カウンタ２９は、ラインクロック信号ＣＬＫに
よってリセットされ、現在処理中の画素の番号を計数動
作によって生成する。カウンタ２９の出力はＤ−ＦＦ３
０にラッチされるようになっている。このラッチのタイ
ミングは、比較回路２３の出力Ｐ＜Ｑの立ち上がり及び
立下りのエッジを検出するエッジ検出回路３１の出力に
よって与えられる。Ｄ−ＦＦ３０には、原稿レベルのピ
ーク値が検出された画素の番号がラッチされるようにな
っている。Ｄ−ＦＦ２７に保持されたシェーディングピ
ーク値ＶＳＰと、Ｄ−ＦＦ３０に保持された原稿ピーク
値が得られる画素の番号とは、マイクロコンピュータ１
２から与えられる出力イネーブル信号ＯＥ１に従ってＣ
ＰＵバス１４に出力され、マイクロコンピュータ１２に
取り込まれる。
【００１５】図３は、Ｘ画素レベル検出回路１５の更に
詳細なブロック図である。回路構成は、図２のピークレ
ベル検出回路１３とほぼ同一であるが、この回路では、
Ｘ画素の複数ラインにおけるピーク値を検出するように
なっている。すなわち、Ａ／Ｄ変換器５の出力Ｖinは、
Ｄ−ＦＦ４１，４２のいずれか一方に入力される。タイ
ミング発生回路４４には、予めマイクロコンピュータ１
２からＸ画素を特定するアドレスＡＤＲＳが与えられて
いる。タイミング発生回路４４は、基準クロックＣＫを
カウントする内部のアドレスカウンタ値と上記アドレス
ＡＤＲＳとが一致したときに、ラッチ信号ＬＥ２を出力
する。Ｄ−ＦＦ４１，４２のいずれにラッチするかは、
制御信号ＣＰ２，ＣＱ２によって指示され、その指示内
容は比較回路４３の比較出力Ｐ＜Ｑによって決定され
る。200 〜300 ラインのＸ画素のうちのピーク値がＤ−
ＦＦ４７に最終的に保持されるようになっている。
詳細なブロック図である。回路構成は、図２のピークレ
ベル検出回路１３とほぼ同一であるが、この回路では、
Ｘ画素の複数ラインにおけるピーク値を検出するように
なっている。すなわち、Ａ／Ｄ変換器５の出力Ｖinは、
Ｄ−ＦＦ４１，４２のいずれか一方に入力される。タイ
ミング発生回路４４には、予めマイクロコンピュータ１
２からＸ画素を特定するアドレスＡＤＲＳが与えられて
いる。タイミング発生回路４４は、基準クロックＣＫを
カウントする内部のアドレスカウンタ値と上記アドレス
ＡＤＲＳとが一致したときに、ラッチ信号ＬＥ２を出力
する。Ｄ−ＦＦ４１，４２のいずれにラッチするかは、
制御信号ＣＰ２，ＣＱ２によって指示され、その指示内
容は比較回路４３の比較出力Ｐ＜Ｑによって決定され
る。200 〜300 ラインのＸ画素のうちのピーク値がＤ−
ＦＦ４７に最終的に保持されるようになっている。
【００１６】次に、このように構成された本実施例に係
る画像入力装置の動作について説明する。処理は、シェ
ーディング補正処理と地肌濃度補正処理の順に実行され
る。図４は、シェーディング補正処理を示すフローチャ
ートである。オペレータが図示しないパネルの操作によ
ってシェーディングモードを指定すると、マイクロコン
ピュータ１２は、切替スイッチ１０をａ端子側、切替ス
イッチ１９をｂ端子側にそれぞれセットする（Ｓ１）。
マイクロコンピュータ１２は、ラッチ回路１６にシェー
ディング原稿のピークレベルに相当する基準レベルＶＲ
Ｓをセットする。この基準レベルＶＲＳは、経験値から
求められた値でもよいし、シェーディング原稿のプリス
キャンによって求められたシェーディングピーク値でも
よい。基準レベルＶＲＳは、スイッチ１０を介してＡ／
Ｄ変換器５の基準電圧端子ref に供給される（Ｓ２）。
る画像入力装置の動作について説明する。処理は、シェ
ーディング補正処理と地肌濃度補正処理の順に実行され
る。図４は、シェーディング補正処理を示すフローチャ
ートである。オペレータが図示しないパネルの操作によ
ってシェーディングモードを指定すると、マイクロコン
ピュータ１２は、切替スイッチ１０をａ端子側、切替ス
イッチ１９をｂ端子側にそれぞれセットする（Ｓ１）。
マイクロコンピュータ１２は、ラッチ回路１６にシェー
ディング原稿のピークレベルに相当する基準レベルＶＲ
Ｓをセットする。この基準レベルＶＲＳは、経験値から
求められた値でもよいし、シェーディング原稿のプリス
キャンによって求められたシェーディングピーク値でも
よい。基準レベルＶＲＳは、スイッチ１０を介してＡ／
Ｄ変換器５の基準電圧端子ref に供給される（Ｓ２）。
【００１７】次に、オペレータがシェーディング原稿の
読取りをスタートさせると（Ｓ３）、シェーディング原
稿の読取りが開始される（Ｓ４）。Ａ／Ｄ変換器５の基
準電圧端子ref にはシェーディング波形のピークレベル
に相当する基準レベルＶＲＳが与えられているので、Ａ
／Ｄ変換器５の出力は理想的には、そのピーク値がフル
レンジとなるダイナミックレンジが確保された最大振幅
のシェーディング波形ＶＳとなる。このシェーディング
波形ＶＳは、シェーディングメモリ６に記憶される。ま
た、シェーディング波形ＶＳのピーク値ＶＳＰは、ピー
クレベル検出回路１３で検出される（Ｓ５）。
読取りをスタートさせると（Ｓ３）、シェーディング原
稿の読取りが開始される（Ｓ４）。Ａ／Ｄ変換器５の基
準電圧端子ref にはシェーディング波形のピークレベル
に相当する基準レベルＶＲＳが与えられているので、Ａ
／Ｄ変換器５の出力は理想的には、そのピーク値がフル
レンジとなるダイナミックレンジが確保された最大振幅
のシェーディング波形ＶＳとなる。このシェーディング
波形ＶＳは、シェーディングメモリ６に記憶される。ま
た、シェーディング波形ＶＳのピーク値ＶＳＰは、ピー
クレベル検出回路１３で検出される（Ｓ５）。
【００１８】続いて、実際に読取り対象となる原稿の読
み取りと地肌濃度補正とが行われる。この処理のフロー
チャートを図５に示す。原稿の実際のスキャンの際に
は、マイクロコンピュータ１２は、先ず、切替スイッチ
１９をａ端子側に切り替える（Ｓ１１）、次に、原稿の
先端部分を１ライン分だけスキャンし、原稿ピーク値が
得られるＸ画素の番号を検出する（Ｓ１２）。すなわ
ち、図２のピークレベル検出回路１３における比較回路
２３からは、図６に示すように、最大値が入れ替わる度
に反転する出力信号Ｐ＜Ｑが出力されるので、エッジ検
出回路３１でその出力信号Ｐ＜Ｑのエッジを検出する。
そして、この検出タイミングでカウンタ２９の出力をＤ
−ＦＦ３０にラッチするようにしている。このため、Ｄ
−ＦＦ３０には、１ラインの処理が終了した時点で、そ
のラインのピーク値が得られたＸ画素のアドレスＡＤＲ
Ｓが格納されていることになる。
み取りと地肌濃度補正とが行われる。この処理のフロー
チャートを図５に示す。原稿の実際のスキャンの際に
は、マイクロコンピュータ１２は、先ず、切替スイッチ
１９をａ端子側に切り替える（Ｓ１１）、次に、原稿の
先端部分を１ライン分だけスキャンし、原稿ピーク値が
得られるＸ画素の番号を検出する（Ｓ１２）。すなわ
ち、図２のピークレベル検出回路１３における比較回路
２３からは、図６に示すように、最大値が入れ替わる度
に反転する出力信号Ｐ＜Ｑが出力されるので、エッジ検
出回路３１でその出力信号Ｐ＜Ｑのエッジを検出する。
そして、この検出タイミングでカウンタ２９の出力をＤ
−ＦＦ３０にラッチするようにしている。このため、Ｄ
−ＦＦ３０には、１ラインの処理が終了した時点で、そ
のラインのピーク値が得られたＸ画素のアドレスＡＤＲ
Ｓが格納されていることになる。
【００１９】このとき、Ｘ画素のレベルが求まっている
ので、このＸ画素のレベルを以後の処理に使用してもよ
いが、ここでは、濃度補正の精度をより高めるため、Ｘ
画素のアドレスが検出されたら、再度、画素Ｘレベル検
出回路１５が、原稿の先端部分の200 〜300 ラインの画
像信号からＸ画素の副走査方向のピーク値を検出する
（Ｓ１３）。一方、マイクロコンピュータ１２は、シェ
ーディングメモリ６からＸ画素のアドレスのデータを読
み出す（Ｓ１４）。そして、マイクロコンピュータ１２
は、これらシェーディング波形のピーク値ＶＳＰ及びＸ
画素レベルＶＳＸと、実際の原稿のＸ画素レベルＶＸと
から、原稿地肌濃度の基準レベルＶＲＲを数１のように
算出する（Ｓ１５）。
ので、このＸ画素のレベルを以後の処理に使用してもよ
いが、ここでは、濃度補正の精度をより高めるため、Ｘ
画素のアドレスが検出されたら、再度、画素Ｘレベル検
出回路１５が、原稿の先端部分の200 〜300 ラインの画
像信号からＸ画素の副走査方向のピーク値を検出する
（Ｓ１３）。一方、マイクロコンピュータ１２は、シェ
ーディングメモリ６からＸ画素のアドレスのデータを読
み出す（Ｓ１４）。そして、マイクロコンピュータ１２
は、これらシェーディング波形のピーク値ＶＳＰ及びＸ
画素レベルＶＳＸと、実際の原稿のＸ画素レベルＶＸと
から、原稿地肌濃度の基準レベルＶＲＲを数１のように
算出する（Ｓ１５）。
【００２０】
【数１】ＶＲＲ＝ＶＰＳ・ＶＸ／ＶＸＳ
【００２１】ここで、ＶＸは、原稿レベルのピーク値で
あるため、演算処理における有効桁数を高めることがで
きる。このため、正確な基準レベルＶＲＲを算出するこ
とができる。得られた基準レベルＶＲＲは、ラッチ回路
１６にセットされ、Ｄ／Ａ変換回路１７でＤ／Ａ変換さ
れたのち、バッファ１８を介してＤ／Ａ変換器８の基準
電圧端子ref に供給される（Ｓ１６）。続いてマイクロ
コンピュータ１２は、切替スイッチ１０を端子ｂ側に切
り替え（Ｓ１７）、原稿の読取りを開始する（Ｓ１
８）。
あるため、演算処理における有効桁数を高めることがで
きる。このため、正確な基準レベルＶＲＲを算出するこ
とができる。得られた基準レベルＶＲＲは、ラッチ回路
１６にセットされ、Ｄ／Ａ変換回路１７でＤ／Ａ変換さ
れたのち、バッファ１８を介してＤ／Ａ変換器８の基準
電圧端子ref に供給される（Ｓ１６）。続いてマイクロ
コンピュータ１２は、切替スイッチ１０を端子ｂ側に切
り替え（Ｓ１７）、原稿の読取りを開始する（Ｓ１
８）。
【００２２】この結果、図７に示すように、原稿の地肌
濃度レベルに合わせてゲイン調整されたシェーディング
波形（ＶＲＲをフルレンジとするシェーディング波形）
ＶＳがＤ／Ａ変換器８から出力され、これがフィードバ
ックループを介してＡ／Ｄ変換器５の基準電圧端子ref
に供給される。従って、Ａ／Ｄ変換器５から出力される
原稿の読取り出力信号Ｖout は、図７に示すように、シ
ェーディングが補正され、且つピーク値がフルレンジと
なるダイナミックレンジが確保された最大振幅の信号と
なる。
濃度レベルに合わせてゲイン調整されたシェーディング
波形（ＶＲＲをフルレンジとするシェーディング波形）
ＶＳがＤ／Ａ変換器８から出力され、これがフィードバ
ックループを介してＡ／Ｄ変換器５の基準電圧端子ref
に供給される。従って、Ａ／Ｄ変換器５から出力される
原稿の読取り出力信号Ｖout は、図７に示すように、シ
ェーディングが補正され、且つピーク値がフルレンジと
なるダイナミックレンジが確保された最大振幅の信号と
なる。
【００２３】このように、本実施例の画像入力装置によ
れば、シェーディングピーク値と、原稿レベルピーク値
とが異なる画素であっても、Ｘ画素のシェーディングレ
ベル及び原稿レベルと、シェーディングのピーク値とか
ら常に良好なシェーディング補正及び地肌濃度補正を行
うことができる。
れば、シェーディングピーク値と、原稿レベルピーク値
とが異なる画素であっても、Ｘ画素のシェーディングレ
ベル及び原稿レベルと、シェーディングのピーク値とか
ら常に良好なシェーディング補正及び地肌濃度補正を行
うことができる。
【００２４】
【発明の効果】以上述べたように、本発明によれば、実
際の原稿レベル波形のピーク値が得られる画素のレベル
と、シェーディング波形における上記画素のレベルと、
シェーディング波形のピーク値とに基づいてシェーディ
ング波形を修正するようにしているので、シェーディン
グ波形のピーク値が得られる画素と、原稿レベルのピー
ク値が得られる画素とが異なる場合でも、常に適正なシ
ェーディング補正及び地肌濃度補正を行うことが可能で
あるという効果を奏する。また、本発明によれば、シェ
ーディング波形レベルと原稿レベルとの相対的なレベル
比較を行うための画素として、原稿レベルのピーク値が
得られる画素を使用しているので、地肌濃度補正の基準
レベルを算出する際の演算精度を高めることができ、正
確な補正処理を行うことができる。
際の原稿レベル波形のピーク値が得られる画素のレベル
と、シェーディング波形における上記画素のレベルと、
シェーディング波形のピーク値とに基づいてシェーディ
ング波形を修正するようにしているので、シェーディン
グ波形のピーク値が得られる画素と、原稿レベルのピー
ク値が得られる画素とが異なる場合でも、常に適正なシ
ェーディング補正及び地肌濃度補正を行うことが可能で
あるという効果を奏する。また、本発明によれば、シェ
ーディング波形レベルと原稿レベルとの相対的なレベル
比較を行うための画素として、原稿レベルのピーク値が
得られる画素を使用しているので、地肌濃度補正の基準
レベルを算出する際の演算精度を高めることができ、正
確な補正処理を行うことができる。
【図１】 本発明の実施例に係る画像入力装置の要部構
成を示すブロック図である。
成を示すブロック図である。
【図２】 同装置におけるピークレベル検出回路の詳細
ブロック図である。
ブロック図である。
【図３】 同装置における画素Ｘレベル検出回路の詳細
ブロック図である。
ブロック図である。
【図４】 同装置におけるシェーディング補正処理を示
すフローチャートである。
すフローチャートである。
【図５】 同装置における地肌濃度補正処理及び原稿読
取り処理を示すフローチャートである。
取り処理を示すフローチャートである。
【図６】 同装置におけるＸ画素番号の検出方法を説明
するための波形図である。
するための波形図である。
【図７】 同装置の作用を説明するための波形図であ
る。
る。
【図８】 従来の問題点を説明するための波形図であ
る。
る。
１…イメージセンサ、２，１１，１８…バッファ、３，
４…反転増幅器、５…Ａ／Ｄ変換器、６…シェーディン
グメモリ、７…バックアップメモリ、８，１７…Ｄ／Ａ
変換器、９…Ｉ／Ｖ変換器、１０，１９…切替スイッ
チ、１２…マイクロコンピュータ、１３…ピークレベル
検出回路、１４…ＣＰＵバス、１５…画素Ｘレベル検出
回路、１６…ラッチ回路、２１，２２，２７，，３０，
４１，４２，４７…Ｄ型フリップフロップ、２３，４３
…比較回路、２４，４４…タイミング発生回路、２５，
２６，４５，４６…ゲート回路、２８…ＯＲゲート、２
９…カウンタ、３１…エッジ検出回路。
４…反転増幅器、５…Ａ／Ｄ変換器、６…シェーディン
グメモリ、７…バックアップメモリ、８，１７…Ｄ／Ａ
変換器、９…Ｉ／Ｖ変換器、１０，１９…切替スイッ
チ、１２…マイクロコンピュータ、１３…ピークレベル
検出回路、１４…ＣＰＵバス、１５…画素Ｘレベル検出
回路、１６…ラッチ回路、２１，２２，２７，，３０，
４１，４２，４７…Ｄ型フリップフロップ、２３，４３
…比較回路、２４，４４…タイミング発生回路、２５，
２６，４５，４６…ゲート回路、２８…ＯＲゲート、２
９…カウンタ、３１…エッジ検出回路。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年４月２１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】イメージセンサ１は、例えばＡ０〜Ａ４サ
イズの原稿を読取り可能なラインイメージセンサで、白
基準板等のシェーディング原稿及び読取り対象の原稿を
読み取って画像信号Ｖinを出力する。この画像信号Ｖin
は、バッファ２及びゲイン調整された非反転増幅器３を
介してＡ／Ｄ変換器５の入力端子に入力されている。Ａ
／Ｄ変換器５は、シェーディング原稿の読取り時は、シ
ェーディング波形ＶＳをＡ／Ｄ変換し、読取り対象の原
稿の読取り時は画像信号ＶinをＡ／Ｄ変換する。このＡ
／Ｄ変換器５の出力は、シェーディングメモリ６に供給
されている。シェーディングメモリ６は、シェーディン
グ波形ＶＳを保持する。シェーディングメモリ６の記憶
内容は、バックアップメモリ７にバックアップされる。
シェーディングメモリ６の出力は、Ｄ／Ａ変換器８及び
Ｉ／Ｖ変換器９を介して切替スイッチ１０のｂ端子に供
給されている。切替スイッチ１０のａ端子には、後述す
るマイクロコンピュータ１２から与えられる電圧値が供
給されている。切替スイッチ１０は、ａ，ｂ端子に夫々
供給される電圧値を切り替え、バッファ１１を介してＡ
／Ｄ変換器５の基準電圧端子ref に基準電圧を供給す
る。
イズの原稿を読取り可能なラインイメージセンサで、白
基準板等のシェーディング原稿及び読取り対象の原稿を
読み取って画像信号Ｖinを出力する。この画像信号Ｖin
は、バッファ２及びゲイン調整された非反転増幅器３を
介してＡ／Ｄ変換器５の入力端子に入力されている。Ａ
／Ｄ変換器５は、シェーディング原稿の読取り時は、シ
ェーディング波形ＶＳをＡ／Ｄ変換し、読取り対象の原
稿の読取り時は画像信号ＶinをＡ／Ｄ変換する。このＡ
／Ｄ変換器５の出力は、シェーディングメモリ６に供給
されている。シェーディングメモリ６は、シェーディン
グ波形ＶＳを保持する。シェーディングメモリ６の記憶
内容は、バックアップメモリ７にバックアップされる。
シェーディングメモリ６の出力は、Ｄ／Ａ変換器８及び
Ｉ／Ｖ変換器９を介して切替スイッチ１０のｂ端子に供
給されている。切替スイッチ１０のａ端子には、後述す
るマイクロコンピュータ１２から与えられる電圧値が供
給されている。切替スイッチ１０は、ａ，ｂ端子に夫々
供給される電圧値を切り替え、バッファ１１を介してＡ
／Ｄ変換器５の基準電圧端子ref に基準電圧を供給す
る。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】一方、シェーディングメモリ６の出力は、
切替スイッチ１９のｂ端子を介してピークレベル検出回
路１３にも供給されている。また、このピークレベル検
出回路１３には、Ａ／Ｄ変換器５の出力も切替スイッチ
１９のａ端子を介して供給されるようになっている。ピ
ークレベル検出回路１３は、シェーディング波形ＶＳ及
び原稿レベルのピーク値を検出すると共に、原稿レベル
のピーク値が得られる画素（以下、Ｘ画素と呼ぶ）の番
号を検出する。検出されたピーク値及びＸ画素の番号
は、ＣＰＵバス１４を介してマイクロコンピュータ１２
に取り込まれるようになっている。また、Ａ／Ｄ変換器
５の出力は、画素Ｘレベル検出回路１５にも供給されて
いる。画素Ｘレベル検出回路１５は、ピークレベル検出
回路１３で検出されたＸ画素の画像信号Ｖin波形におけ
るレベルを検出する。検出されたＸ画素のレベルについ
ても、ＣＰＵバス１４を介してマイクロコンピュータ１
２に取り込まれるようになっている。また、マイクロコ
ンピュータ１２は、切替スイッチ１０，１９の切替信号
Ｃ１，Ｃ２及びＤ／Ａ変換器１７のリード／ライト信号
Ｒ／Ｗ等の種々の制御信号を出力すると共に、ＣＰＵバ
ス１４を介して供給された種々のデータを加工して、Ｃ
ＰＵバス１４に供給する。マイクロコンピュータ１２か
ら出力される種々の値は、ＣＰＵバス１４を介してＤ／
Ａ変換器１７に入力され、ここでＤ／Ａ変換された後、
バッファ１８を介してシェーディング原稿読取時はスイ
ッチ１０のａ端子に、また読取対象の原稿読取時はＤ／
Ａ変換器８の基準電圧端子ref にそれぞれ適切な値で供
給される。
切替スイッチ１９のｂ端子を介してピークレベル検出回
路１３にも供給されている。また、このピークレベル検
出回路１３には、Ａ／Ｄ変換器５の出力も切替スイッチ
１９のａ端子を介して供給されるようになっている。ピ
ークレベル検出回路１３は、シェーディング波形ＶＳ及
び原稿レベルのピーク値を検出すると共に、原稿レベル
のピーク値が得られる画素（以下、Ｘ画素と呼ぶ）の番
号を検出する。検出されたピーク値及びＸ画素の番号
は、ＣＰＵバス１４を介してマイクロコンピュータ１２
に取り込まれるようになっている。また、Ａ／Ｄ変換器
５の出力は、画素Ｘレベル検出回路１５にも供給されて
いる。画素Ｘレベル検出回路１５は、ピークレベル検出
回路１３で検出されたＸ画素の画像信号Ｖin波形におけ
るレベルを検出する。検出されたＸ画素のレベルについ
ても、ＣＰＵバス１４を介してマイクロコンピュータ１
２に取り込まれるようになっている。また、マイクロコ
ンピュータ１２は、切替スイッチ１０，１９の切替信号
Ｃ１，Ｃ２及びＤ／Ａ変換器１７のリード／ライト信号
Ｒ／Ｗ等の種々の制御信号を出力すると共に、ＣＰＵバ
ス１４を介して供給された種々のデータを加工して、Ｃ
ＰＵバス１４に供給する。マイクロコンピュータ１２か
ら出力される種々の値は、ＣＰＵバス１４を介してＤ／
Ａ変換器１７に入力され、ここでＤ／Ａ変換された後、
バッファ１８を介してシェーディング原稿読取時はスイ
ッチ１０のａ端子に、また読取対象の原稿読取時はＤ／
Ａ変換器８の基準電圧端子ref にそれぞれ適切な値で供
給される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】タイミング発生回路２４は、ピークイネー
ブル信号ＳＥ、ラインクロック信号ＬＣＫ、基準クロッ
ク信号ＣＫ及び比較回路２３の出力Ｐ＜Ｑに基づいて、
以下の各制御信号を出力する。すなわち、制御信号ＣＰ
１，ＣＱ１は、比較出力Ｐ＜Ｑの結果に応じて、Ｄ−Ｆ
Ｆ２１，２２のうちのどちらのデータを残し、どちらに
新たなデータを入力するかの選択を行う制御信号であ
る。ラッチ信号ＬＥ１は、Ｄ−ＦＦ２１，２２へデータ
をラッチするタイミングを与える。制御信号ＥＰ１，Ｅ
Ｑ１は、上記制御信号ＣＰ１，ＣＱ１に同期してＤ−Ｆ
Ｆ２１，２２のうち大きいほうの出力をＤ−ＦＦ２７に
供給する。また、ラッチ信号ＬＡ１は、ラインクロック
信号に同期して１ラインの処理が終了した後に最終的に
ゲート２５又は２６から供給されているデータをＤ−Ｆ
Ｆ２７にラッチするための信号である。
ブル信号ＳＥ、ラインクロック信号ＬＣＫ、基準クロッ
ク信号ＣＫ及び比較回路２３の出力Ｐ＜Ｑに基づいて、
以下の各制御信号を出力する。すなわち、制御信号ＣＰ
１，ＣＱ１は、比較出力Ｐ＜Ｑの結果に応じて、Ｄ−Ｆ
Ｆ２１，２２のうちのどちらのデータを残し、どちらに
新たなデータを入力するかの選択を行う制御信号であ
る。ラッチ信号ＬＥ１は、Ｄ−ＦＦ２１，２２へデータ
をラッチするタイミングを与える。制御信号ＥＰ１，Ｅ
Ｑ１は、上記制御信号ＣＰ１，ＣＱ１に同期してＤ−Ｆ
Ｆ２１，２２のうち大きいほうの出力をＤ−ＦＦ２７に
供給する。また、ラッチ信号ＬＡ１は、ラインクロック
信号に同期して１ラインの処理が終了した後に最終的に
ゲート２５又は２６から供給されているデータをＤ−Ｆ
Ｆ２７にラッチするための信号である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】次に、このように構成された本実施例に係
る画像入力装置の動作について説明する。処理は、シェ
ーディング補正処理と地肌濃度補正処理の順に実行され
る。図４は、シェーディング補正処理を示すフローチャ
ートである。オペレータが図示しないパネルの操作によ
ってシェーディングモードを指定すると、マイクロコン
ピュータ１２は、切替スイッチ１０をａ端子側、切替ス
イッチ１９をｂ端子側にそれぞれセットする（Ｓ１）。
マイクロコンピュータ１２は、シェーディング原稿のピ
ークレベルに相当する基準レベルＶＲＳを出力する。こ
の基準レベルＶＲＳは、経験値から求められた値でもよ
いし、シェーディング原稿のプリスキャンによって求め
られたシェーディングピーク値でもよい。基準レベルＶ
ＲＳは、Ｄ／Ａ変換器１７でＤ／Ａ変換されたのち、バ
ッファ１８及びスイッチ１０を介してＡ／Ｄ変換器５の
基準電圧端子ref に供給される（Ｓ２）。
る画像入力装置の動作について説明する。処理は、シェ
ーディング補正処理と地肌濃度補正処理の順に実行され
る。図４は、シェーディング補正処理を示すフローチャ
ートである。オペレータが図示しないパネルの操作によ
ってシェーディングモードを指定すると、マイクロコン
ピュータ１２は、切替スイッチ１０をａ端子側、切替ス
イッチ１９をｂ端子側にそれぞれセットする（Ｓ１）。
マイクロコンピュータ１２は、シェーディング原稿のピ
ークレベルに相当する基準レベルＶＲＳを出力する。こ
の基準レベルＶＲＳは、経験値から求められた値でもよ
いし、シェーディング原稿のプリスキャンによって求め
られたシェーディングピーク値でもよい。基準レベルＶ
ＲＳは、Ｄ／Ａ変換器１７でＤ／Ａ変換されたのち、バ
ッファ１８及びスイッチ１０を介してＡ／Ｄ変換器５の
基準電圧端子ref に供給される（Ｓ２）。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】続いて、実際に読取り対象となる原稿の読
み取りと地肌濃度補正とが行われる。この処理のフロー
チャートを図５に示す。原稿の実際のスキャンの際に
は、マイクロコンピュータ１２は、先ず、切替スイッチ
１９をａ端子側に切り替える（Ｓ１１）、次に、原稿の
先端部分を所定ライン分だけスキャンし、原稿ピーク値
が得られるＸ画素の番号を検出する（Ｓ１２）。すなわ
ち、図２のピークレベル検出回路１３における比較回路
２３からは、図６に示すように、最大値が入れ替わる度
に反転する出力信号Ｐ＜Ｑが出力されるので、エッジ検
出回路３１でその出力信号Ｐ＜Ｑのエッジを検出する。
そして、この検出タイミングでカウンタ２９の出力をＤ
−ＦＦ３０にラッチするようにしている。このため、Ｄ
−ＦＦ３０には、１ラインの処理が終了した時点で、そ
のラインのピーク値が得られたＸ画素のアドレスＡＤＲ
Ｓが格納されていることになる。
み取りと地肌濃度補正とが行われる。この処理のフロー
チャートを図５に示す。原稿の実際のスキャンの際に
は、マイクロコンピュータ１２は、先ず、切替スイッチ
１９をａ端子側に切り替える（Ｓ１１）、次に、原稿の
先端部分を所定ライン分だけスキャンし、原稿ピーク値
が得られるＸ画素の番号を検出する（Ｓ１２）。すなわ
ち、図２のピークレベル検出回路１３における比較回路
２３からは、図６に示すように、最大値が入れ替わる度
に反転する出力信号Ｐ＜Ｑが出力されるので、エッジ検
出回路３１でその出力信号Ｐ＜Ｑのエッジを検出する。
そして、この検出タイミングでカウンタ２９の出力をＤ
−ＦＦ３０にラッチするようにしている。このため、Ｄ
−ＦＦ３０には、１ラインの処理が終了した時点で、そ
のラインのピーク値が得られたＸ画素のアドレスＡＤＲ
Ｓが格納されていることになる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 １…イメージセンサ、２，１１，１８…バッファ、３…
非反転増幅器、５…Ａ／Ｄ変換器、６…シェーディング
メモリ、７…バックアップメモリ、８，１７…Ｄ／Ａ変
換器、９…Ｉ／Ｖ変換器、１０，１９…切替スイッチ、
１２…マイクロコンピュータ、１３…ピークレベル検出
回路、１４…ＣＰＵバス、１５…画素Ｘレベル検出回
路、２１，２２，２７，３０，４１，４２，４７…Ｄ型
フリップフロップ、２３，４３…比較回路、２４，４４
…タイミング発生回路、２５，２６，４５，４６…ゲー
ト回路、２８…ＯＲゲート、２９…カウンタ、３１…エ
ッジ検出回路。
非反転増幅器、５…Ａ／Ｄ変換器、６…シェーディング
メモリ、７…バックアップメモリ、８，１７…Ｄ／Ａ変
換器、９…Ｉ／Ｖ変換器、１０，１９…切替スイッチ、
１２…マイクロコンピュータ、１３…ピークレベル検出
回路、１４…ＣＰＵバス、１５…画素Ｘレベル検出回
路、２１，２２，２７，３０，４１，４２，４７…Ｄ型
フリップフロップ、２３，４３…比較回路、２４，４４
…タイミング発生回路、２５，２６，４５，４６…ゲー
ト回路、２８…ＯＲゲート、２９…カウンタ、３１…エ
ッジ検出回路。
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
【手続補正９】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正内容】
【図８】
Claims (1)
- 【請求項１】 シェーディング波形を得るためのシェー
ディング原稿及び読取り対象の原稿を夫々読み取る画像
入力手段と、この画像入力手段によって読み取られたシ
ェーディング波形を保持するシェーディング波形記憶手
段と、前記シェーディング波形のピーク値を検出する第
１のピーク検出手段と、前記読取り対照の原稿のレベル
のピーク値を検出する第２のピーク検出手段と、この第
２のピーク検出手段でピーク値が検出された画素の番号
を検出するピーク画素番号検出手段と、前記シェーディ
ング波形のうち前記検出された番号の画素のレベルを検
出する手段と、前記シェーディング波形におけるピーク
値及び前記検出された番号の画素のレベルと前記原稿の
ピーク値とに基づいて前記シェーディング波形を修正
し、この修正されたシェーディング波形で前記画像入力
手段で読み取られた前記読取り対象の原稿の画像信号を
修正する画像信号修正手段とを具備したことを特徴とす
る画像入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3349114A JPH05161010A (ja) | 1991-12-06 | 1991-12-06 | 画像入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3349114A JPH05161010A (ja) | 1991-12-06 | 1991-12-06 | 画像入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05161010A true JPH05161010A (ja) | 1993-06-25 |
Family
ID=18401584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3349114A Pending JPH05161010A (ja) | 1991-12-06 | 1991-12-06 | 画像入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05161010A (ja) |
-
1991
- 1991-12-06 JP JP3349114A patent/JPH05161010A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58177071A (ja) | シエ−デイング補正装置 | |
| US4745488A (en) | Image reader | |
| EP0150329A1 (en) | Video data signal digitization and correction system | |
| US6233011B1 (en) | Apparatus and method for compensating image being sensed | |
| JPS58172061A (ja) | 信号処理装置 | |
| JPH05161010A (ja) | 画像入力装置 | |
| JPH05161009A (ja) | 画像入力装置 | |
| JPH0670162A (ja) | 画像補正装置 | |
| KR930008058B1 (ko) | 이미지 스캐너의 화소보정회로 | |
| KR960009795B1 (ko) | 쉐이딩 보정 회로 및 방법 | |
| JP3113476B2 (ja) | ピーク値検出保持回路 | |
| JPH04301968A (ja) | 画像信号処理装置 | |
| JP3130556B2 (ja) | 画像読取装置 | |
| JP3226534B2 (ja) | 原稿読取装置 | |
| TW382174B (en) | Binary image data reader and decoding method thereof | |
| JPH02141065A (ja) | 原稿読み取り装置 | |
| JP2541929B2 (ja) | 画像読取装置 | |
| JPS61123361A (ja) | 画像読取装置 | |
| JPH08298593A (ja) | 原稿読取装置 | |
| JPH06350848A (ja) | 画像補正装置 | |
| JPH01314482A (ja) | イメージスキャナの黒レベル補正回路 | |
| JPH01204568A (ja) | スライスレベル自動調整読取信号処理装置 | |
| JPH01276877A (ja) | 画像読取装置 | |
| JPH0253375A (ja) | 読取部汚れ検出回路 | |
| JPS60206369A (ja) | 画信号補正方式 |