JPH05152462A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05152462A
JPH05152462A JP3315842A JP31584291A JPH05152462A JP H05152462 A JPH05152462 A JP H05152462A JP 3315842 A JP3315842 A JP 3315842A JP 31584291 A JP31584291 A JP 31584291A JP H05152462 A JPH05152462 A JP H05152462A
Authority
JP
Japan
Prior art keywords
circuit board
multilayer circuit
cap
semiconductor device
sintered body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3315842A
Other languages
English (en)
Inventor
Yasuaki Yasumoto
恭章 安本
Koji Yamakawa
晃司 山川
Yasushi Iyogi
靖 五代儀
Kaoru Koiwa
馨 小岩
Nobuo Iwase
暢男 岩瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3315842A priority Critical patent/JPH05152462A/ja
Publication of JPH05152462A publication Critical patent/JPH05152462A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】電気特性、高密度実装性を損なうことなく、極
めて良好な放熱特性を有する半導体装置を提供すること
を目的とする。 【構成】裏面に外部端子を有する多層回路基板11と、
前記多層回路基板11表面に搭載された半導体チップ1
6と、前記多層回路基板11表面に前記半導体チップ1
6を包囲するように気密に接合されたキャップ20とを
具備した半導体装置において、前記多層回路基板11の
基材はカルシウム化合物が添加された窒化アルミニウム
焼結体からなり、前記キャップ20はイットリウム化合
物が添加された窒化アルミニウム焼結体からなることを
特徴としている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置に関し、特
に多層回路基板の基材およびキャップが窒化アルミニウ
ム焼結体(AlN焼結体)から形成された半導体装置に
係わる。
【0002】
【従来の技術】半導体装置のパッケージは、機械的に破
損しやすい半導体チップを周囲の環境から保護したり、
装置組み立ての取扱い時に加わる種々の応力から機械的
に保護したりすることが第1の目的である。しかしなが
ら、近年の半導体技術の発展に伴って、機械的な保護が
次第に電気的、熱的な保護の能力を高める方向に変化し
つつある。すなわち、半導体装置が回路規模の増大、高
発熱、多ピン、高速、大チップの方向へと発展している
ため、これに応じたパッケージ構造の必要性が高まって
おり、現在、高熱伝導性のAlN焼結体を基材としたピ
ングリッドアレイパッケージが注目されている。
【0003】以下、前記ピングリッドアレイパッケージ
によって半導体チップを気密に封止した半導体装置につ
いて、図4を参照して詳細に説明する。AlN焼結体を
基材とした多層回路基板1の一面(裏面)には、外部端
子としの多数の入出力用および電源用のピン2が格子状
(ピングリッドアレイ状)に配置されている。前記ピン
2は、前記多層回路基板1の配線と電気的な接続を取り
ながら前記多層回路基板1の裏面にろう材を介して機械
的に接合されている。半導体チップ3は、前記多層回路
基板1の表面に電気的、機械的に接合されている。ワイ
ヤ4は、前記半導体チップ3の多数のパッドと前記多層
回路基板1表面の配線5とを電気的に接続している。シ
ールリング6は、前記半導体チップ3周囲の前記多層回
路基板1表面にろう材により接合されている。キャップ
7は、前記シールリング6に抵抗溶接またはレーザ溶接
により接合され、前記半導体チップ3を気密封止してい
る。放熱フィン8は、前記キャップ6に接合材9により
接合されている。
【0004】このような半導体装置において、放熱性は
要求される諸特性の中で極めて重要な特性の一つであ
る。しかしながら、前記半導体チップ3を気密封止する
キャップ7およびシールリング6はコバール、42アロ
イ等の金属が用いられているため、熱伝導率は50W/
m・K以下と低く、前記多層回路基板1から前記放熱フ
ィン8への熱伝導において障害となっていた。このた
め、搭載された半導体チップ3からの放熱は多層回路基
板1が主に担うことになり、高熱伝導性のAlN焼結体
からなる基材を用いた前記多層回路基板1は、前記半導
体チップ3の消費電力が最大4W程度まで許容される。
すなわち、半導体チップ3の動作部と外部の間の熱抵抗
は約10℃/Wであり、周囲温度を45℃として半導体
チップ3の最高動作温度を85℃とすると、許容温度差
は40℃であるので、10℃/Wの熱抵抗では約4W程
度の消費電力まで対応できる。ただし、前記多層回路基
板1の内部には、AlNに比べて熱伝導率が小さいC
u、W、Mo等よりなる配線が形成され、前記配線が放
熱を妨げるため、前記多層回路基板1による放熱はAl
N焼結体のみで決まる熱伝導率より当然低い熱伝導率に
基づいてなされることになる。
【0005】ところで、最近の半導体チップはますます
高消費電力化してきており、30W、50W、場合によ
っては100W程度の大きな発熱を伴うものが考えら
れ、このような半導体チップには多層回路基板で主に放
熱を担う前述した図4に示す構造のパッケージでは適用
できなくなる。
【0006】このようなことから、前述した図4に示す
キャップを高熱伝導性のAlN焼結体から形成すること
が試みられている。AlN焼結体を大別すると、焼結助
剤としてイットリウム化合物が添加されたものおよびカ
ルシウム化合物が添加されたものの2種類が知られてい
るるが、一般にイットリウム化合物が添加されたAlN
焼結体の方がより高い熱伝導率を有している。したがっ
て、前述したように半導体装置の放熱性を重視する場
合、多層回路基板の基材およびキャップには通常イット
リウム化合物が焼結助材として添加されたAlN焼結体
が用いられている。しかしながら、イットリウム化合物
を焼結助剤として含むAlN粉末を原料として多層回路
基板を作製する場合、前記原料から形成したグリーンシ
ートに配線用ペーストを印刷し、これらを積層した後前
記グリーンシートとペーストを同時焼成すると、配線抵
抗、焼成温度が高くなり、しかも緻密化が困難になった
り、焼成時の反りや変形を生じる問題があった。
【0007】
【発明が解決しようとする課題】上述した従来の半導体
装置は、半導体チップに生じた熱の放熱性が十分ではな
く、さらに大きい消費電力を有する半導体チップを取り
扱うことが近年とみに求められることから、より放熱性
の優れた半導体装置が要望されている。
【0008】本発明は、このような問題点を解決するた
めになされたもので、電気特性、高密度実装性を損なう
ことなく、極めて良好な放熱性を有する半導体装置を提
供しようとするものである。
【0009】
【課題を解決するための手段】本発明は、裏面に外部端
子を有する多層回路基板と、前記多層回路基板表面に搭
載された半導体チップと、前記多層回路基板表面に前記
半導体チップを包囲するように気密に接合されたキャッ
プとを具備した半導体装置において、
【0010】前記多層回路基板の基材はカルシウム化合
物が添加されたAlN焼結体からなり、前記キャップは
イットリウム化合物が添加されたAlN焼結体からなる
ことを特徴とする半導体装置である。
【0011】すなわち、本発明は半導体装置のパッケー
ジを構成する多層回路基板の基材とキャップにそれぞれ
カルシウム化合物が添加されたAlN焼結体およひイッ
トリウム化合物が添加されたAlN焼結体を用いること
を特徴とするものである。
【0012】前記多層回路基板は、通常、AlN粉末等
を原料としてグリーンシートを作製し、前記グリーンシ
ートにW、Moなどの導電材料を含む配線用ペーストを
印刷し、これらのグリーンシートを積層した後、前記グ
リーンシートとペーストを同時焼成することにより製造
される。この際、前記AlN粉末にCaO、CaC
3 、CaFなどのカルシウム化合物を焼結助剤として
添加した原料から前記グリーンシートを作製することに
よって、前記同時焼成時の特性が改善され、配線金属の
低抵抗化、焼結温度の低温化、基材となるAlN焼結体
の緻密化を達成することが可能となる。かかるカルシウ
ム化合物の添加量は、酸化物換算で0.005〜5重量
%の範囲にすることが好ましい。この理由は、前記カル
シウム化合物の添加量を0.005重量%未満にすると
焼成に際しての十分な緻密化が困難となり、一方前記カ
ルシウム化合物が5重量%を越えると助剤成分が多くな
り過ぎ、層間の密着強度が低下する恐れがあるからであ
る。より好ましいカルシウム化合物の添加量は、酸化物
換算で0.01〜4.5重量%の範囲である。
【0013】前記多層回路基板は、内部の電源用配線に
熱バイアホールとしての孔を開孔することを許容する。
かかる孔の形状、個数は特に制限されず、例えば多層回
路基板に搭載される半導体チップの直下の電源用配線を
全て除去してもよいし、微細な孔を多数メッシュ状に設
けてもよい。さらに、前記多層回路基板内に接地用配線
が形成されている場合には、半導体チップ直下において
前記接地用配線にも熱バイアホールとしての孔を形成す
ることが好ましい。
【0014】前記キャップは、AlN粉末等を原料とし
て成形、焼成することにより得られたAlN焼結体から
なる。この際、前記AlN粉末にY2 3 などのイット
リウム化合物を焼結助剤として添加した原料を用いるこ
とによって焼結性が著しく改善され、高熱伝導率(27
0W/m・K以上)を有するAlN焼結体が得られる。
かかるイットリウム化合物の添加量は、酸化物換算で
0.005〜5重量%の範囲にすることが好ましい。こ
の理由は、前記イットリウム化合物の添加量を0.00
5重量%未満にすると焼成に際しての十分な緻密化が困
難となり、一方前記イットリウム化合物が5重量%を越
えると助剤成分が多くなり過ぎ、熱伝導率が低下する恐
れがあるからである。より好ましいイットリウム化合物
の添加量は、酸化物換算で0.01〜4.5重量%の範
囲である。
【0015】前記多層回路基板と前記キャップとの接合
は、それらの接合面にM1 −M2 −Au系メタライズ層
(ただし、M1 はTi、Cr、HfまたはZr、M2
Ni、W、Ta、Pt、Nb、CuまたはPdを示す)
をそれぞれ形成し、前記メタライズ層間にAu−Sn、
Au−Si、Pb−Snから選ばれる少なくとも1種を
主成分とするろう材を介して行うことが好ましい。な
お、前記メタライズ層は、厚膜形成技術、薄膜形成技術
のいずれによって形成されたものでもよいが、好ましく
は前記多層回路基板と前記キャップとの接合面にM1
2 およびAuの薄膜をこの順序で形成した後、前記ろ
う材を用いて接合を行う。また、かかる場合において前
記キャップの接合面から内側面、外側面または両側面、
さらには必要に応じて底面に亘って前記M1 −M2 −A
u系メタライズ層が形成されることがより好ましい。
【0016】前記キャップには、前記半導体チップから
の放熱性を高めるために放熱フィンを取り付けることを
許容する。かかる放熱フィンに用いる材料としては、例
えばAlN、BN、ダイヤモンド、ガラスセラミック、
コージライト等のセラミックやW、Al/Siなどの金
属、さらには多孔質体等を挙げることができる。
【0017】前記キャップと放熱フィンとの固定は、前
記キャップの上面にスタッドをろう材等で接合し、前記
スタッドに前記放熱フィンを機械的に連結することが望
ましい。かかるスタッドに用いる材料としては、例えば
Cu/W、Al合金、Mo、Wなどの金属を挙げること
ができる。前記キャップへの前記スタッドの接合は、ろ
う材、はんだを用いることが好ましく、特にTi5重量
%、Ag68重量%、Cu27重量%を含む組成の活性
金属ろう材が好適である。また、前記キャップおよびス
タッドの接合面にTi/Ni/Au薄膜を形成した後、
Ag−Cu、Au−Sn、Au−Si、Pb−Snから
選ばれる少なくとも1種を主成分とするろう材をそれら
の間に介在させて接合してもよい。
【0018】
【作用】本発明に係わる半導体装置によれば、半導体チ
ップで発生した熱は熱伝導性に優れたAlN焼結体を基
材とする多層回路基板およびAlN焼結体からなるキャ
ップの双方を通して放出される。特に、前記キャップに
放熱フィンが取り付けられている場合には、熱は前記キ
ャップを通して前記放熱フィンから遅滞なく放熱され
る。したがって、AlN焼結体を基材とする多層回路基
板にコバール等からなるキャップを取り付けた従来の半
導体装置に比べて半導体チップで発生した熱を空気中に
速やかに放出できるため、半導体装置全体の熱抵抗を著
しく低下させることができる。
【0019】また、前記多層回路基板およびキャップに
用いられるAlN焼結体は、線熱膨張率(TCE)が
4.5×10-6/℃(RT〜600℃)と半導体チップ
の基板材料であるSiの線熱膨張率(3×1010-6
℃)に近似しているため、熱的な良好に整合し高い信頼
性を確保することができる。
【0020】さらに、前記多層回路基板の基材を焼結助
剤としてのカルシウム化合物が添加されたAlN焼結体
から形成することによって、カルシウム化合物の利点で
ある優れた同時焼成特性、配線金属の低抵抗化、焼成温
度の低温化を図ることができる。また、前記キャップを
焼結助剤としてのイットリウム化合物が添加されたAl
N焼結体から形成することによって、イットリウム化合
物の利点である良好な焼結性、高熱伝導率化を図ること
ができる。このように多層回路基板の基材を形成するA
lN焼結体およびキャップを形成するAlN焼結体につ
いて、それぞれの目的に応じ焼結助剤を用いることによ
って、優れた放熱性、電気特性、焼結寸法精度を有する
多層回路基板およびキャップを備えた半導体装置を得る
ことができる。
【0021】さらに、前記多層回路基板と前記キャップ
との接合面にM1 −M2 −Au系メタライズ層(ただ
し、M1 はTi、Cr、HfまたはZr、M2 はNi、
W、Ta、Pt、Nb、CuまたはPdを示す)をそれ
ぞれ形成し、前記メタライズ層間にAu−Sn、Au−
Si、Pb−Snから選ばれる少なくとも1種を主成分
とするろう材を介して接合することによって、ろう材、
半田などの接合金属と接合面を活性化するための活性金
属等を含有するペーストを使用したAlN焼結体同志を
接合する従来の接合技術に比べて接合部の厚さをより均
一化できる。その結果、前記キャップを前記多層回路基
板に強固に接合でき、前記回路基板に搭載された半導体
チップを良好に気密封止することが可能となる。しか
も、接合部における密着性が高いために前記半導体チッ
プで発生した熱を前記多層回路基板から前記接合部を通
して前記キャップに良好に伝達させて放出させることが
できる。さらに、前記メタライズ層を薄膜形成技術によ
って形成すれば、前記接合部の厚さを薄くできるため、
前記多層回路基板から前記キャップへの熱伝達が一層高
められ、より優れた放熱性を達成することが可能とな
る。
【0022】さらに、多層回路基板内に電源用配線や接
地用配線が形成されると、かかる配線に用いられている
導体材料は熱伝導率がAlN焼結体より低いためにAl
N焼結体の高い熱伝導率を最大限に利用することが困難
となる。このような場合、前記多層回路基板に搭載され
る半導体チップ下方部分において、前記電源用配線や接
地用配線に熱バイアスホールを形成すれば、前記半導体
チップで発生した熱を前記熱バイアホールを通して下方
に伝達、放出することができる。したがって、熱の伝達
が前述したように内部の配線で妨げられることがないた
め、半導体装置の放熱性を良く高めることが可能とな
る。また、前記電源用配線や接地用配線に熱バイアホー
ルを形成すれば、多層回路基板の作製の際、グリーンシ
ートを積層したときの層間の密着性を向上できため、前
記多層回路基板の強度を高めることが可能となる。な
お、前述した半導体装置では半導体チップの下方におい
て電源用配線や接地用配線が全く存在しないように多層
回路基板を設計しても放熱性の向上を達成することがで
きる。
【0023】さらに、前記キャップに放熱フィンを取り
付ける構造において、前記キャップの上面にスタッドを
ろう材等で接合し、前記スタッドに前記放熱フィンを機
械的に連結すれば、前記キャップと前記放熱フィンとを
有機高分子を主体とする接合材料で接合する従来構造に
比べて前記キャップと前記放熱フィンとの接合部におけ
る熱伝導率および機械的強度を著しく向上できる。その
結果、より高放熱の半導体チップの搭載、より大型の放
熱フィンの前記キャップへの安定的な取り付けを可能と
し、さらに放熱フィンの交換が容易なため、半導体装置
の用途毎に適切な放熱フィンを取り付けることが可能と
なる。
【0024】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。 実施例1
【0025】図1は、本実施例1の半導体装置を示す断
面図である。多層回路基板11は、43mm×43mm
×2mmの寸法で、フッ化カルシウムがCaO換算で
0.1重量%添加されたAlNグリーンシートにタング
ステン(W)を主体とする配線用導体ペーストが印刷
し、前記グリーシートを7層重ねると共にその上に導体
ペーストが印刷されていない前記グリーンシートを2層
重ねて積層した後、同時焼成することにより作製された
ものである。なお、前記多層回路基板11は半導体チッ
プの搭載領域の下方に前記配線を一切設けない構造にな
っている。前記配線のうち、信号線はインピーダンスが
50〜70Ωとなるように近接する信号線間に電源用配
線または接地用配線を形成してストリップ線路を構成し
た。前記信号線の線路幅は、150μm、AlN焼結体
からなる配線間絶縁層の厚さは約400μmとした。
【0026】多数の第1の薄膜配線121 は、前記Al
N多層回路基板11の表面(上面)に形成され、これら
の第1の薄膜配線121 上には絶縁層13を介してリー
ドボンディング用の第2の薄膜配線122 がそれぞれ形
成されている。前記第2の薄膜配線122 は、90μm
の幅を有し、前記絶縁層13に形成されたスルホール
(図示せず)を通して前記第1の薄膜配線121 に接続
されている。前記第1、第2の薄膜配線は、Ti/Ni
/Auから形成され、前記絶縁層13は反応スパッタに
よって蒸着されたAlNから形成されている。また、前
記多層回路基板11の上面周辺部には、メタライズ層と
しての前記第1の薄膜配線121 と同様な3層構造を有
する枠状の接合用薄膜14が形成されている。なお、T
i/Ni/Au薄膜の厚さは、それぞれ50nm/50
0nm/200nmである。100×100μmのバイ
アホール(図示せず)は、KOHを主体とするアルカリ
エッチャントを用いるフォトリソグラフィ技術により形
成されている。前記バイアホールは、例えばAuめっき
を行うことにより導体材料で埋められ、前記導体材料が
露出した前記多層回路基板11の上面にはTi/Ni/
Auからなるマウント用薄膜(図示せず)が形成されて
いる。
【0027】外部端子としての多数の入出力用および電
源用のピン15は、前記多層回路基板11の裏面(下
面)にろう接法により格子状(ピングリッドアレイ状)
に取付けられている。前記ピン15は、例えば直径0.
2mm、長さ1mmの寸法を有すると共に、熱膨張整合
を考慮してコバールから形成されている。前記ピン15
は、1mmのピッチで32列×32列のマトリックス状
に配列され、合計1000本用いている。つまり、前記
多層回路基板11の中央部の24ピンに相当する箇所に
はピンが配列されていない。
【0028】半導体チップ16は、前記多層回路基板1
1のマウント用薄膜に銀エポキシ樹脂接着剤(エポテッ
ク社製商品名;H70E)を介して電気的、機械的に接
合されている。前記半導体チップ16は、15.5×1
5.5×0.35mmの寸法を有し、上面には複数のA
uバンプ17が形成されている。前記半導体チップ16
は、前記Auバンプ17と前記第2の薄膜配線122
のAuバンプ18がTABリード19を介して電気的に
接続されている。
【0029】酸化イットリウムが0.005重量%添加
されたAlN焼結体からなるキャップ20は、前記多層
回路基板11上の接合用薄膜14に接合されている。前
記キャップ20は、下面が開放されたボックス形状をな
し、43×43×2mmの寸法を有する。前記キャップ
20の下面(接合面)には、スパッタリング蒸着により
Ti(50nm)/Ni(500nm)/Au(200
nm)からなる接合用薄膜21が形成され、前記キャッ
プ20の前記接合用薄膜21と前記多層回路基板11の
前記接合用薄膜14の間に枠状Au−Snろう材層22
を介して接合することにより前記半導体チップ16が気
密封止される。
【0030】ネジ部が直径5mmのMo製のスタッド2
3は、前記キャップ20にTi5重量%、Ag68重量
%およびCu27重量%からなる活性金属ろう材により
接合されている。熱伝導率が170〜290W/m・/
KのAlN焼結体からなる放熱フィン24は、前記キャ
ップ20の上面に前記スタッド23を介して機械的に取
り付けられている。 実施例2〜7
【0031】AlN多層回路基板の配線間絶縁層をフッ
化カルシウムがCaO換算で下記表1に示す割合で添加
されたAlN焼結体から形成し、キャップを酸化イット
リウムが下記表1に示す割合で添加されたAlN焼結体
から形成した以外、実施例1と同様な構造の6種の半導
体装置を組み立てた。
【0032】実施例1〜7の半導体装置において、半導
体チップが気密封止された空間の気密度を測定した。そ
の結果、いずれもヘリウムリーク率が10-10 atm・
cc/sec以下と実用上問題のない値であった。
【0033】また、実施例1〜7の半導体装置につい
て、半導体チップの能動面と実験室大気の間の熱抵抗を
測定した。その結果を下記表1に併記した。測定は、半
導体装置を30×30×1.6cmのガラスエポキシ基
板にはんだで実装し、整流状態の風を放熱フィンの配列
方向に1m/secで送られた条件下で行った。
【0034】前記表1から明らかなように、本発明に係
わる半導体装置ではデスクトップスーパーコンピュータ
またはラップトップスーパーコンピュータ等で使用され
る空冷風速1m/secにおいて、熱抵抗約1.6〜
1.8℃/Wと極めて良好な放熱性を有することがわか
る。
【0035】なお、前記実施例1〜7において、多層回
路基板とキャップとの接合面にメタライズ層としてのT
i/Ni/Auの積層膜を形成したが、Ti、Ni、A
uの混合膜をメタライズ層として用いても同様な高い気
密度と優れた放熱性を達成することができた。 実施例8
【0036】図2は、本実施例8の半導体装置を示す要
部断面図である。本実施例8では、AlN焼結体からな
るキャップ20の下面(多層回路基板11との接合面)
および内外側面、さらには底面(半導体チップが気密封
止される空間の上面)に亘って例えばTi/Ni/Au
からなる接合用薄膜21が形成され、キャップ20の接
合面となる接合用薄膜21部分が前記多層回路基板11
の接合用薄膜14に対向して枠状Au−Snろう材層2
2を介して接合されている。また、前記接合用薄膜14
は前記多層回路基板11の内部配線(例えば電源用配線
または接地用配線)25にスルホール26を通して接続
されている。
【0037】このような構成の半導体装置によれば、キ
ャップ20の下面と前記AlN多層回路基板11の接合
用薄膜14の間に枠状Au−Snろう材層22を介在
し、前記キャップ20から前記多層回路基板11に向け
て一定の圧力を加えながら前記ろう材層22を溶融して
接合する際、過剰のろう材は前記キャップ20の内外側
面に形成された接続用薄膜21沿って移動するため、前
記接合用薄膜14から横方向にろう材がはみ出すのを防
止できる。
【0038】すなわち、図5に示すように前記多層回路
基板11の接合用薄膜14に対向するキャップ20の下
面のみにTi/Ni/Auからなる接合用薄膜21を形
成して多層回路基板11とキャップ20とを同様に接合
すると、溶融したろう材は前記接合用薄膜14、21間
から横方向にはみ出す。このようろう材のはみ出しが起
こると、前記接合部近傍に位置する前記多層回路基板1
1表面の配線(例えばボンディング用の第2の薄膜配線
122 )や前記多層回路基板11側面の配線部に接触し
て配線間の短絡が発生する恐れがある。これに対し、本
実施例8のような構成にすれば、前述したようにろう材
が前記接合用薄膜14から横方向にはみ出すのを防止で
きるため、前記ろう材が前記多層回路基板11表面の配
線(例えばボンディング用の第2の薄膜配線122 )や
前記多層回路基板11側面の配線部に接触して配線間の
短絡が発生するのを回避できる。
【0039】また、前記キャップ20の下面および内外
側面、さらに底面に亘ってTi/Ni/Auからなる接
合用薄膜21を形成し、前記接合用薄膜14を前記多層
回路基板11の内部配線(例えば電源用配線または接地
用配線)25にスルホール26を通して接続すれば、前
記キャップ20の内外側面、さらに底面に形成された接
合用薄膜21は枠状Au−Snろう材層22、接合用薄
膜14およびスルホール26を通して前記多層回路基板
11の内部配線(例えば電源用配線または接地用配線)
25と同電位となるため、耐電磁波ノイズ性を著しく向
上できる。特に、本実施例8のようにキャップ20の底
面にも接合用薄膜21を形成した場合、前記磁気シール
ド効果が顕著となる。
【0040】なお、実施例8においてはキャップの下面
および内外側面、さらに底面に亘ってTi/Ni/Au
からなる接合用薄膜を形成したが、本発明はこれに限定
されない。例えば、図3に示すようにキャップ20の下
面および外側面に亘ってTi/Ni/Auからなる接合
用薄膜21を形成しても実施例8と同様な効果を達成す
ることができる。また、キャップの下面および内側面に
亘ってTi/Ni/Auからなる接合用薄膜を形成して
も実施例8と同様な効果を達成することができる。
【0041】前記実施例8のようにキャップの下面から
内外側面に亘ってメタライズ層を形成する場合には多層
回路基板の基材およびキャップがAlN焼結体以外のセ
ラミックからなるセラミックパッケージでも同様な効果
が得られることはいうまでもない。また、M1 −M2
Au系メタライズ層と前述したろう材を介して多層回路
基板とキャップを接合すれば、多層回路基板の基材およ
びキャップを共にイットリウム化合物またはカルシウム
化合物が添加されたAlN焼結体から形成した場合で
も、高い気密度と良好な密着性等を達成することができ
る。
【0042】
【発明の効果】以上詳述したように、本発明に係わる半
導体装置によれば電気特性、高密度実装性を損なうこと
なく、極めて良好な放熱性を有し、発熱量の大きい半導
体チップの搭載を可能とし、ひいてはデスクトップスー
パーコンピュータまたはラップトップスーパーコンピュ
ータなどに有効に利用できる等顕著な効果を奏する。
【図面の簡単な説明】
【図1】本発明の実施例1における半導体装置を示す断
面図。
【図2】本発明の実施例8における半導体装置を示す要
部断面図。
【図3】本発明の他の実施例における半導体装置を示す
要部断面図。
【図4】従来の半導体装置を示す断面図。
【図5】多層回路基板とキャップとを接合する際の問題
点を説明するための断面図。
【符号の説明】
11…多層回路基板、14、21…接合用薄膜、15…
ピン、16…半導体チップ、20…キャップ、22…ろ
う材層、23…スタッド、24…放熱フィン、25…内
部配線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小岩 馨 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝総合研究所内 (72)発明者 岩瀬 暢男 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝総合研究所内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 裏面に外部端子を有する多層回路基板
    と、前記多層回路基板表面に搭載された半導体チップ
    と、前記多層回路基板表面に前記半導体チップを包囲す
    るように気密に接合されたキャップとを具備した半導体
    装置において、 前記多層回路基板の基材はカルシウム化合物が添加され
    た窒化アルミニウム焼結体からなり、前記キャップはイ
    ットリウム化合物が添加された窒化アルミニウム焼結体
    からなることを特徴とする半導体装置。
  2. 【請求項2】 前記多層回路基板と前記キャップとの接
    合面には、M1 −M2 −Au系メタライズ層(ただし、
    1 はTi、Cr、HfまたはZr、M2 はNi、W、
    Ta、Pt、Nb、CuまたはPdを示す)がそれぞれ
    形成され、前記メタライズ層間にAu−Sn、Au−S
    i、Pb−Snから選ばれる少なくとも1種を主成分と
    するろう材を介して前記多層回路基板と前記キャップと
    を接合したことを特徴とする請求項1記載の半導体装
    置。
  3. 【請求項3】 前記キャップの接合面から内側面、外側
    面または両側面に亘って前記M1 −M2 −Au系メタラ
    イズ層が形成されていることを特徴とする請求項1記載
    の半導体装置。
JP3315842A 1991-11-29 1991-11-29 半導体装置 Pending JPH05152462A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3315842A JPH05152462A (ja) 1991-11-29 1991-11-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3315842A JPH05152462A (ja) 1991-11-29 1991-11-29 半導体装置

Publications (1)

Publication Number Publication Date
JPH05152462A true JPH05152462A (ja) 1993-06-18

Family

ID=18070241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3315842A Pending JPH05152462A (ja) 1991-11-29 1991-11-29 半導体装置

Country Status (1)

Country Link
JP (1) JPH05152462A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120915A (ja) * 2004-10-22 2006-05-11 Tokuriki Honten Co Ltd 封止材料

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120915A (ja) * 2004-10-22 2006-05-11 Tokuriki Honten Co Ltd 封止材料
JP4636849B2 (ja) * 2004-10-22 2011-02-23 株式会社徳力本店 封止材料

Similar Documents

Publication Publication Date Title
JP2548602B2 (ja) 半導体実装モジュール
JP2592308B2 (ja) 半導体パッケージ及びそれを用いたコンピュータ
US6300673B1 (en) Edge connectable metal package
CN1166912A (zh) 供频率范围高达90GHz的微波电路用低成本、高性能封装
JPS6327860B2 (ja)
JPH06342853A (ja) 半導体素子用パッケージ
JP2001168443A (ja) 光半導体素子収納用パッケージ
JP3631638B2 (ja) 半導体素子用パッケージの実装構造
JP3493833B2 (ja) 半導体素子搭載用プラスチックパッケージおよびその製造方法
JP2517024B2 (ja) セラミックパッケ―ジとその製造方法
JPH05152462A (ja) 半導体装置
JP3426827B2 (ja) 半導体装置
JP2000183253A (ja) 半導体素子収納用パッケージ
JPH10256428A (ja) 半導体パッケージ
JP2501279B2 (ja) 半導体パッケ―ジ
JPH10256413A (ja) 半導体パッケージ
JP2501278B2 (ja) 半導体パッケ―ジ
JPS6334962A (ja) パツケ−ジ構造体
JPH10275878A (ja) 半導体パッケージ
JPH10275879A (ja) 半導体パッケージ
JP2003197803A (ja) 半導体パッケージ
JP2005252121A (ja) 半導体素子収納用パッケージ及びその製造方法
JP3198144B2 (ja) 半導体パッケージ
JP3850312B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JPH05275581A (ja) セラミックパッケージ