JPH05151776A - 半導体記憶装置のデータバス構成 - Google Patents
半導体記憶装置のデータバス構成Info
- Publication number
- JPH05151776A JPH05151776A JP3337632A JP33763291A JPH05151776A JP H05151776 A JPH05151776 A JP H05151776A JP 3337632 A JP3337632 A JP 3337632A JP 33763291 A JP33763291 A JP 33763291A JP H05151776 A JPH05151776 A JP H05151776A
- Authority
- JP
- Japan
- Prior art keywords
- data bus
- data
- amplifier
- semiconductor memory
- complementary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的はデータアンプの誤動作を防止
することである。 【構成】 シールド線１，１’は相補型データバス線
２，３の両側に等距離だけ離れて平行に隣接しており、
データバス２，３に接続された差動アンプ４の電源線ま
たは接地線に接続されている。 【効果】 他の配線に生じた電圧変動はシールド線１，
１’を介して、相補型データバス２，３上に同相のノイ
ズとして発生し、データアンプ４は誤動作しない。
することである。 【構成】 シールド線１，１’は相補型データバス線
２，３の両側に等距離だけ離れて平行に隣接しており、
データバス２，３に接続された差動アンプ４の電源線ま
たは接地線に接続されている。 【効果】 他の配線に生じた電圧変動はシールド線１，
１’を介して、相補型データバス２，３上に同相のノイ
ズとして発生し、データアンプ４は誤動作しない。
Description
【０００１】
【産業上の利用分野】本発明は半導体記憶装置に関し、
特に、そのデータバスに関する。
特に、そのデータバスに関する。
【０００２】
【従来の技術】半導体記憶装置、特にＲＡＭ（ランダム
アクセスメモリー）では、セルからのデータの読み出し
には、相補のデジット線を用い、差動型のセンスアンプ
を用いることが一般的である。差動型センスアンプには
フリップフロップ（以下、Ｆ／Ｆと略す）、カレントミ
ラー増幅器が用いられ、デジット線ごとに設置され、デ
ジット線対に生じたセルデータに応じた差電位を増幅す
る。増幅された信号は、スイッチを介し、相補型式のデ
ータバスへ選択的に接続され、そこに生じた差電位をデ
ータアンプにて、再増幅して出力する。
アクセスメモリー）では、セルからのデータの読み出し
には、相補のデジット線を用い、差動型のセンスアンプ
を用いることが一般的である。差動型センスアンプには
フリップフロップ（以下、Ｆ／Ｆと略す）、カレントミ
ラー増幅器が用いられ、デジット線ごとに設置され、デ
ジット線対に生じたセルデータに応じた差電位を増幅す
る。増幅された信号は、スイッチを介し、相補型式のデ
ータバスへ選択的に接続され、そこに生じた差電位をデ
ータアンプにて、再増幅して出力する。
【０００３】図５従来の典型例を示す。３０，３１が相
補型データバス、３２は差動アンプ、３３がスイッチ
部、３４がセンスアンプ、３５，３５’がデジット線
対、３７がセル、３６がワード線である。
補型データバス、３２は差動アンプ、３３がスイッチ
部、３４がセンスアンプ、３５，３５’がデジット線
対、３７がセル、３６がワード線である。
【０００４】近年、半導体記憶装置の大容量化に対応す
るために、セルの微細化が顕著であり、その結果、セル
に記憶されるデータを表す電荷量が減少している。一
方、高速化の要求より、デジット線対上の差電位を増幅
する時間が十分にとれず、差電位が不十分な状態でスイ
ッチを開けて、データバスに信号を転送する必要があ
る。したがって、データアンプはより小さな差電位を受
けて再増幅動作を高速に行う必要があり、高感度、高利
得のアンプが不可欠となる。
るために、セルの微細化が顕著であり、その結果、セル
に記憶されるデータを表す電荷量が減少している。一
方、高速化の要求より、デジット線対上の差電位を増幅
する時間が十分にとれず、差電位が不十分な状態でスイ
ッチを開けて、データバスに信号を転送する必要があ
る。したがって、データアンプはより小さな差電位を受
けて再増幅動作を高速に行う必要があり、高感度、高利
得のアンプが不可欠となる。
【０００５】ところが、微細化は配線の容量を増大させ
る。これは配線の底面からの容量が減少するのに反し
て、側面からの特に配線間容量が急増するためである。
図４に最近の半導体記憶装置における単位配線容量の構
成要素を示す。図４に示す寸法において、寄生容量ＣＢ
は０．０５ＰＦ／ｍｍであるのに対して、寄生容量ＣＣ
は０．０７５ＰＦ／ｍｍ、寄生容量ＣＳは０．０２ＰＦ
／ｍｍである。したがって底面容量ＣＢより側面からの
配線間容量ＣＣの方か大きくなっていることが分かる。
データ配線の容量増大は、バス電位振幅の時定数を増大
させることになり、差電位の伝播が遅れる。この問題を
解決するために、定電位バスによる電流増幅型アンプ
が、データアンプとして用いられる。このアンプは、バ
スを定電位に保ち、相補型データバスの差電流を検出し
て、電圧変換して出力する動作となる。このことによ
り、動作上、実効的に配線容量の影響を受けなくするこ
とができる。すなわち、配線容量の影響無しに、微少な
差電流を増幅することが可能となる。
る。これは配線の底面からの容量が減少するのに反し
て、側面からの特に配線間容量が急増するためである。
図４に最近の半導体記憶装置における単位配線容量の構
成要素を示す。図４に示す寸法において、寄生容量ＣＢ
は０．０５ＰＦ／ｍｍであるのに対して、寄生容量ＣＣ
は０．０７５ＰＦ／ｍｍ、寄生容量ＣＳは０．０２ＰＦ
／ｍｍである。したがって底面容量ＣＢより側面からの
配線間容量ＣＣの方か大きくなっていることが分かる。
データ配線の容量増大は、バス電位振幅の時定数を増大
させることになり、差電位の伝播が遅れる。この問題を
解決するために、定電位バスによる電流増幅型アンプ
が、データアンプとして用いられる。このアンプは、バ
スを定電位に保ち、相補型データバスの差電流を検出し
て、電圧変換して出力する動作となる。このことによ
り、動作上、実効的に配線容量の影響を受けなくするこ
とができる。すなわち、配線容量の影響無しに、微少な
差電流を増幅することが可能となる。
【０００６】
【発明が解決しようとする課題】データバスの差電流を
増幅する電流センス型データアンプは、上述のように配
線容量に影響されにくく、微少な差電流でも十分増幅が
できるものの、隣接配線からの容量結合は、相補型のデ
ータバスにとって非相補（逆相）の影響を与える。すな
わち、隣接配線上の電圧振幅は容量結合により、相補型
データバスの片側のみにノイズ電流が発生する。このノ
イズ電流はその大きさにより、電流センス型データアン
プの後動作をもたらす。なぜなら、差電流を検出するの
が電流センスであり、差電流には非常に敏感に反応する
ように、動作点が設定されているからである。また、上
述の誤動作は、微小電圧を検出する電圧センス型データ
アンプにおいても同様に発生する。
増幅する電流センス型データアンプは、上述のように配
線容量に影響されにくく、微少な差電流でも十分増幅が
できるものの、隣接配線からの容量結合は、相補型のデ
ータバスにとって非相補（逆相）の影響を与える。すな
わち、隣接配線上の電圧振幅は容量結合により、相補型
データバスの片側のみにノイズ電流が発生する。このノ
イズ電流はその大きさにより、電流センス型データアン
プの後動作をもたらす。なぜなら、差電流を検出するの
が電流センスであり、差電流には非常に敏感に反応する
ように、動作点が設定されているからである。また、上
述の誤動作は、微小電圧を検出する電圧センス型データ
アンプにおいても同様に発生する。
【０００７】従来、この種の誤動作を回避するために
は、読み出し動作と同時刻に動作する信号線をデータバ
スと隣接させない配線配置とする方法が取られている。
しかし、これも非同期で動作する系を複数有する半導体
記憶装置では、配線配置の自由度を低下させ、更に同時
に動作させないために制御が複雑になる上、高速性等に
問題が生じる。
は、読み出し動作と同時刻に動作する信号線をデータバ
スと隣接させない配線配置とする方法が取られている。
しかし、これも非同期で動作する系を複数有する半導体
記憶装置では、配線配置の自由度を低下させ、更に同時
に動作させないために制御が複雑になる上、高速性等に
問題が生じる。
【０００８】本発明では、相補型データバスにおいて、
常に同相性のノイズしか受けない構成にすることによ
り、データアンプの性能を最大限に利用することを目的
とする。
常に同相性のノイズしか受けない構成にすることによ
り、データアンプの性能を最大限に利用することを目的
とする。
【０００９】
【課題を解決するための手段】本発明の要旨は、メモリ
セルから読み出されたデータを差動型データアンプに伝
達する相補型データバスで構成される半導体記憶装置の
データバス構成において、前記データバスの両側にシー
ルド配線を設け該シールド配線を接地線および電源線の
いずれか一方に接続したことである。
セルから読み出されたデータを差動型データアンプに伝
達する相補型データバスで構成される半導体記憶装置の
データバス構成において、前記データバスの両側にシー
ルド配線を設け該シールド配線を接地線および電源線の
いずれか一方に接続したことである。
【００１０】
【発明の作用】データバスに隣接する配線上の電圧変動
はシールド線を介してしかデータバスに影響を与えられ
ず、シールド線は電源線または接地線を介して電気的に
結合しているので、データバスがシールド線から受ける
影響は相殺される。
はシールド線を介してしかデータバスに影響を与えられ
ず、シールド線は電源線または接地線を介して電気的に
結合しているので、データバスがシールド線から受ける
影響は相殺される。
【００１１】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１は第１実施例を示す回路図である。１は
接地シールド線である。２，３は相補型データバスであ
り、差動型データアンプ４とデータバススイッチ（以
下、ＲＳＷという）５が接続されている。接地シールド
線１は差動型データアンプ４の接地線６に接続されてい
る。ワード線（ＷＬ）６が選択されるとセル７からセル
データが相補デジット線ＤＧ上にあらわれ、センスアン
プ（ＳＡ）８により差動増幅される。ＲＳＷ５が選択さ
れると、相補デジット線ＤＧは相補データバス２，３に
接続され、セルデータがデータアンプ４により再度増幅
される。
説明する。図１は第１実施例を示す回路図である。１は
接地シールド線である。２，３は相補型データバスであ
り、差動型データアンプ４とデータバススイッチ（以
下、ＲＳＷという）５が接続されている。接地シールド
線１は差動型データアンプ４の接地線６に接続されてい
る。ワード線（ＷＬ）６が選択されるとセル７からセル
データが相補デジット線ＤＧ上にあらわれ、センスアン
プ（ＳＡ）８により差動増幅される。ＲＳＷ５が選択さ
れると、相補デジット線ＤＧは相補データバス２，３に
接続され、セルデータがデータアンプ４により再度増幅
される。
【００１２】図６は図１のＡ−Ａ’に沿ったデータバス
の実形状を図示したものである。データバス２，３と平
行にかつ、等距離離れて接地シールド線１，１’が配置
されている。
の実形状を図示したものである。データバス２，３と平
行にかつ、等距離離れて接地シールド線１，１’が配置
されている。
【００１３】図７はデータバス２，３とシールド線１，
１’の電気的状況を示した図である。各配線１’，１，
２，３は略等しい線間容量Ｃでそれぞれ供給されてい
る。したがって、隣接するある配線１０上の電圧が変動
しても、シールド線１’が介在するので、データバス
２，３には直接伝達されない。配線１０上の電圧振幅に
応じてシールド線１’から配線１０へ、またはその逆に
容量結合によるノイズ電流は流れる。したがって、シー
ルド線１’はいくらかの電流または電圧振幅を発生する
ことになる。ところが、シールド線１’は１と低抵抗で
接続されており、シールド線１の振幅はシールド線１’
と同様になる。したがって、データバス２，３はシール
ド線１，１’より同じ大きさの電流または電圧振幅を受
けることになる。しかしながら、データバス２，３上の
ノイズは同相信号であり、差動型データアンプ４はノイ
ズの影響を受けず、誤動作とならない。
１’の電気的状況を示した図である。各配線１’，１，
２，３は略等しい線間容量Ｃでそれぞれ供給されてい
る。したがって、隣接するある配線１０上の電圧が変動
しても、シールド線１’が介在するので、データバス
２，３には直接伝達されない。配線１０上の電圧振幅に
応じてシールド線１’から配線１０へ、またはその逆に
容量結合によるノイズ電流は流れる。したがって、シー
ルド線１’はいくらかの電流または電圧振幅を発生する
ことになる。ところが、シールド線１’は１と低抵抗で
接続されており、シールド線１の振幅はシールド線１’
と同様になる。したがって、データバス２，３はシール
ド線１，１’より同じ大きさの電流または電圧振幅を受
けることになる。しかしながら、データバス２，３上の
ノイズは同相信号であり、差動型データアンプ４はノイ
ズの影響を受けず、誤動作とならない。
【００１４】図２は電流センス型データアンプの場合の
本発明の第２実施例を示す。デジット線対１０上に現れ
たデータは、フリップフロップで構成されたセンスアン
プ１２により増幅される。この増幅された信号はＲＳＷ
１３を介して電圧−電流変換される。データアンプ１４
はフィードバックインバータ１５，１５’により、デー
タバス１７，１７’上の電圧差をトランジスタ１６，１
６’に印加してトランジスタ１６，１６’のチャンネル
コンダクタンスを変更し、データバス１７，１７’を定
電圧に保つ。したがってデジット線対１０上の電位によ
り、データバス１７，１７’を流れる電流が変化し、こ
の電流差がトランジスタ１１，１１’で節点１８，１
８’上の電圧振幅に再変換される。この電圧振幅は電圧
差動アンプ１４の出力となる。
本発明の第２実施例を示す。デジット線対１０上に現れ
たデータは、フリップフロップで構成されたセンスアン
プ１２により増幅される。この増幅された信号はＲＳＷ
１３を介して電圧−電流変換される。データアンプ１４
はフィードバックインバータ１５，１５’により、デー
タバス１７，１７’上の電圧差をトランジスタ１６，１
６’に印加してトランジスタ１６，１６’のチャンネル
コンダクタンスを変更し、データバス１７，１７’を定
電圧に保つ。したがってデジット線対１０上の電位によ
り、データバス１７，１７’を流れる電流が変化し、こ
の電流差がトランジスタ１１，１１’で節点１８，１
８’上の電圧振幅に再変換される。この電圧振幅は電圧
差動アンプ１４の出力となる。
【００１５】この実施例ではＲＳＷ１３の接地線が接地
シールド線１９，１９’を兼用している。隣接配線から
のノイズは接地シールド線１９，１９’とも同様に発生
し、フィードバックインバータ１５，１５’の入力レベ
ルとしては完全に同相となり、節点１８，１８’におい
ても同相となり、差動アンプにて抑圧される。
シールド線１９，１９’を兼用している。隣接配線から
のノイズは接地シールド線１９，１９’とも同様に発生
し、フィードバックインバータ１５，１５’の入力レベ
ルとしては完全に同相となり、節点１８，１８’におい
ても同相となり、差動アンプにて抑圧される。
【００１６】図３に第３実施例を示す。この実施例では
電源（ＶCC）レベルにプリチャージされたデータバス２
１，２１’をデジット線対２５上の電位に応じてデータ
バススイッチ２３を介して電圧振幅させ、データアンプ
２２に供給する。このデータアンプ２２の場合、Ｐチャ
ンネル型トランジスタＱ２１，Ｑ２１’による正帰還が
かけられているが、動作初期にはデータバス２１，２
１’は一時保持状態であり、データバス２１，２１’へ
のノイズは同相である必要がある。したがって、本実施
例のシールド線２０，２０’はＶCCレベルである。
電源（ＶCC）レベルにプリチャージされたデータバス２
１，２１’をデジット線対２５上の電位に応じてデータ
バススイッチ２３を介して電圧振幅させ、データアンプ
２２に供給する。このデータアンプ２２の場合、Ｐチャ
ンネル型トランジスタＱ２１，Ｑ２１’による正帰還が
かけられているが、動作初期にはデータバス２１，２
１’は一時保持状態であり、データバス２１，２１’へ
のノイズは同相である必要がある。したがって、本実施
例のシールド線２０，２０’はＶCCレベルである。
【００１７】
【発明の効果】以上説明したように本発明は、半導体記
憶装置の相補型データバス配線の両側に、電源電位また
は接地電位のシールド線を設け、常に隣接した他の信号
線からの容量結合によるノイズ性分を、同相ノイズとし
て受けるようにしたので、差動型データアンプの誤動作
を防止できるという効果を有する。
憶装置の相補型データバス配線の両側に、電源電位また
は接地電位のシールド線を設け、常に隣接した他の信号
線からの容量結合によるノイズ性分を、同相ノイズとし
て受けるようにしたので、差動型データアンプの誤動作
を防止できるという効果を有する。
【図１】本発明の第１実施例を示す回路図である。
【図２】本発明の第２実施例を示す回路図である。
【図３】本発明の第３実施例を示す回路図である。
【図４】配線に結合した寄生容量を示す断面図である。
【図５】従来例を示す回路図である。
【図６】第１実施例の配線を示す斜視図である。
【図７】第１実施例の寄生容量を示す図である。
１，１’，１９，１９’，２０，２０’ シールド線 ２３，１７，１７’，２１，２１’ データバス ４，１４，２２ データアンプ ５，１３，２３ データバススイッチ ６ ワード線 ７ メモリセル ８，１２ センスアンプ ＤＧ，１０，２５ デジット線対
Claims (3)
- 【請求項１】 メモリセルから読み出されたデータを差
動型データアンプに伝達する相補型データバスで構成さ
れる半導体記憶装置のデータバス構成において、前記デ
ータバスの両側にシールド配線を設け該シールド配線を
接地線および電源線のいずれか一方に接続したことを特
徴とする半導体記憶装置のデータバス構成。 - 【請求項２】 上記差動型データアンプは電流センス型
データアンプである請求項１記載の半導体記憶装置のデ
ータバス構成。 - 【請求項３】 上記相補型データバスはデータバススイ
ッチを介して相補型デジット線に接続されており、相補
型デジット線上の電圧差に応じてデータバススイッチが
相補型データバス上の電圧を変動させる請求項１記載の
半導体記憶装置のデータバス構成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3337632A JPH05151776A (ja) | 1991-11-26 | 1991-11-26 | 半導体記憶装置のデータバス構成 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3337632A JPH05151776A (ja) | 1991-11-26 | 1991-11-26 | 半導体記憶装置のデータバス構成 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05151776A true JPH05151776A (ja) | 1993-06-18 |
Family
ID=18310487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3337632A Pending JPH05151776A (ja) | 1991-11-26 | 1991-11-26 | 半導体記憶装置のデータバス構成 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05151776A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6128347A (en) * | 1996-09-10 | 2000-10-03 | Nec Corporation | Signal transmission circuit with protection line driven with signal having same phase as transmission signal |
| US6392942B2 (en) | 1999-12-27 | 2002-05-21 | Mitsubisishi Denki Kabushiki Kaisha | Semiconductor memory device having a multi-layer interconnection structure suitable for merging with logic |
| JP2005340857A (ja) * | 2005-08-05 | 2005-12-08 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| JP2006013537A (ja) * | 2005-08-05 | 2006-01-12 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| US7002866B2 (en) | 2001-11-20 | 2006-02-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device |
| US7032066B2 (en) | 2001-09-20 | 2006-04-18 | Renesas Technology Corp. | Semiconductor memory unit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04252494A (ja) * | 1991-01-28 | 1992-09-08 | Hitachi Ltd | 半導体記憶装置 |
-
1991
- 1991-11-26 JP JP3337632A patent/JPH05151776A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04252494A (ja) * | 1991-01-28 | 1992-09-08 | Hitachi Ltd | 半導体記憶装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6128347A (en) * | 1996-09-10 | 2000-10-03 | Nec Corporation | Signal transmission circuit with protection line driven with signal having same phase as transmission signal |
| US6392942B2 (en) | 1999-12-27 | 2002-05-21 | Mitsubisishi Denki Kabushiki Kaisha | Semiconductor memory device having a multi-layer interconnection structure suitable for merging with logic |
| US7032066B2 (en) | 2001-09-20 | 2006-04-18 | Renesas Technology Corp. | Semiconductor memory unit |
| US7002866B2 (en) | 2001-11-20 | 2006-02-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device |
| JP2005340857A (ja) * | 2005-08-05 | 2005-12-08 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| JP2006013537A (ja) * | 2005-08-05 | 2006-01-12 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| JP4509887B2 (ja) * | 2005-08-05 | 2010-07-21 | パナソニック株式会社 | 半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4831287A (en) | Latching sense amplifier | |
| US5719531A (en) | Data transmission circuit, data line driving circuit, amplifying circuit, semiconductor integrated circuit, and semiconductor memory | |
| JP3825338B2 (ja) | メモリ装置の入出力ライン感知増幅器 | |
| KR100266528B1 (ko) | 반도체메모리디바이스 | |
| JP2011065690A (ja) | 半導体装置及び半導体装置を含む情報処理システム | |
| US5477497A (en) | Semiconductor memory device | |
| JPH05151776A (ja) | 半導体記憶装置のデータバス構成 | |
| JP2756797B2 (ja) | Ｆｅｔセンス・アンプ | |
| JPH0528767A (ja) | 副入出力線を有するデータ伝送回路 | |
| KR100335275B1 (ko) | 센스앰프 구동 제어장치 | |
| JPH0462437B2 (ja) | ||
| JP2001256789A (ja) | 半導体集積回路 | |
| US6407580B1 (en) | Latch sense amplifier circuit with an improved next stage buffer | |
| US5384503A (en) | SRAM with current-mode read data path | |
| CN115050404A (zh) | 基于可变电容的单端灵敏放大电路 | |
| US5929659A (en) | Circuit and process for sensing data | |
| EP0393027B1 (en) | Sense amplifier | |
| US6002626A (en) | Method and apparatus for memory cell array boost amplifier | |
| JP3346044B2 (ja) | センスアンプ | |
| JP2000003600A (ja) | 半導体記憶装置および半導体集積回路 | |
| US5943274A (en) | Method and apparatus for amplifying a signal to produce a latched digital signal | |
| JP2853591B2 (ja) | スタティックｒａｍ | |
| KR100294650B1 (ko) | 감지증폭기 | |
| KR20030058254A (ko) | 클럭드 감지증폭기와 래치를 구비한 반도체 소자 | |
| US6529419B2 (en) | Apparatus for varying data input/output path in semiconductor memory device |