JPH05151587A - 自動制御装置 - Google Patents
自動制御装置Info
- Publication number
- JPH05151587A JPH05151587A JP31572391A JP31572391A JPH05151587A JP H05151587 A JPH05151587 A JP H05151587A JP 31572391 A JP31572391 A JP 31572391A JP 31572391 A JP31572391 A JP 31572391A JP H05151587 A JPH05151587 A JP H05151587A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- disturbance
- output
- focus
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Moving Of The Head To Find And Align With The Track (AREA)
- Optical Recording Or Reproduction (AREA)
Abstract
(57)【要約】
【目的】 振動等による外乱等があっても正しく利得調
整され、かつ安定な自動制御装置を提供することを目的
とする。 【構成】 制御系に特定の周波数の外乱を加える外乱回
路９と、外乱の加算点前後の信号の和信号と外乱回路９
からの外乱信号を乗算する乗算器１０から構成され、外
乱波形に台形波を用いた自動制御装置。 【効果】 振動等の外乱があっても、自動的に正しく、
かつ安定に利得調整されるので、利得調整のための半固
定抵抗がなくなり、製造工程における調整が不要とな
る。
整され、かつ安定な自動制御装置を提供することを目的
とする。 【構成】 制御系に特定の周波数の外乱を加える外乱回
路９と、外乱の加算点前後の信号の和信号と外乱回路９
からの外乱信号を乗算する乗算器１０から構成され、外
乱波形に台形波を用いた自動制御装置。 【効果】 振動等の外乱があっても、自動的に正しく、
かつ安定に利得調整されるので、利得調整のための半固
定抵抗がなくなり、製造工程における調整が不要とな
る。
Description
【０００１】
【産業上の利用分野】本発明は、例えば光学式再生装置
のフォーカス制御やトラッキング制御等に使用される自
動制御装置に関するものである。
のフォーカス制御やトラッキング制御等に使用される自
動制御装置に関するものである。
【０００２】
【従来の技術】近年、例えば光学式再生装置でフォーカ
ス制御、トラッキング制御を用いているように自動制御
装置を応用した機器が広く用いられるようになってき
た。これらはセンサーやアクチュエータ等を含むもので
あって、その利得ばらつきが大きく生産工程において調
整していた。しかし、その調整コストや調整の経時変化
が問題となっており、特開 昭６１−１８２１０８で自
動的に利得を調整する手段が示されている。
ス制御、トラッキング制御を用いているように自動制御
装置を応用した機器が広く用いられるようになってき
た。これらはセンサーやアクチュエータ等を含むもので
あって、その利得ばらつきが大きく生産工程において調
整していた。しかし、その調整コストや調整の経時変化
が問題となっており、特開 昭６１−１８２１０８で自
動的に利得を調整する手段が示されている。
【０００３】以下図面を参照しながら、上述した従来の
自動制御装置の一例について説明する。
自動制御装置の一例について説明する。
【０００４】図２は従来の自動制御装置のゲイン検出器
のブロック図を示すものである。図２において、２１は
被測定増幅器であり、２３は外乱加算器である。被測定
増幅器２１の出力は外乱加算器２３を介して再び自らの
入力に帰っており閉ループを構成している。２４は外乱
を発生させるオシレータであり、外乱加算器の入力に接
続されている。２５は信号加算器であり、外乱加算器の
入力信号（被測定増幅器２１の出力）および出力信号を
加算するよう結線される。２２はＥＸ−ＯＲで作られた
位相比較器であり、信号加算器２５の出力信号と外乱信
号との位相比較するように結線される。位相比較器２２
の出力がゲイン検出器の出力となる。
のブロック図を示すものである。図２において、２１は
被測定増幅器であり、２３は外乱加算器である。被測定
増幅器２１の出力は外乱加算器２３を介して再び自らの
入力に帰っており閉ループを構成している。２４は外乱
を発生させるオシレータであり、外乱加算器の入力に接
続されている。２５は信号加算器であり、外乱加算器の
入力信号（被測定増幅器２１の出力）および出力信号を
加算するよう結線される。２２はＥＸ−ＯＲで作られた
位相比較器であり、信号加算器２５の出力信号と外乱信
号との位相比較するように結線される。位相比較器２２
の出力がゲイン検出器の出力となる。
【０００５】被測定増幅器２１のゲインをＡとし、外乱
信号をＸとすると、外乱加算器２３の入力信号（被測定
増幅器２１の出力）Ｙ１および出力信号Ｙ２は各々 Ｙ１＝−Ａ／（１＋Ａ）＊Ｘ Ｙ２＝１／（１＋Ａ）＊Ｘ となる。従って、信号加算器の出力Ｙは Ｙ＝Ｙ１＋Ｙ２＝（１−Ａ）／（１＋Ａ）＊Ｘ となる。
信号をＸとすると、外乱加算器２３の入力信号（被測定
増幅器２１の出力）Ｙ１および出力信号Ｙ２は各々 Ｙ１＝−Ａ／（１＋Ａ）＊Ｘ Ｙ２＝１／（１＋Ａ）＊Ｘ となる。従って、信号加算器の出力Ｙは Ｙ＝Ｙ１＋Ｙ２＝（１−Ａ）／（１＋Ａ）＊Ｘ となる。
【０００６】図３において、３１はベクトル１、３２は
ベクトルＡ、３３はベクトル（−Ａ）である。３５はベ
クトル（１＋Ａ）、３６はベクトル（１−Ａ）である。
ベクトル３５はベクトル３１およびベクトル３２等で構
成されるひし形の対角線であり、ベクトル３６はベクト
ル３１およびベクトル３３等で構成されるひし形の対角
線であることは明白である。従って、ベクトル３５と３
６のなす角は９０度となる。
ベクトルＡ、３３はベクトル（−Ａ）である。３５はベ
クトル（１＋Ａ）、３６はベクトル（１−Ａ）である。
ベクトル３５はベクトル３１およびベクトル３２等で構
成されるひし形の対角線であり、ベクトル３６はベクト
ル３１およびベクトル３３等で構成されるひし形の対角
線であることは明白である。従って、ベクトル３５と３
６のなす角は９０度となる。
【０００７】図４において、（ａ）はオシレータ２４の
出力で、（ｂ）は信号加算器２５の出力で、（ｃ）は
（ａ）をデジタル化したもので、（ｄ）は（ｂ）をデジ
タル化したもので、（ｅ）は（ｃ）と（ｄ）のＥＸ−Ｏ
Ｒをとったもので位相比較器２２の出力である。
出力で、（ｂ）は信号加算器２５の出力で、（ｃ）は
（ａ）をデジタル化したもので、（ｄ）は（ｂ）をデジ
タル化したもので、（ｅ）は（ｃ）と（ｄ）のＥＸ−Ｏ
Ｒをとったもので位相比較器２２の出力である。
【０００８】（Ａ）は正常にゲイン検出が行われている
ときの動作であり、（ｅ）は正しく位相比較された波形
となる。
ときの動作であり、（ｅ）は正しく位相比較された波形
となる。
【０００９】また、オシレータ２４の出力波形は（ａ）
のように三角波が用いられている。これは、外乱信号は
周波数の精度が必要なため基準クロックを分周して作ら
れるが、矩形波では高調波成分が多く、正弦波は基準ク
ロックの分周では作れないため、高調波成分が比較的少
ない三角波が用いられている。
のように三角波が用いられている。これは、外乱信号は
周波数の精度が必要なため基準クロックを分周して作ら
れるが、矩形波では高調波成分が多く、正弦波は基準ク
ロックの分周では作れないため、高調波成分が比較的少
ない三角波が用いられている。
【００１０】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来の自動制御装置は、振動等の外乱が加わると正
常に調整されないという問題点を有していた。
うな従来の自動制御装置は、振動等の外乱が加わると正
常に調整されないという問題点を有していた。
【００１１】図４において、（Ｂ）は外乱が加わってい
るときの動作である。（ｂ）において破線は振動等の外
乱、実線は信号加算器２５の出力でオシレータ２４の出
力と振動による外乱の両方で揺すられている。それをデ
ジタル化すると、（ｄ）のような波形となり、（ｅ）の
ように正しく位相比較されていない状態となる。
るときの動作である。（ｂ）において破線は振動等の外
乱、実線は信号加算器２５の出力でオシレータ２４の出
力と振動による外乱の両方で揺すられている。それをデ
ジタル化すると、（ｄ）のような波形となり、（ｅ）の
ように正しく位相比較されていない状態となる。
【００１２】また、オシレータ２４による外乱は三角波
なので、正弦波に比べて波高値が大きいため、制御が不
安定になり易い。
なので、正弦波に比べて波高値が大きいため、制御が不
安定になり易い。
【００１３】本発明は、上記従来の問題点に鑑み、振動
による外乱等があっても正しく利得調整され、かつ安定
な自動制御装置を提供することを目的としてなされたも
のである。
による外乱等があっても正しく利得調整され、かつ安定
な自動制御装置を提供することを目的としてなされたも
のである。
【００１４】
【課題を解決するための手段】上記課題を解決するため
に本発明の自動制御装置は、位相比較器に乗算器を用
い、外乱回路の出力波形を台形波にしたものである。
に本発明の自動制御装置は、位相比較器に乗算器を用
い、外乱回路の出力波形を台形波にしたものである。
【００１５】
【作用】本発明は上記した構成によって、振動等による
外乱があっても、正しく自動的に利得が調整されるの
で、利得調整のための半固定抵抗がなくなり製造工程に
おける調整が不要となり、かつ自動調整中も安定に制御
できることとなる。
外乱があっても、正しく自動的に利得が調整されるの
で、利得調整のための半固定抵抗がなくなり製造工程に
おける調整が不要となり、かつ自動調整中も安定に制御
できることとなる。
【００１６】
【実施例】以下本発明自動制御装置の実施例について、
図１、図５〜図９を参照しながら詳細に説明する。
図１、図５〜図９を参照しながら詳細に説明する。
【００１７】図１は本発明の第１の実施例における自動
制御装置のブロック図である。図１において、１はディ
スク、２は光学ヘッド、３はディスクを回転させるスピ
ンドルモータ、４はフォーカス誤差検出回路、５は外乱
を加算するための加算器、６は利得調整手段、７はフォ
ーカス制御系に位相余裕を与えて安定に制御するための
位相補償回路、８は光学ヘッドをフォーカス方向に駆動
する駆動回路、９は外乱回路、１０は乗算器、１１は低
域通過フィルタ、１２はコンパレータ、１３はＵＰ／Ｄ
ＯＷＮカウンタ、１４は完了信号発生回路、１５はラッ
チで構成された記憶手段、１６はマイクロコンピュータ
等で構成される論理装置である。
制御装置のブロック図である。図１において、１はディ
スク、２は光学ヘッド、３はディスクを回転させるスピ
ンドルモータ、４はフォーカス誤差検出回路、５は外乱
を加算するための加算器、６は利得調整手段、７はフォ
ーカス制御系に位相余裕を与えて安定に制御するための
位相補償回路、８は光学ヘッドをフォーカス方向に駆動
する駆動回路、９は外乱回路、１０は乗算器、１１は低
域通過フィルタ、１２はコンパレータ、１３はＵＰ／Ｄ
ＯＷＮカウンタ、１４は完了信号発生回路、１５はラッ
チで構成された記憶手段、１６はマイクロコンピュータ
等で構成される論理装置である。
【００１８】以上のように構成された自動制御装置につ
いて、以下その動作について説明する。
いて、以下その動作について説明する。
【００１９】まずディスク１はスピンドルモータ３によ
って回転制御され、光学ヘッド２はフォーカス誤差検出
回路４、加算器５、利得調整手段６、位相補償回路７、
駆動回路８で構成されたフォーカス制御回路によってデ
ィスク１の信号面に焦点を結ぶよう制御される。そし
て、フォーカス利得調整時に、外乱回路９によって加算
器５を経由してフォーカス制御回路に外乱が注入されて
フォーカスが揺すられる。そして、その結果フォーカス
誤差検出回路４からは外乱成分が検出され、フォーカス
誤差検出回路４の出力と加算器５の出力が乗算器１０の
中で加算され、外乱回路９の出力と乗算され、乗算器１
０の出力は低域通過フィルタ１１で平均化され、コンパ
レータ１２に入力される。コンパレータ１２は正と負の
２つの敷居値を持つ２つのコンパレータで、その入力値
が負の敷居値よりも小さいときにはＵＰ／ＤＯＷＮカウ
ンター１３はＵＰカウントし、正の敷居値よりも大きい
ときにはＤＯＷＮカウントして、ラッチで構成された記
憶手段１５に送られる。ＵＰ／ＤＯＷＮカウンター１３
が一定時間動かないと完了信号発生回路１４から調整完
了信号を発生して、論理装置１６がその信号を受け取る
とラッチを閉じて記憶手段１５に記憶され、フォーカス
利得調整を終了する。
って回転制御され、光学ヘッド２はフォーカス誤差検出
回路４、加算器５、利得調整手段６、位相補償回路７、
駆動回路８で構成されたフォーカス制御回路によってデ
ィスク１の信号面に焦点を結ぶよう制御される。そし
て、フォーカス利得調整時に、外乱回路９によって加算
器５を経由してフォーカス制御回路に外乱が注入されて
フォーカスが揺すられる。そして、その結果フォーカス
誤差検出回路４からは外乱成分が検出され、フォーカス
誤差検出回路４の出力と加算器５の出力が乗算器１０の
中で加算され、外乱回路９の出力と乗算され、乗算器１
０の出力は低域通過フィルタ１１で平均化され、コンパ
レータ１２に入力される。コンパレータ１２は正と負の
２つの敷居値を持つ２つのコンパレータで、その入力値
が負の敷居値よりも小さいときにはＵＰ／ＤＯＷＮカウ
ンター１３はＵＰカウントし、正の敷居値よりも大きい
ときにはＤＯＷＮカウントして、ラッチで構成された記
憶手段１５に送られる。ＵＰ／ＤＯＷＮカウンター１３
が一定時間動かないと完了信号発生回路１４から調整完
了信号を発生して、論理装置１６がその信号を受け取る
とラッチを閉じて記憶手段１５に記憶され、フォーカス
利得調整を終了する。
【００２０】以上のような自動制御装置の各部の詳細を
説明する。図５は加算器５と乗算器１０の具体的実施例
であり、５１は加算器５の入力端子、５２は外乱回路９
の出力が入力される乗算器１０の入力端子、５３は演算
増幅器、５４は乗算器１０の出力端子、Ｒ５１〜Ｒ５５
は抵抗、Ｑ５１〜Ｑ６６はトランジスタ、Ｉ５１〜Ｉ５
２は定電流源である。
説明する。図５は加算器５と乗算器１０の具体的実施例
であり、５１は加算器５の入力端子、５２は外乱回路９
の出力が入力される乗算器１０の入力端子、５３は演算
増幅器、５４は乗算器１０の出力端子、Ｒ５１〜Ｒ５５
は抵抗、Ｑ５１〜Ｑ６６はトランジスタ、Ｉ５１〜Ｉ５
２は定電流源である。
【００２１】以上のように構成された加算器５と乗算器
１０の動作を以下説明する。入力端子５１と５５の入力
はＲ５１とＲ５２を通して演算増幅器５３とＲ５３で加
算器を構成し、Ｑ５１、Ｑ５２、Ｒ５４、Ｉ５１、Ｉ５
２は利得がＲ５４で低く押さえられた差動増幅器を構成
し、そのそれぞれの入力に入力端子５１と演算増幅器５
３の出力が入力される。Ｒ５１とＲ５３は同じ値であ
り、演算増幅器５３は利得１の反転増幅器になってお
り、その反転出力が差動入力されるので、結果的には外
乱の加算点前後の信号の和信号が乗算器の一端に入力さ
れたことになる。
１０の動作を以下説明する。入力端子５１と５５の入力
はＲ５１とＲ５２を通して演算増幅器５３とＲ５３で加
算器を構成し、Ｑ５１、Ｑ５２、Ｒ５４、Ｉ５１、Ｉ５
２は利得がＲ５４で低く押さえられた差動増幅器を構成
し、そのそれぞれの入力に入力端子５１と演算増幅器５
３の出力が入力される。Ｒ５１とＲ５３は同じ値であ
り、演算増幅器５３は利得１の反転増幅器になってお
り、その反転出力が差動入力されるので、結果的には外
乱の加算点前後の信号の和信号が乗算器の一端に入力さ
れたことになる。
【００２２】次に、Ｑ５３とＱ５５およびＱ５４とＱ５
６はミラー回路を構成しており、Ｑ５１とＱ５２の差動
増幅器の出力電流をＶＣＣからの電流に変換し、Ｑ５７
とＱ５８およびＱ５９とＱ６０の差動増幅器のエミッタ
ー電流として供給している。そのふたつの差動増幅器の
それぞれのベースは共通に接続されて一端はＶＲＥＦ
へ、他端は入力端子５２に接続され、コレクターは接続
されたベースと逆のトランジスターが互いに接続され、
その出力電流はＱ６１とＱ６３およびＱ６２とＱ６４で
構成されたミラー回路で電流を反転される。Ｑ６４のコ
レクター電流はさらにＱ６５とＱ６６によるミラー回路
で反転され、Ｑ６３のコレクター電流とプッシュプルさ
れ、Ｒ５５で電圧変換されて出力端子５４に出力され
る。
６はミラー回路を構成しており、Ｑ５１とＱ５２の差動
増幅器の出力電流をＶＣＣからの電流に変換し、Ｑ５７
とＱ５８およびＱ５９とＱ６０の差動増幅器のエミッタ
ー電流として供給している。そのふたつの差動増幅器の
それぞれのベースは共通に接続されて一端はＶＲＥＦ
へ、他端は入力端子５２に接続され、コレクターは接続
されたベースと逆のトランジスターが互いに接続され、
その出力電流はＱ６１とＱ６３およびＱ６２とＱ６４で
構成されたミラー回路で電流を反転される。Ｑ６４のコ
レクター電流はさらにＱ６５とＱ６６によるミラー回路
で反転され、Ｑ６３のコレクター電流とプッシュプルさ
れ、Ｒ５５で電圧変換されて出力端子５４に出力され
る。
【００２３】この乗算器は加算器からの入力に対しては
Ｒ５４の効果により利得が低いが、入力端子５２からの
入力に対しては利得が高くほとんどコンパレータ動作す
る。
Ｒ５４の効果により利得が低いが、入力端子５２からの
入力に対しては利得が高くほとんどコンパレータ動作す
る。
【００２４】次に乗算器１０の動作を図６を用いて説明
する。図６において、（ａ）は外乱回路９の出力で、
（ｂ）は加算器５による外乱加算前後の和信号で、
（ｅ）は（ａ）と（ｂ）を乗算器を通したもので（ａ）
からの利得が高いため（ａ）からの入力は（ａ）の符号
によって（ｂ）を素通しするか反転するかの符号だけの
乗算になっており、乗算器は位相比較器として動作して
いる。
する。図６において、（ａ）は外乱回路９の出力で、
（ｂ）は加算器５による外乱加算前後の和信号で、
（ｅ）は（ａ）と（ｂ）を乗算器を通したもので（ａ）
からの利得が高いため（ａ）からの入力は（ａ）の符号
によって（ｂ）を素通しするか反転するかの符号だけの
乗算になっており、乗算器は位相比較器として動作して
いる。
【００２５】また、（Ａ）は正常にゲイン検出が行われ
ているときの動作であり、（Ｂ）は外乱が加わっている
ときの動作である。（ｂ）において破線は振動等の外
乱、実線は外乱回路９と振動による外乱の両方で揺すら
れた時の波形で、（ａ）と（ｂ）を乗算器を通すと
（ｅ）のように正しく位相比較された信号が出力され
る。従って、本実施例によれば、振動による外乱等があ
っても正しく利得調整される。
ているときの動作であり、（Ｂ）は外乱が加わっている
ときの動作である。（ｂ）において破線は振動等の外
乱、実線は外乱回路９と振動による外乱の両方で揺すら
れた時の波形で、（ａ）と（ｂ）を乗算器を通すと
（ｅ）のように正しく位相比較された信号が出力され
る。従って、本実施例によれば、振動による外乱等があ
っても正しく利得調整される。
【００２６】次に、本実施例の論理装置１６の動作を図
７で詳しく説明する。まず電源が入ってスタートする
と、ステップ７１でフォーカス制御とトラッキング制御
をＯＮし、次ぎにステップ７２で外乱回路９の外乱発生
をＯＮし、ステップ７３で記憶手段１５のラッチを開
き、ＵＰ／ＤＯＷＮカウンタ１３の出力で利得調整回路
６の利得値を変えられるようにする。それからステップ
７４で調整信号発生回路１４から調整完了信号が発せら
れるのを待つ。調整完了するとステップ７５で記憶手段
１５のラッチを閉じて利得の調整値を記憶手段１５に記
憶する。そしてステップ７６で外乱回路９の外乱発生を
ＯＦＦし、次のステップに進む。（例えば１曲目にアク
セスして、演奏開始する。） 図８は本発明における外乱回路９の実施例である。図８
において、８１は基準クロック発生装置、８２〜８４は
Ｄ−フリップフロップ（以下Ｄ−ＦＦと略す。）、８５
〜８６はＡＮＤゲート（以下ＡＮＤと略す。）、８７は
トランスファーゲート、Ｒ８１〜Ｒ８２は抵抗、Ｃ８１
はコンデンサー、８８は出力端子である。
７で詳しく説明する。まず電源が入ってスタートする
と、ステップ７１でフォーカス制御とトラッキング制御
をＯＮし、次ぎにステップ７２で外乱回路９の外乱発生
をＯＮし、ステップ７３で記憶手段１５のラッチを開
き、ＵＰ／ＤＯＷＮカウンタ１３の出力で利得調整回路
６の利得値を変えられるようにする。それからステップ
７４で調整信号発生回路１４から調整完了信号が発せら
れるのを待つ。調整完了するとステップ７５で記憶手段
１５のラッチを閉じて利得の調整値を記憶手段１５に記
憶する。そしてステップ７６で外乱回路９の外乱発生を
ＯＦＦし、次のステップに進む。（例えば１曲目にアク
セスして、演奏開始する。） 図８は本発明における外乱回路９の実施例である。図８
において、８１は基準クロック発生装置、８２〜８４は
Ｄ−フリップフロップ（以下Ｄ−ＦＦと略す。）、８５
〜８６はＡＮＤゲート（以下ＡＮＤと略す。）、８７は
トランスファーゲート、Ｒ８１〜Ｒ８２は抵抗、Ｃ８１
はコンデンサー、８８は出力端子である。
【００２７】外乱波形は正弦波が望ましいが、基準クロ
ックを用いて安定に発生させることは難しいので、高調
波成分の少ない台形波を発生させると例えば発生させ易
い三角波に比べて振幅が小さくできるのでフォーカス制
御系に外乱を加えても安定に制御することができるもの
である。
ックを用いて安定に発生させることは難しいので、高調
波成分の少ない台形波を発生させると例えば発生させ易
い三角波に比べて振幅が小さくできるのでフォーカス制
御系に外乱を加えても安定に制御することができるもの
である。
【００２８】図９は図８の外乱回路のタイミングチャー
トで、ＣＬＫは基準クロック発生装置８１の出力波形、
Ｑ１はＤ−ＦＦ８２の出力波形、Ｑ２はＤ−ＦＦ８３の
出力波形、Ｑ３はＤ−ＦＦ８４の出力波形、ＯＵＴは出
力端子８８の出力波形である。
トで、ＣＬＫは基準クロック発生装置８１の出力波形、
Ｑ１はＤ−ＦＦ８２の出力波形、Ｑ２はＤ−ＦＦ８３の
出力波形、Ｑ３はＤ−ＦＦ８４の出力波形、ＯＵＴは出
力端子８８の出力波形である。
【００２９】以上のように構成した外乱回路１８の動作
を、以下図８、図９を用いて説明する。まず、基準クロ
ック発生装置８１は安定した発振子を分周してクロック
を発生させ、Ｄ−ＦＦ８２、Ｄ−ＦＦ８３、ＡＮＤ８
５、ＡＮＤ８６で１／３分周し、Ｄ−ＦＦ８４で更に１
／２分周し、Ｑ２で制御されＱ３を出力するトランスフ
ァーゲート８７を介してＲ８１とＣ８１で台形波を発生
させる。Ｒ８２は一端は出力端子８８に、他端は基準電
位に接続され、出力端子８８の平均電位が基準電位から
ずれないようにするものである。
を、以下図８、図９を用いて説明する。まず、基準クロ
ック発生装置８１は安定した発振子を分周してクロック
を発生させ、Ｄ−ＦＦ８２、Ｄ−ＦＦ８３、ＡＮＤ８
５、ＡＮＤ８６で１／３分周し、Ｄ−ＦＦ８４で更に１
／２分周し、Ｑ２で制御されＱ３を出力するトランスフ
ァーゲート８７を介してＲ８１とＣ８１で台形波を発生
させる。Ｒ８２は一端は出力端子８８に、他端は基準電
位に接続され、出力端子８８の平均電位が基準電位から
ずれないようにするものである。
【００３０】また、本実施例は光学式再生装置における
フォーカス制御装置について説明したが、トラッキング
制御装置においても同様な構成で実現でき、外乱回路９
や乗算器１０を共用してフォーカスとトラッキングと時
系列的に切り換えて使用することもできる。また光学式
再生装置以外の自動制御装置においても同様に使用する
ことができるのは言うまでもない。
フォーカス制御装置について説明したが、トラッキング
制御装置においても同様な構成で実現でき、外乱回路９
や乗算器１０を共用してフォーカスとトラッキングと時
系列的に切り換えて使用することもできる。また光学式
再生装置以外の自動制御装置においても同様に使用する
ことができるのは言うまでもない。
【００３１】また、本実施例は乗算器にアナログ乗算器
を用いたが、アナログ−デジタル変換後デジタル的に乗
算してもよい。またその乗算の外乱側は符号だけの乗算
であってもよい。
を用いたが、アナログ−デジタル変換後デジタル的に乗
算してもよい。またその乗算の外乱側は符号だけの乗算
であってもよい。
【００３２】
【発明の効果】以上のように本発明は、自動的に利得が
調整されるので、半固定抵抗がなくなり製造工程におけ
る調整が不要となる。また、外乱を加える自動調整中も
安定に制御することができる。
調整されるので、半固定抵抗がなくなり製造工程におけ
る調整が不要となる。また、外乱を加える自動調整中も
安定に制御することができる。
【図１】本発明の実施例における自動制御装置のブロッ
ク図である。
ク図である。
【図２】従来の自動制御装置のゲイン検出器のブロック
図である。
図である。
【図３】従来のゲイン検出器の動作説明図である。
【図４】従来の位相比較器の動作説明図である。
【図５】本発明の加算器と乗算器の具体的実施例であ
る。
る。
【図６】本発明の乗算器の動作説明図である。
【図７】本発明における論理装置１６の動作説明図であ
る。
る。
【図８】本発明における外乱回路９の具体的実施例であ
る。
る。
【図９】本発明における外乱回路９のタイミングチャー
トである。
トである。
５ 加算器 ９ 外乱回路 １０ 乗算器
Claims (2)
- 【請求項１】 制御系に特定の周波数の外乱を加える外
乱回路と、前記外乱の加算点前後の信号の和信号と前記
外乱回路からの外乱信号を乗算する乗算器を具備するこ
とを特徴とする自動制御装置。 - 【請求項２】 制御系に特定の周波数の台形波の外乱を
加える外乱回路と、前記外乱の加算点前後の信号の和信
号と前記外乱回路からの外乱信号を位相比較する位相比
較手段を具備することを特徴とする自動制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31572391A JPH05151587A (ja) | 1991-11-29 | 1991-11-29 | 自動制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31572391A JPH05151587A (ja) | 1991-11-29 | 1991-11-29 | 自動制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05151587A true JPH05151587A (ja) | 1993-06-18 |
Family
ID=18068762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31572391A Pending JPH05151587A (ja) | 1991-11-29 | 1991-11-29 | 自動制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05151587A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006072915A1 (en) * | 2005-01-10 | 2006-07-13 | Koninklijke Philips Electronics, N.V. | Gain adjusting method and apparatus for adjusting the signal gain of an optical disc pick-up |
| US7583568B2 (en) * | 2003-03-31 | 2009-09-01 | Clarion Co., Ltd. | Focus control device and method of adjusting focus gain prior to focus-servo operation |
-
1991
- 1991-11-29 JP JP31572391A patent/JPH05151587A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7583568B2 (en) * | 2003-03-31 | 2009-09-01 | Clarion Co., Ltd. | Focus control device and method of adjusting focus gain prior to focus-servo operation |
| WO2006072915A1 (en) * | 2005-01-10 | 2006-07-13 | Koninklijke Philips Electronics, N.V. | Gain adjusting method and apparatus for adjusting the signal gain of an optical disc pick-up |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4789976A (en) | Temperature compensation circuit for a delay circuit utilized in an FM detector | |
| JPS6225480A (ja) | デイザ−させられるレ−ザ角速度センサ | |
| JPH05151587A (ja) | 自動制御装置 | |
| JP2656288B2 (ja) | 位相検波回路 | |
| JPH1186309A (ja) | 光ディスク制御装置 | |
| JPH0734539Y2 (ja) | Ｐｌｌ回路 | |
| JP2002140819A (ja) | ジッタ検出回路および光ディスク記録再生装置 | |
| JP2685529B2 (ja) | ビット同期回路 | |
| JPS5948407B2 (ja) | 回転位相検出回路 | |
| JP3293322B2 (ja) | 超音波モータの駆動装置 | |
| KR100535162B1 (ko) | 기록/재생장치및기록매체회전제어방법 | |
| JPS583102A (ja) | 再生信号の時間軸補正装置 | |
| JPH01231516A (ja) | インバータ方式遅延線のデューティ補正回路 | |
| JP3616180B2 (ja) | 位相制御回路およびこれを用いるデジタルビデオテープ再生装置 | |
| JPH05268017A (ja) | クロック発生装置 | |
| JPS60171680A (ja) | デイジタルオ−デイオデイスク再生装置 | |
| JPH06268514A (ja) | 位相検波回路 | |
| JPH0896391A (ja) | 光ディスク装置のトラッキング制御装置 | |
| JP2940406B2 (ja) | 位相比較回路及びｐｌｌ回路 | |
| JPH03225675A (ja) | データ再生装置 | |
| JPH06284792A (ja) | モータ駆動回路 | |
| JPH11161972A (ja) | 情報記録再生装置および方法 | |
| JPH0581090B2 (ja) | ||
| JPH08288806A (ja) | 電圧制御可変位相回路および位相比較回路 | |
| JPH0349423A (ja) | クロック形成回路 |