JPH08288806A - 電圧制御可変位相回路および位相比較回路 - Google Patents
電圧制御可変位相回路および位相比較回路Info
- Publication number
- JPH08288806A JPH08288806A JP7085422A JP8542295A JPH08288806A JP H08288806 A JPH08288806 A JP H08288806A JP 7085422 A JP7085422 A JP 7085422A JP 8542295 A JP8542295 A JP 8542295A JP H08288806 A JPH08288806 A JP H08288806A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- signal
- input
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Synchronizing For Television (AREA)
- Pulse Circuits (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 位相制御を安定的に行える電圧制御可変位相
回路を提供する。 【構成】 信号の移相手段（Ｔｒ１、Ｃ２、Ｔｒ３）
と、この移相手段の入力信号と出力信号との位相差を検
出する位相比較手段（５）と、この移相比較手段の検出
結果に基づく帰還量を前記移相手段に帰還する（ここで
は、電界効果トランジスタＴｒ３のゲート電圧を制御す
る）制御手段（６）とを備え、帰還量を制御電圧（ｐｈ
ａｓｅ ｃｏｎｔ．）により外部から制御する。
回路を提供する。 【構成】 信号の移相手段（Ｔｒ１、Ｃ２、Ｔｒ３）
と、この移相手段の入力信号と出力信号との位相差を検
出する位相比較手段（５）と、この移相比較手段の検出
結果に基づく帰還量を前記移相手段に帰還する（ここで
は、電界効果トランジスタＴｒ３のゲート電圧を制御す
る）制御手段（６）とを備え、帰還量を制御電圧（ｐｈ
ａｓｅ ｃｏｎｔ．）により外部から制御する。
Description
【０００１】
【産業上の利用分野】本発明は、電圧制御可変位相回
路、特にビデオカメラの外部同期用のキャリアの位相調
整用として最適な電圧制御可変位相回路、およびこの電
圧制御可変位相回路の適用するのを好適とする位相比較
回路に関する。
路、特にビデオカメラの外部同期用のキャリアの位相調
整用として最適な電圧制御可変位相回路、およびこの電
圧制御可変位相回路の適用するのを好適とする位相比較
回路に関する。
【０００２】
【従来の技術】従来より、可変抵抗器を用いた可変位相
回路（移相回路）が良く知られている。
回路（移相回路）が良く知られている。
【０００３】この可変抵抗器を用いた可変位相回路（移
相回路）について、図６に基づいて簡単に説明する。
相回路）について、図６に基づいて簡単に説明する。
【０００４】連続一定周波数のデジタル信号Ｓｉｎは、
バンドパスフィルタ１で基本波のみを抜き出して波形成
型され、コンデンサＣ１、抵抗器Ｒ１、Ｒ２でバイアス
設定されたトランジスタＴｒ１のベースに入力される。
トランジスタＴｒ１のエミッタは抵抗器Ｒ４を介して接
地され、コレクタは抵抗器Ｒ３を介して電源に接続され
ている。
バンドパスフィルタ１で基本波のみを抜き出して波形成
型され、コンデンサＣ１、抵抗器Ｒ１、Ｒ２でバイアス
設定されたトランジスタＴｒ１のベースに入力される。
トランジスタＴｒ１のエミッタは抵抗器Ｒ４を介して接
地され、コレクタは抵抗器Ｒ３を介して電源に接続され
ている。
【０００５】また、トランジスタＴｒ１のエミッタは可
変抵抗器Ｒ５に接続され、可変抵抗器の他端はコンデン
サＣ２を介してトランジスタＴｒ１のコレクタに接続さ
れるとともに、トランジスタＴｒ２のベースに接続され
ている。トランジスタＴｒ２のエミッタは抵抗器Ｒ６を
介して接地され、コレクタは電源に接続されている。
変抵抗器Ｒ５に接続され、可変抵抗器の他端はコンデン
サＣ２を介してトランジスタＴｒ１のコレクタに接続さ
れるとともに、トランジスタＴｒ２のベースに接続され
ている。トランジスタＴｒ２のエミッタは抵抗器Ｒ６を
介して接地され、コレクタは電源に接続されている。
【０００６】このように、トランジスタＴｒ１、抵抗器
Ｒ３、Ｒ４、可変抵抗器Ｒ５、コンデンサＣ２で、可変
位相回路が構成され、トランジスタＴｒ２、抵抗器Ｒ６
でバッファが構成される。
Ｒ３、Ｒ４、可変抵抗器Ｒ５、コンデンサＣ２で、可変
位相回路が構成され、トランジスタＴｒ２、抵抗器Ｒ６
でバッファが構成される。
【０００７】この可変位相回路は、トランジスタＴｒ１
のベースと同位相のエミッタ出力信号と逆位相（１８０
°回転している位相）のコレクタ出力信号とが、コンデ
ンサＣ２と可変抵抗器Ｒ５に接続されているので、可変
抵抗器Ｒ５とコンデンサＣ２の過程をベクトル合成すれ
ばわかるように、可変抵抗器Ｒ５の値を変えることによ
って、位相を変えることができる。
のベースと同位相のエミッタ出力信号と逆位相（１８０
°回転している位相）のコレクタ出力信号とが、コンデ
ンサＣ２と可変抵抗器Ｒ５に接続されているので、可変
抵抗器Ｒ５とコンデンサＣ２の過程をベクトル合成すれ
ばわかるように、可変抵抗器Ｒ５の値を変えることによ
って、位相を変えることができる。
【０００８】この可変位相回路では、マニュアル操作に
よらなければ位相を変えることができないため、可変抵
抗器Ｒ５の替わりに電圧制御抵抗器である電界効果トラ
ンジスタを用いて、制御電圧により位相を変える電圧制
御可変位相回路が従来より用いられている。
よらなければ位相を変えることができないため、可変抵
抗器Ｒ５の替わりに電圧制御抵抗器である電界効果トラ
ンジスタを用いて、制御電圧により位相を変える電圧制
御可変位相回路が従来より用いられている。
【０００９】この電圧制御可変位相回路を図７に示す。
この回路は、図６の回路の可変抵抗器Ｒ５が電界効果ト
ランジスタＴｒ３に変わっただけである。
この回路は、図６の回路の可変抵抗器Ｒ５が電界効果ト
ランジスタＴｒ３に変わっただけである。
【００１０】電界効果トランジスタＴｒ３のソースはト
ランジスタＴｒ１のエミッタに接続され、電界効果トラ
ンジスタＴｒ３のドレインはコンデンサＣ２とトランジ
スタＴｒ２のベースに接続されている。電界効果トラン
ジスタＴｒ３のゲートには、抵抗器Ｒ７を介して制御電
圧Ｖｃｏｎｔが入力されている。
ランジスタＴｒ１のエミッタに接続され、電界効果トラ
ンジスタＴｒ３のドレインはコンデンサＣ２とトランジ
スタＴｒ２のベースに接続されている。電界効果トラン
ジスタＴｒ３のゲートには、抵抗器Ｒ７を介して制御電
圧Ｖｃｏｎｔが入力されている。
【００１１】電界効果トランジスタは、良く知られてい
るように、ゲート−ソース間の電位差によってソース−
ドレイン間の抵抗値が変わる。従って、制御電圧Ｖｃｏ
ｎｔを変えることによって、位相を変えることができ
る。
るように、ゲート−ソース間の電位差によってソース−
ドレイン間の抵抗値が変わる。従って、制御電圧Ｖｃｏ
ｎｔを変えることによって、位相を変えることができ
る。
【００１２】
【発明が解決しようとする課題】しかしながら、上記従
来例の電圧制御可変位相回路には次のような欠点があっ
た。
来例の電圧制御可変位相回路には次のような欠点があっ
た。
【００１３】トランジスタ（電界効果トランジスタ）の
抵抗値制御特性は感度が高く、少しの電位差で抵抗値が
大きく変わってしまう。また、トランジスタ個々の特性
のばらつきが大きい。さらには、トランジスタは温度依
存性が非常に高い。
抵抗値制御特性は感度が高く、少しの電位差で抵抗値が
大きく変わってしまう。また、トランジスタ個々の特性
のばらつきが大きい。さらには、トランジスタは温度依
存性が非常に高い。
【００１４】従って、実際の回路では、位相制御の安定
性が非常に悪くなるという欠点があった。
性が非常に悪くなるという欠点があった。
【００１５】本発明では、入力信号と制御された信号の
位相とを比較して、これを可変位相回路に帰還すること
によって、位相制御を安定的に行える電圧制御可変位相
回路を提供することを目的とする。
位相とを比較して、これを可変位相回路に帰還すること
によって、位相制御を安定的に行える電圧制御可変位相
回路を提供することを目的とする。
【００１６】また、この電圧制御可変位相回路に適用す
るのを好適とする位相比較回路を提供することを目的と
する。
るのを好適とする位相比較回路を提供することを目的と
する。
【００１７】
【課題を解決するための手段】本発明は、次のように構
成される。
成される。
【００１８】（１）信号の移相手段と、この移相手段の
入力信号と出力信号との位相差を検出する位相比較手段
と、この移相比較手段の検出結果に基づく帰還量を前記
移相手段に帰還する制御手段とを備えた電圧制御可変位
相回路。
入力信号と出力信号との位相差を検出する位相比較手段
と、この移相比較手段の検出結果に基づく帰還量を前記
移相手段に帰還する制御手段とを備えた電圧制御可変位
相回路。
【００１９】（２）制御手段は、帰還量を外部から制御
することが可能なものである上記（１）に記載の電圧制
御可変移相回路。
することが可能なものである上記（１）に記載の電圧制
御可変移相回路。
【００２０】（３）移相手段は、可変位相量を１８０°
以内とするものである上記（１）または（２）に記載の
電圧制御可変位相回路。
以内とするものである上記（１）または（２）に記載の
電圧制御可変位相回路。
【００２１】（４）移相手段の入力信号をクロック入力
とする第一のＤフリップフロップと、移相手段の出力信
号をクロック入力とする第二のＤフリップフロップと、
前記第一、第二のＤフリップフロップの非反転出力を入
力とする論理回路とを備え、前記第一のＤフリップフロ
ップの非反転出力を前記第一のＤフリップフロップのデ
ータ入力とし、前記第一のＤフリップフロップの非反転
出力を前記第二のＤフリップフロップのデータ入力とす
る位相比較回路。
とする第一のＤフリップフロップと、移相手段の出力信
号をクロック入力とする第二のＤフリップフロップと、
前記第一、第二のＤフリップフロップの非反転出力を入
力とする論理回路とを備え、前記第一のＤフリップフロ
ップの非反転出力を前記第一のＤフリップフロップのデ
ータ入力とし、前記第一のＤフリップフロップの非反転
出力を前記第二のＤフリップフロップのデータ入力とす
る位相比較回路。
【００２２】（５）位相比較手段は、上記（４）の位相
比較回路によるものである上記（１）ないし（３）のい
ずれかに記載の電圧制御可変位相回路。
比較回路によるものである上記（１）ないし（３）のい
ずれかに記載の電圧制御可変位相回路。
【００２３】
【作用】本発明の電圧制御可変位相回路では、移相手段
で位相を変えられた信号ともとの信号の位相差が位相比
較手段で検出され、制御手段でこの検出結果から帰還量
が定められて移相手段にこれを帰還する。
で位相を変えられた信号ともとの信号の位相差が位相比
較手段で検出され、制御手段でこの検出結果から帰還量
が定められて移相手段にこれを帰還する。
【００２４】特に、上記（２）の電圧制御可変位相回路
においては、制御手段で外部からの制御電圧などにより
帰還量を制御する。
においては、制御手段で外部からの制御電圧などにより
帰還量を制御する。
【００２５】また、本発明の位相比較回路では、上記の
ように構成したことにより、移相手段の入力信号と出力
信号の位相差を出力信号でのデューティー変化によって
ＤＣ成分の変化として取り出すことができ、位相比較が
できる。
ように構成したことにより、移相手段の入力信号と出力
信号の位相差を出力信号でのデューティー変化によって
ＤＣ成分の変化として取り出すことができ、位相比較が
できる。
【００２６】
（実施例１）以下、本発明の実施例１について図面に基
づいて説明する。
づいて説明する。
【００２７】図１は、実施例１の電圧制御可変位相回路
の回路構成図である。
の回路構成図である。
【００２８】この回路は、従来例の回路（図７）に、位
相比較器５と位相比較器の出力用フィルタ回路６が追加
されたものであり、従来例と同一箇所には同一符号を記
し、説明を省略する。
相比較器５と位相比較器の出力用フィルタ回路６が追加
されたものであり、従来例と同一箇所には同一符号を記
し、説明を省略する。
【００２９】位相比較器５は、コンデンサＣ３と抵抗器
Ｒ８と反転増幅器（または、インバータ）２と位相比較
回路３から構成されている。トランジスタＴｒ２のエミ
ッタから出力された連続の基本波は、コンデンサＣ３、
抵抗器Ｒ８、反転増幅器２で“１”，“０”のデジタル
信号（Ｂ）に変換され、位相比較回路３に入力される。
また、バンドパスフィルタ１を通過する前のデジタル信
号（Ａ）も、位相比較回路３に入力され、前記反転増幅
器２からの信号と位相比較を行う。位相比較回路３で
は、位相比較された後の位相誤差信号を出力し、フィル
タ回路６へ送る。
Ｒ８と反転増幅器（または、インバータ）２と位相比較
回路３から構成されている。トランジスタＴｒ２のエミ
ッタから出力された連続の基本波は、コンデンサＣ３、
抵抗器Ｒ８、反転増幅器２で“１”，“０”のデジタル
信号（Ｂ）に変換され、位相比較回路３に入力される。
また、バンドパスフィルタ１を通過する前のデジタル信
号（Ａ）も、位相比較回路３に入力され、前記反転増幅
器２からの信号と位相比較を行う。位相比較回路３で
は、位相比較された後の位相誤差信号を出力し、フィル
タ回路６へ送る。
【００３０】フィルタ回路６は、帰還ループ用のフィル
タとループゲインとを設定するとともに、外部からの位
相制御電圧を加算する役目を持っている。フィルタ回路
６は、図１に示すように構成されていて、位相比較回路
３の出力は抵抗器９を経てオペアンプで構成される差動
増幅器４の負入力端子に入力されている。差動増幅器４
の出力は、コンデンサＣ４を経て差動増幅器４の負入力
に接続されており、抵抗器Ｒ９とコンデンサＣ４とでル
ープフィルタを構成している。また、差動増幅器４の出
力は、抵抗器Ｒ７を経て電界効果トランジスタＴｒ３の
ゲートに入力されており、トランジスタＴｒ１、抵抗器
Ｒ３、Ｒ４、可変抵抗器Ｒ５、コンデンサＣ２で構成さ
れる可変位相回路と、トランジスタＴｒ２、抵抗器Ｒ６
で構成されるバッファと、位相比較器５とでループが構
成される。また、差動増幅器４の正入力には、外部から
の位相制御電圧（ｐｈａｓｅ ｃｏｎｔ．）が入力さ
れ、差動増幅器４の出力電圧のＤＣ成分を可変してい
る。
タとループゲインとを設定するとともに、外部からの位
相制御電圧を加算する役目を持っている。フィルタ回路
６は、図１に示すように構成されていて、位相比較回路
３の出力は抵抗器９を経てオペアンプで構成される差動
増幅器４の負入力端子に入力されている。差動増幅器４
の出力は、コンデンサＣ４を経て差動増幅器４の負入力
に接続されており、抵抗器Ｒ９とコンデンサＣ４とでル
ープフィルタを構成している。また、差動増幅器４の出
力は、抵抗器Ｒ７を経て電界効果トランジスタＴｒ３の
ゲートに入力されており、トランジスタＴｒ１、抵抗器
Ｒ３、Ｒ４、可変抵抗器Ｒ５、コンデンサＣ２で構成さ
れる可変位相回路と、トランジスタＴｒ２、抵抗器Ｒ６
で構成されるバッファと、位相比較器５とでループが構
成される。また、差動増幅器４の正入力には、外部から
の位相制御電圧（ｐｈａｓｅ ｃｏｎｔ．）が入力さ
れ、差動増幅器４の出力電圧のＤＣ成分を可変してい
る。
【００３１】上記ループ（負帰還ループ）は、基準とな
る信号（Ａ）と位相制御された信号（Ｂ）とを比べて、
両者のいそう誤差が一定になるように構成されているた
め、位相制御の安定度が格段に向上する。
る信号（Ａ）と位相制御された信号（Ｂ）とを比べて、
両者のいそう誤差が一定になるように構成されているた
め、位相制御の安定度が格段に向上する。
【００３２】また、差動増幅器４の正入力への制御電圧
を変えることによって、前記ループの目標位相誤差を変
えることが可能となり、電圧制御によって位相を安定に
可変することが可能となる。
を変えることによって、前記ループの目標位相誤差を変
えることが可能となり、電圧制御によって位相を安定に
可変することが可能となる。
【００３３】なお、位相制御された信号の出力は、基本
波の状態で出力する場合は、トランジスタＴｒ２のエミ
ッタ出力Ｓｏｕｔであり、デジタル信号で出力する場合
は、反転増幅器２の出力Ｓｏｕｔ２（信号（Ｂ））であ
る。
波の状態で出力する場合は、トランジスタＴｒ２のエミ
ッタ出力Ｓｏｕｔであり、デジタル信号で出力する場合
は、反転増幅器２の出力Ｓｏｕｔ２（信号（Ｂ））であ
る。
【００３４】次に、位相比較回路３の構成例を図２に基
づいて説明する。
づいて説明する。
【００３５】ここで、位相比較回路３は、Ｄフリップフ
ロップ３１、３２と、ＡＮＤ回路３３で構成されてい
る。位相比較用の一方の信号（バンドパスフィルタ１を
通過する前の信号）（Ａ）は、Ｄフリップフロップ３１
のクロック入力に入力されている。Ｄフリップフロップ
３１の反転出力はフリップフロップ３１のデータ入力
（Ｄ入力）に入力されている。Ｄフリップフロップ３１
の非反転出力は、Ｄフリップフロップ３２のＤ入力とＡ
ＮＤ回路３３の一方の入力端子に入力されている。Ｄフ
リップフロップ３２のクロック入力には、位相比較用の
他方の入力信号（Ｂ）が入力されており、Ｄフリップフ
ロップ３２の非反転出力は、ＡＮＤ回路２２の他方の入
力端子に入力されている。
ロップ３１、３２と、ＡＮＤ回路３３で構成されてい
る。位相比較用の一方の信号（バンドパスフィルタ１を
通過する前の信号）（Ａ）は、Ｄフリップフロップ３１
のクロック入力に入力されている。Ｄフリップフロップ
３１の反転出力はフリップフロップ３１のデータ入力
（Ｄ入力）に入力されている。Ｄフリップフロップ３１
の非反転出力は、Ｄフリップフロップ３２のＤ入力とＡ
ＮＤ回路３３の一方の入力端子に入力されている。Ｄフ
リップフロップ３２のクロック入力には、位相比較用の
他方の入力信号（Ｂ）が入力されており、Ｄフリップフ
ロップ３２の非反転出力は、ＡＮＤ回路２２の他方の入
力端子に入力されている。
【００３６】次に、位相比較器３の動作を図３のタイミ
ングチャートを参照して説明する。
ングチャートを参照して説明する。
【００３７】Ｄフリップフロップ３１は、良く知られて
いるように１／２分周回路を構成しているため、クロッ
ク入力に（Ａ）のような信号が入力されると、非反転出
力には（Ｃ）のような信号が出力される。Ｄフリップフ
ロップ３２では、Ｄ入力に信号（Ｃ）が、クロック入力
に信号（Ａ）より可変位相回路で位相がδだけ遅れた信
号（Ｂ）が入力されているので、非反転出力には（Ｄ）
のような信号が出力される。すなわち、Ｄフリップフロ
ップ３２の非反転出力には、信号（Ｃ）よりも位相がδ
だけ遅れた同じ周波数の波形が出力される。
いるように１／２分周回路を構成しているため、クロッ
ク入力に（Ａ）のような信号が入力されると、非反転出
力には（Ｃ）のような信号が出力される。Ｄフリップフ
ロップ３２では、Ｄ入力に信号（Ｃ）が、クロック入力
に信号（Ａ）より可変位相回路で位相がδだけ遅れた信
号（Ｂ）が入力されているので、非反転出力には（Ｄ）
のような信号が出力される。すなわち、Ｄフリップフロ
ップ３２の非反転出力には、信号（Ｃ）よりも位相がδ
だけ遅れた同じ周波数の波形が出力される。
【００３８】従って、ＡＮＤ回路３３の出力は、信号
（Ｅ）のような波形になる。ここで、信号（Ｅ）の立ち
下がり部分は基準入力信号（Ａ）から生成された信号
（Ｃ）の立ち下がりで決まり、信号（Ｅ）の立ち上がり
部分は位相制御された信号（Ｂ）方生成された信号
（Ｄ）の立ち上がりで決まる。
（Ｅ）のような波形になる。ここで、信号（Ｅ）の立ち
下がり部分は基準入力信号（Ａ）から生成された信号
（Ｃ）の立ち下がりで決まり、信号（Ｅ）の立ち上がり
部分は位相制御された信号（Ｂ）方生成された信号
（Ｄ）の立ち上がりで決まる。
【００３９】従って、前記可変位回路で信号（Ｂ）の位
相が変わると、信号（Ｅ）の立ち上がり箇所が変化し、
信号（Ｅ）のデュティーが変化する。この信号（Ｅ）を
平均化してＤＣ成分を取り出すと、上記デューティーの
変化に応じてＤＣ成分も変化する。すなわち、信号
（Ａ）と信号（Ｂ）の位相差を信号（Ｅ）でのデューテ
ィー変化によってＤＣ成分の変化として取り出すことが
でき、位相比較回路として動作していることがわかる。
相が変わると、信号（Ｅ）の立ち上がり箇所が変化し、
信号（Ｅ）のデュティーが変化する。この信号（Ｅ）を
平均化してＤＣ成分を取り出すと、上記デューティーの
変化に応じてＤＣ成分も変化する。すなわち、信号
（Ａ）と信号（Ｂ）の位相差を信号（Ｅ）でのデューテ
ィー変化によってＤＣ成分の変化として取り出すことが
でき、位相比較回路として動作していることがわかる。
【００４０】このように本実施例の位相比較回路は、Ｄ
フリップフロップ２個とＡＮＤ回路１個という簡単な構
成とすることができるが、これは、前記可変位相回路で
の位相可変範囲が１８０°までで良いため、他の回路の
遅れ時間τ（例えば、バンドパスフィルタ１や反転増幅
器２での遅れ時間）を適当に選定すれば、位相比較回路
の出力信号（Ｅ）のデューティー（またはＤＣ成分）
と、位相比較回路の２つの入力信号（Ａ）（Ｂ）間の位
相差との関係が、直線的になるように構成することがで
きるからである。
フリップフロップ２個とＡＮＤ回路１個という簡単な構
成とすることができるが、これは、前記可変位相回路で
の位相可変範囲が１８０°までで良いため、他の回路の
遅れ時間τ（例えば、バンドパスフィルタ１や反転増幅
器２での遅れ時間）を適当に選定すれば、位相比較回路
の出力信号（Ｅ）のデューティー（またはＤＣ成分）
と、位相比較回路の２つの入力信号（Ａ）（Ｂ）間の位
相差との関係が、直線的になるように構成することがで
きるからである。
【００４１】以上、位相差検出回路としてＡＮＤ回路を
用いた例を示したが、ＯＲ回路、ＥＸ−ＯＲ回路でも同
様の効果が得られ、さらに、各反転構成のＮＡＮＤ回
路、ＮＯＲ回路、ＥＸ−ＮＯＲ回路でも同様の効果が得
られる。
用いた例を示したが、ＯＲ回路、ＥＸ−ＯＲ回路でも同
様の効果が得られ、さらに、各反転構成のＮＡＮＤ回
路、ＮＯＲ回路、ＥＸ−ＮＯＲ回路でも同様の効果が得
られる。
【００４２】なお、入力信号（Ａ）と（Ｂ）を直接ＡＮ
Ｄ回路に入力すると、２つの入力信号の位相差と出力信
号のデュティー（またはＤＣ成分）との関係は、１８０
°の位相変化の途中で極性が反転するので、位相比較回
路としては適当ではない。
Ｄ回路に入力すると、２つの入力信号の位相差と出力信
号のデュティー（またはＤＣ成分）との関係は、１８０
°の位相変化の途中で極性が反転するので、位相比較回
路としては適当ではない。
【００４３】（実施例２）以下、本発明の実施例２につ
いて図面に基づいて説明する。
いて図面に基づいて説明する。
【００４４】実施例１では、基本波での可変位相回路に
ついて説明したが、これをデジタル信号での可変位相回
路に適用しても良い。
ついて説明したが、これをデジタル信号での可変位相回
路に適用しても良い。
【００４５】図４は、実施例２の電圧制御可変位相回路
の回路構成図である。ここで、図１と同一箇所には同一
符号を付し、説明を省略する。
の回路構成図である。ここで、図１と同一箇所には同一
符号を付し、説明を省略する。
【００４６】デジタルの入力信号Ｓｉｎは、位相比較回
路３と電界効果トランジスタＴｒ４のソースに入力され
ている。電界効果トランジスタＴｒ４のドレインはコン
デンサＣ５とバッファ７に接続されており、また、ゲー
トは抵抗器Ｒ７を介してフィルタ回路６の制御を受けて
いる。バッファ７の出力は、位相比較回路３のもう一方
の入力端子に入力されており、位相比較回路３の出力
は、フィルタ回路６に入力されている。なお、位相比較
回路３およびフィルタ回路６の構成および動作は実施例
１の場合と同じであるので、説明を省略する。
路３と電界効果トランジスタＴｒ４のソースに入力され
ている。電界効果トランジスタＴｒ４のドレインはコン
デンサＣ５とバッファ７に接続されており、また、ゲー
トは抵抗器Ｒ７を介してフィルタ回路６の制御を受けて
いる。バッファ７の出力は、位相比較回路３のもう一方
の入力端子に入力されており、位相比較回路３の出力
は、フィルタ回路６に入力されている。なお、位相比較
回路３およびフィルタ回路６の構成および動作は実施例
１の場合と同じであるので、説明を省略する。
【００４７】ここでは、電界効果トランジスタＴｒ４の
ソース−ドレイン間の抵抗値とコンデンサＣ５とでフィ
ルタ回路が構成されており、これが位相遅延効果を実現
し、バッファ７で波形成型して遅延された信号を
“１”，“０”のデジタル信号に変換し、位相比較回路
３へ入力する。
ソース−ドレイン間の抵抗値とコンデンサＣ５とでフィ
ルタ回路が構成されており、これが位相遅延効果を実現
し、バッファ７で波形成型して遅延された信号を
“１”，“０”のデジタル信号に変換し、位相比較回路
３へ入力する。
【００４８】従って、電界効果トランジスタＴｒ４のゲ
ート電圧によって、ソース−ドレイン間の抵抗値が変わ
り、コンデンサＣ５との組み合わせによるローパスフィ
ルタの遅延時間が可変できる。そして、フィルタ回路６
への外部からの位相制御電圧（ｐｈａｓｅ ｃｏｎ
ｔ．）を適当に選び、電界効果トランジスタＴｒ４とコ
ンデンサＣ５による遅延時間（位相の遅れ量）が１８０
°までになるようにすれば、実施例１の場合と同様の効
果の得られる可変位相回路となる。
ート電圧によって、ソース−ドレイン間の抵抗値が変わ
り、コンデンサＣ５との組み合わせによるローパスフィ
ルタの遅延時間が可変できる。そして、フィルタ回路６
への外部からの位相制御電圧（ｐｈａｓｅ ｃｏｎ
ｔ．）を適当に選び、電界効果トランジスタＴｒ４とコ
ンデンサＣ５による遅延時間（位相の遅れ量）が１８０
°までになるようにすれば、実施例１の場合と同様の効
果の得られる可変位相回路となる。
【００４９】（実施例３）以下、本発明の実施例３につ
いて図面に基づいて説明する。
いて図面に基づいて説明する。
【００５０】実施例２では、電界効果トランジスタのソ
ース−ドレイン間の抵抗値とコンデンサとでローパスフ
ィルタを構成したが、電界効果トランジスタの代わりに
抵抗器、コンデンサの代わりに電圧制御可変容量ダイオ
ード（バリキャップ）を用いても良い。
ース−ドレイン間の抵抗値とコンデンサとでローパスフ
ィルタを構成したが、電界効果トランジスタの代わりに
抵抗器、コンデンサの代わりに電圧制御可変容量ダイオ
ード（バリキャップ）を用いても良い。
【００５１】図５は、実施例３の電圧制御可変位相回路
の回路構成図である。
の回路構成図である。
【００５２】ここでは、図４の電界効果トランジスタＴ
ｒ４の代わりに抵抗器Ｒ１０が、図４のコンデンサＣ５
の代わりにコンデンサＣ６、バリキャップＤ１が用いら
れており、バリキャップＤ１は、抵抗器Ｒ１１を経由し
てフィルタ回路６の制御を受けている。コンデンサＣ６
は、バリキャップＤ１の容量よりも十分に大きな値に設
定してあるので、ローパスフィルタとしては、抵抗器Ｒ
１０とバリキャップＤ１の容量で決定される。
ｒ４の代わりに抵抗器Ｒ１０が、図４のコンデンサＣ５
の代わりにコンデンサＣ６、バリキャップＤ１が用いら
れており、バリキャップＤ１は、抵抗器Ｒ１１を経由し
てフィルタ回路６の制御を受けている。コンデンサＣ６
は、バリキャップＤ１の容量よりも十分に大きな値に設
定してあるので、ローパスフィルタとしては、抵抗器Ｒ
１０とバリキャップＤ１の容量で決定される。
【００５３】
【発明の効果】以上説明したように、本発明の電圧制御
可変位相回路によれば、位相制御を安定的に行うことが
できる。しかも、簡単な回路で構成できる。
可変位相回路によれば、位相制御を安定的に行うことが
できる。しかも、簡単な回路で構成できる。
【００５４】また、請求項２の発明によれば、外部より
帰還量を制御することができるので、制御量を可変でき
る。
帰還量を制御することができるので、制御量を可変でき
る。
【００５５】すなわち、本発明によれば、従来例のもの
に比べて格段に安定的な位相制御が可能となるので、特
にビデオカメラ等の位相誤差の影響の大きい機器に応用
すると効果絶大である。例えば、副搬送波の位相調整や
外部周期（ゲンロック）時の位相調整等に応用可能であ
る。
に比べて格段に安定的な位相制御が可能となるので、特
にビデオカメラ等の位相誤差の影響の大きい機器に応用
すると効果絶大である。例えば、副搬送波の位相調整や
外部周期（ゲンロック）時の位相調整等に応用可能であ
る。
【００５６】また、請求項４の発明によれば、非常に簡
単な回路で位相差の検出が可能となる。
単な回路で位相差の検出が可能となる。
【図１】 実施例１の回路構成図
【図２】 実施例１の位相比較回路の構成図
【図３】 実施例１の位相比較回路の動作を説明するタ
イミングチャート
イミングチャート
【図４】 実施例２の回路構成図
【図５】 実施例３の回路構成図
【図６】 従来の可変位相回路（移相回路）の回路構成
図
図
【図７】 従来の電圧制御可変位相回路の回路構成図
３ 位相比較回路 ５ 位相比較器 ６ フィルタ回路 ３１、３１ Ｄフリップフロップ ３３ ＡＮＤ回路 Ｔｒ３、Ｔｒ４ 電界効果トランジスタ Ｄ１ 可変容量ダイオード（バリキャップ）
Claims (5)
- 【請求項１】 信号の移相手段と、この移相手段の入力
信号と出力信号との位相差を検出する位相比較手段と、
この移相比較手段の検出結果に基づく帰還量を前記移相
手段に帰還する制御手段とを備えた電圧制御可変位相回
路。 - 【請求項２】 制御手段は、帰還量を外部から制御する
ことが可能なものである請求項１に記載の電圧制御可変
移相回路。 - 【請求項３】 移相手段は、可変位相量を１８０°以内
とするものである請求項１または２に記載の電圧制御可
変位相回路。 - 【請求項４】 移相手段の入力信号をクロック入力とす
る第一のＤフリップフロップと、移相手段の出力信号を
クロック入力とする第二のＤフリップフロップと、前記
第一、第二のＤフリップフロップの非反転出力を入力と
する論理回路とを備え、前記第一のＤフリップフロップ
の非反転出力を前記第一のＤフリップフロップのデータ
入力とし、前記第一のＤフリップフロップの非反転出力
を前記第二のＤフリップフロップのデータ入力とする位
相比較回路。 - 【請求項５】 位相比較手段は、請求項４の位相比較回
路によるものである請求項１ないし３のいずれかに記載
の電圧制御可変位相回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7085422A JPH08288806A (ja) | 1995-04-11 | 1995-04-11 | 電圧制御可変位相回路および位相比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7085422A JPH08288806A (ja) | 1995-04-11 | 1995-04-11 | 電圧制御可変位相回路および位相比較回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08288806A true JPH08288806A (ja) | 1996-11-01 |
Family
ID=13858392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7085422A Withdrawn JPH08288806A (ja) | 1995-04-11 | 1995-04-11 | 電圧制御可変位相回路および位相比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08288806A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6847243B2 (en) | 2000-07-21 | 2005-01-25 | Nec Electronics Corporation | Clock controlling method and circuit |
| CN113541642A (zh) * | 2021-05-31 | 2021-10-22 | 南京大学 | 一种基于可编程衰减器的宽带程控移相电路 |
-
1995
- 1995-04-11 JP JP7085422A patent/JPH08288806A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6847243B2 (en) | 2000-07-21 | 2005-01-25 | Nec Electronics Corporation | Clock controlling method and circuit |
| US6900680B2 (en) | 2000-07-21 | 2005-05-31 | Nec Electronics Corporation | Clock controlling method and circuit |
| US6965259B2 (en) | 2000-07-21 | 2005-11-15 | Nec Electronics Corporation | Clock controlling method and circuit |
| US7034592B2 (en) | 2000-07-21 | 2006-04-25 | Nec Electronics Corporation | Clock controlling method and circuit |
| CN113541642A (zh) * | 2021-05-31 | 2021-10-22 | 南京大学 | 一种基于可编程衰减器的宽带程控移相电路 |
| CN113541642B (zh) * | 2021-05-31 | 2024-04-09 | 南京大学 | 一种基于可编程衰减器的宽带程控移相电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6466071B2 (en) | Methods and circuits for correcting a duty-cycle of a signal | |
| US6853225B2 (en) | Delay locked loop circuit with duty cycle correction function | |
| US4987387A (en) | Phase locked loop circuit with digital control | |
| US4988960A (en) | FM demodulation device and FM modulation device employing a CMOS signal delay device | |
| US6456170B1 (en) | Comparator and voltage controlled oscillator circuit | |
| US20070170990A1 (en) | Amplifier circuit with output delay selectively changed according to common mode voltage level, associated replica delay circuit and internal clock generator | |
| US4758801A (en) | Dynamic control system with switchable filter-function groups | |
| US7154352B2 (en) | Clock generator and related biasing circuit | |
| JPH1168559A (ja) | 位相同期ループ回路 | |
| JPH06152399A (ja) | 電圧制御発振回路及び電圧制御発振方法 | |
| KR20200007538A (ko) | 전류 미러를 포함하는 디지털 제어 오실레이터 | |
| US5515012A (en) | Very low noise, wide frequency range phase lock loop | |
| JP4015793B2 (ja) | 位相比較回路およびｐｌｌ回路 | |
| US7642877B2 (en) | Self-oscillating modulator and method for adjusting a self-oscillating modulator | |
| JPH08288806A (ja) | 電圧制御可変位相回路および位相比較回路 | |
| US7030669B2 (en) | Circuit to linearize gain of a voltage controlled oscillator over wide frequency range | |
| US4626798A (en) | Phase-lock loop including integrated circuit voltage controlled oscillator | |
| US11791805B2 (en) | Duty-cycle correction and related apparatuses and method | |
| JP2862596B2 (ja) | 位相同期回路およびデジタル信号処理装置 | |
| JP2001186017A (ja) | Ｐｌｌ回路 | |
| KR100331571B1 (ko) | 90도 위상 전이기를 구비하는 직교 클락 발생장치 | |
| CN110635789B (zh) | 时钟调整电路及时钟调整方法 | |
| JP3316905B2 (ja) | データ中継装置 | |
| RU2467473C1 (ru) | Устройство коррекции скважности входного сигнала | |
| US20030072401A1 (en) | Frequency or phase-locked loop provided with improved stability technique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020702 |