JPH0515051B2 - - Google Patents
Info
- Publication number
- JPH0515051B2 JPH0515051B2 JP61031190A JP3119086A JPH0515051B2 JP H0515051 B2 JPH0515051 B2 JP H0515051B2 JP 61031190 A JP61031190 A JP 61031190A JP 3119086 A JP3119086 A JP 3119086A JP H0515051 B2 JPH0515051 B2 JP H0515051B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- alignment mark
- substrate
- alignment marks
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造における目合わせ
マークの形成方法に関する。
マークの形成方法に関する。
シリコン基板を用いた半導体装置の製造におい
ては、フオトレジスト塗布、露光、現像等の一連
のフオトレジスト工程によりレジストがパターニ
ングされ、シリコン層や絶縁膜のエツチングや不
純物ドープ等の処理が行なわれる。例えば、コン
タクト方式の露光機を用いた場合、レジストの露
光工程はガラスマスクの目合わせマークを、シリ
コン基板表面にすでに形成された目合わせマーク
に位置合わせして行われる。この場合、目合わせ
はシリコン基板の一方の面（シリコン基板表面）
に対してのみ行なわれる。
ては、フオトレジスト塗布、露光、現像等の一連
のフオトレジスト工程によりレジストがパターニ
ングされ、シリコン層や絶縁膜のエツチングや不
純物ドープ等の処理が行なわれる。例えば、コン
タクト方式の露光機を用いた場合、レジストの露
光工程はガラスマスクの目合わせマークを、シリ
コン基板表面にすでに形成された目合わせマーク
に位置合わせして行われる。この場合、目合わせ
はシリコン基板の一方の面（シリコン基板表面）
に対してのみ行なわれる。
しかしながら、ある種の半導体装置（例えば圧
力センサや高耐圧トランジスタ等）ではシリコン
基板表面のパターンと位置を合わせながら、すな
わちシリコン基板表面の目合わせマークと位置を
合わせながらシリコン基板裏面にもパターニング
を行なう必要がある。
力センサや高耐圧トランジスタ等）ではシリコン
基板表面のパターンと位置を合わせながら、すな
わちシリコン基板表面の目合わせマークと位置を
合わせながらシリコン基板裏面にもパターニング
を行なう必要がある。
そのため従来は、両面露光機を用いてシリコン
基板裏面にパターニングを行なつていた。
基板裏面にパターニングを行なつていた。
両面露光機を用いた露光方法としては、例えば
プロジエクシヨン方式の場合以下のようにしてお
こなわれる。この場合、投影露光であるため、シ
リコン基板とガラスマスクとは密着されず、基板
の表面側と裏面側のガラスマスクの間には適当な
隙間がある。そこで、まず、表面側のガラスマス
クに対して裏面側のガラスマスクの目合わせを行
なう。次に両方のガラスマスクの隙間に基板を移
し、基板表面の目合わせマークを表面側のガラス
マスクに目合わせする。しかる後、両面または片
面の露光が行なわれる。
プロジエクシヨン方式の場合以下のようにしてお
こなわれる。この場合、投影露光であるため、シ
リコン基板とガラスマスクとは密着されず、基板
の表面側と裏面側のガラスマスクの間には適当な
隙間がある。そこで、まず、表面側のガラスマス
クに対して裏面側のガラスマスクの目合わせを行
なう。次に両方のガラスマスクの隙間に基板を移
し、基板表面の目合わせマークを表面側のガラス
マスクに目合わせする。しかる後、両面または片
面の露光が行なわれる。
このように従来両面目合わせのためには、両面
露光機という特殊な装置が用いられているが、装
置が高額であるために製造コストが高くなり、ま
た、装置の保守頻度が高くなるという欠点があつ
た。また、シリコン基板表面のパターンに位置を
あわせてシリコン基板裏面にパターニングする他
の方法としては、両面露光機を用いずにシリコン
基板裏面に目合わせマークを形成する方法があ
る。例えば、シリコン基板表面に形成した目合わ
せマークにレーザー光線を照射してシリコン基板
裏面に達する穴を開ける方法である。このように
すればシリコン基板裏面に目合わせマークが形成
できるので、露光には通常の片面の露光機を用い
ることができる。
露光機という特殊な装置が用いられているが、装
置が高額であるために製造コストが高くなり、ま
た、装置の保守頻度が高くなるという欠点があつ
た。また、シリコン基板表面のパターンに位置を
あわせてシリコン基板裏面にパターニングする他
の方法としては、両面露光機を用いずにシリコン
基板裏面に目合わせマークを形成する方法があ
る。例えば、シリコン基板表面に形成した目合わ
せマークにレーザー光線を照射してシリコン基板
裏面に達する穴を開ける方法である。このように
すればシリコン基板裏面に目合わせマークが形成
できるので、露光には通常の片面の露光機を用い
ることができる。
しかしながらこの方法では目合わせマーク形成
の際に高エネルギーのレーザー光線を照射させる
ための特殊な装置が必要になり、装置が高額なた
めに製造コストが高くなり、また、装置の保守頻
度が高くなるという問題があつた。
の際に高エネルギーのレーザー光線を照射させる
ための特殊な装置が必要になり、装置が高額なた
めに製造コストが高くなり、また、装置の保守頻
度が高くなるという問題があつた。
本発明の目的は、上述の欠点を解消して、シリ
コン基板裏面に自己整合的に目合わせマークを形
成する方法を提供することにある。
コン基板裏面に自己整合的に目合わせマークを形
成する方法を提供することにある。
本発明は半導体基板の表面に応力を有する薄膜
をパターニングし、目合わせマークを形成した
後、前記シリコン基板を高温で熱処理し、前記シ
リコン基板の裏面上に、前記半導体基板の裏面上
の前記目合わせマーク直下に該目合わせマーク
と、同一形状のパターンを形成することを特徴と
する半導体装置の製造方法である。
をパターニングし、目合わせマークを形成した
後、前記シリコン基板を高温で熱処理し、前記シ
リコン基板の裏面上に、前記半導体基板の裏面上
の前記目合わせマーク直下に該目合わせマーク
と、同一形状のパターンを形成することを特徴と
する半導体装置の製造方法である。
本発明は高温の熱処理の際に発生する結晶欠陥
により、シリコン基板の表面に形成してあるパタ
ーンがシリコン基板の裏面に転写されることを利
用して、シリコン基板の表面に形成した目合わせ
マークを熱処理によつて基板の裏面に転写させる
ことを利用するものである。
により、シリコン基板の表面に形成してあるパタ
ーンがシリコン基板の裏面に転写されることを利
用して、シリコン基板の表面に形成した目合わせ
マークを熱処理によつて基板の裏面に転写させる
ことを利用するものである。
以下に本発明の実施例について、図面を参照し
ながら詳細に説明する。
ながら詳細に説明する。
第１図は本発明の実施例を工程順に示す断面図
である。
である。
第１図ａにおいて、まず、シリコン基板１を酸
化して基板表面に酸化膜２を形成する。次にフオ
トリソグラフイとエツチイグを用いて酸化膜２に
目合わせマークのための窓開けを行う。
化して基板表面に酸化膜２を形成する。次にフオ
トリソグラフイとエツチイグを用いて酸化膜２に
目合わせマークのための窓開けを行う。
しかる後、シリコン基板１を例えば窒素雰囲気
中で1200℃以上の高温で数時間〜数十時間の熱処
理を行なうと第１図ｂに示すように、目合わせマ
ークのパターンがシリコン基板１の裏面にほぼ同
じ形状で結晶欠陥により反射率の差として転写さ
れ、裏面用目合わせマーク３を形成することがで
きる。
中で1200℃以上の高温で数時間〜数十時間の熱処
理を行なうと第１図ｂに示すように、目合わせマ
ークのパターンがシリコン基板１の裏面にほぼ同
じ形状で結晶欠陥により反射率の差として転写さ
れ、裏面用目合わせマーク３を形成することがで
きる。
また、酸化膜２のかわりに、気相成長法により
形成した酸化膜や窒素シリコン膜等の応力を有す
る他の薄膜を用いても実現できる。
形成した酸化膜や窒素シリコン膜等の応力を有す
る他の薄膜を用いても実現できる。
また、以上実施例では、一工程で裏面用目合わ
せマークのみを形成する例について示したが、本
発明をある種の半導体装置の製造に適した場合に
は、製造工程の一部を共用して形成することがで
き、製造工程が複雑にならないという利点があ
る。例えばｐ型基板を用いたCMOSトランジス
タを製造する場合には、Ｎウエルの押込み拡散を
行なう際に裏面目合わせマークの形成が同時にで
きる。第２図は本発明をCMOSトランジスタの
ｎ型ウエルの形成と同時に行なつた場合の各工程
の構造を示す断面図である。
せマークのみを形成する例について示したが、本
発明をある種の半導体装置の製造に適した場合に
は、製造工程の一部を共用して形成することがで
き、製造工程が複雑にならないという利点があ
る。例えばｐ型基板を用いたCMOSトランジス
タを製造する場合には、Ｎウエルの押込み拡散を
行なう際に裏面目合わせマークの形成が同時にで
きる。第２図は本発明をCMOSトランジスタの
ｎ型ウエルの形成と同時に行なつた場合の各工程
の構造を示す断面図である。
第２図ａにおいて、まず、シリコン基板１を酸
化して、表面に酸化膜２を形成する。次に、通常
のフオトリソグラフイとエツチングを用いて酸化
膜２に目合わせマークのための窓開けを行なう。
この時のエツチングでは酸化膜２は目合わせマー
クの周辺のみを残し、大部分は除去する。次に第
２図ｂに示すように、ｎウエル形成領域のための
窓開けをしたフオトレジスト４を形成し、例えば
不純物としてリンをイオン注入する。
化して、表面に酸化膜２を形成する。次に、通常
のフオトリソグラフイとエツチングを用いて酸化
膜２に目合わせマークのための窓開けを行なう。
この時のエツチングでは酸化膜２は目合わせマー
クの周辺のみを残し、大部分は除去する。次に第
２図ｂに示すように、ｎウエル形成領域のための
窓開けをしたフオトレジスト４を形成し、例えば
不純物としてリンをイオン注入する。
次に、シリコン基板１を例えば窒素雰囲気中で
1200℃以上の高温で数十時間の熱処理を行なう
と、第２図ｃに示すようにｎ型ウエル領域５が形
成され、同時に、目合わせマークのパターンがシ
リコン基板１の裏面に転写され、裏面用目合わせ
マーク３を形成することができる。しかる後、ｎ
型ウエル領域５内にｐチヤネルトランジスタ６お
よびｐ型基板上にｎチヤネルトランジスタ７を通
常のシリコンプレーナ技術で形成して第２図ｄに
示すようなCMOSトランジスタが、製造工程が
複雑にならずに製造できる。
1200℃以上の高温で数十時間の熱処理を行なう
と、第２図ｃに示すようにｎ型ウエル領域５が形
成され、同時に、目合わせマークのパターンがシ
リコン基板１の裏面に転写され、裏面用目合わせ
マーク３を形成することができる。しかる後、ｎ
型ウエル領域５内にｐチヤネルトランジスタ６お
よびｐ型基板上にｎチヤネルトランジスタ７を通
常のシリコンプレーナ技術で形成して第２図ｄに
示すようなCMOSトランジスタが、製造工程が
複雑にならずに製造できる。
従つて、本発明によれば両面露光機やレーザ装
置というような特殊な装置を使用せずに裏面用目
合わせマークを形成でき、しかも、同一工程を例
えばCMOSトランジスタのウエルの形成に共用
することができる効果を有するものである。
置というような特殊な装置を使用せずに裏面用目
合わせマークを形成でき、しかも、同一工程を例
えばCMOSトランジスタのウエルの形成に共用
することができる効果を有するものである。
第１図ａ，ｂは本発明の一実施例の各工程の構
造を示す断面図、第２図ａ〜ｄは本発明を
CMOSトランジスタのｎ型ウエルの形成と同時
に行なつた場合の各工程の構造を示す断面図であ
る。 １……シリコン基板、２……酸化膜、３……裏
面用目合わせマーク、４……フオトレジスト、５
……ｎ型ウエル領域、６……ｐチヤネルトランジ
スタ、７……ｎチヤネルトランジスタ。
造を示す断面図、第２図ａ〜ｄは本発明を
CMOSトランジスタのｎ型ウエルの形成と同時
に行なつた場合の各工程の構造を示す断面図であ
る。 １……シリコン基板、２……酸化膜、３……裏
面用目合わせマーク、４……フオトレジスト、５
……ｎ型ウエル領域、６……ｐチヤネルトランジ
スタ、７……ｎチヤネルトランジスタ。
Claims (1)
- １ 半導体基板の表面に応力を有する薄膜をパタ
ーニングし、目合せマークを形成した後、前記シ
リコン基板を高温で熱処理し、前記半導体基板の
裏面上の前記目合わせマーク直下に該目合わせマ
ークと同一形状のパターンを形成することを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61031190A JPS62188319A (ja) | 1986-02-14 | 1986-02-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61031190A JPS62188319A (ja) | 1986-02-14 | 1986-02-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62188319A JPS62188319A (ja) | 1987-08-17 |
| JPH0515051B2 true JPH0515051B2 (ja) | 1993-02-26 |
Family
ID=12324510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61031190A Granted JPS62188319A (ja) | 1986-02-14 | 1986-02-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62188319A (ja) |
-
1986
- 1986-02-14 JP JP61031190A patent/JPS62188319A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62188319A (ja) | 1987-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6080269A (ja) | 半導体素子の製法 | |
| JP3611901B2 (ja) | 半導体装置の製造方法 | |
| US7368749B2 (en) | Method of detecting misalignment of ion implantation area | |
| US5946577A (en) | Method of manufacturing semiconductor device | |
| JPH0272661A (ja) | 半導体装置の製造方法 | |
| JPH0515051B2 (ja) | ||
| US5866447A (en) | Modified zero layer align method of twin well MOS fabrication | |
| JPH04297063A (ja) | 半導体装置の製造方法 | |
| JPS5817655A (ja) | 半導体装置の製造方法 | |
| JPH0955438A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0831601B2 (ja) | 半導体装置の製造方法 | |
| JPH07321015A (ja) | 半導体装置の製造方法 | |
| JP4146374B2 (ja) | 半導体装置の製造方法 | |
| JPH05175441A (ja) | 半導体装置，およびその製造方法 | |
| JP3109001B2 (ja) | 半導体装置の製造方法 | |
| JP2609222B2 (ja) | 半導体装置の製造方法 | |
| JPS62188359A (ja) | 相補型ｍｏｓ半導体装置の製造方法 | |
| JPH02162769A (ja) | 相補型薄膜トランジスタの製造方法 | |
| TW200416886A (en) | Method for fabricating a merged semiconductor device | |
| JPH0669093A (ja) | 重ね合わせマークとその製造方法 | |
| JPH02262321A (ja) | 半導体装置の製造方法 | |
| JPS6024009A (ja) | 半導体の不純物領域形成方法 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPH01185964A (ja) | 相補型ｍｏｓ半導体装置の製造方法 | |
| JPS5976422A (ja) | 半導体装置の製造方法 |