JPH05144251A - メモリーカード - Google Patents
メモリーカードInfo
- Publication number
- JPH05144251A JPH05144251A JP3302210A JP30221091A JPH05144251A JP H05144251 A JPH05144251 A JP H05144251A JP 3302210 A JP3302210 A JP 3302210A JP 30221091 A JP30221091 A JP 30221091A JP H05144251 A JPH05144251 A JP H05144251A
- Authority
- JP
- Japan
- Prior art keywords
- dram
- card
- write
- dram card
- bank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dram (AREA)
Abstract
(57)【要約】
【目的】 ＤＲＡＭカードのメモリー空間に対する書き
込み禁止領域のハードウェア的な設定を可能にする。 【構成】 ＤＲＡＭカードの各バンクを構成するＤＲＡ
Ｍ１〜８について、各々ライトイネーブル信号ＷＥ１〜
ＷＥ８を受けるための端子にＤＩＰスイッチ２０のスイ
ッチ接点９〜１６を個々に介在させる。また、全てのＤ
ＲＡＭ１〜８のライトイネーブル端子を、抵抗アレイ１
７を通してプルアップする。ＤＩＰスイッチ２０は外装
部分に設けられ、ＤＲＡＭカードをパーソナルコンピュ
ータのセット本体に接続した状態でのＤＩＰスイッチ２
０のオン・オフ操作を通して、バンク毎の書き込み禁止
あるいは書き込み可能の設定ができるようにする。
込み禁止領域のハードウェア的な設定を可能にする。 【構成】 ＤＲＡＭカードの各バンクを構成するＤＲＡ
Ｍ１〜８について、各々ライトイネーブル信号ＷＥ１〜
ＷＥ８を受けるための端子にＤＩＰスイッチ２０のスイ
ッチ接点９〜１６を個々に介在させる。また、全てのＤ
ＲＡＭ１〜８のライトイネーブル端子を、抵抗アレイ１
７を通してプルアップする。ＤＩＰスイッチ２０は外装
部分に設けられ、ＤＲＡＭカードをパーソナルコンピュ
ータのセット本体に接続した状態でのＤＩＰスイッチ２
０のオン・オフ操作を通して、バンク毎の書き込み禁止
あるいは書き込み可能の設定ができるようにする。
Description
【０００１】
【産業上の利用分野】本発明は、ＤＲＡＭ（ダイナミッ
クランダムアクセスメモリー）を記憶素子としたメモリ
ーカードに関するものである。
クランダムアクセスメモリー）を記憶素子としたメモリ
ーカードに関するものである。
【０００２】
【従来の技術】従来、ＤＲＡＭを記憶素子としたメモリ
ーカード（以下、ＤＲＡＭカードという。）が、主に薄
型パーソナルコンピュータの増設メモリーとして使用さ
れていた。
ーカード（以下、ＤＲＡＭカードという。）が、主に薄
型パーソナルコンピュータの増設メモリーとして使用さ
れていた。
【０００３】ＤＲＡＭは、フロッピーディスク等の磁気
メモリーに比べて高速のアクセスが可能である反面、記
憶保持のためにリフレッシュを必要とする記憶素子であ
る。したがって、ＤＲＡＭは、パーソナルコンピュータ
のセット本体に接続された状態で該セット本体からリフ
レッシュのための信号の供給を受けなければ、データを
保持することができない。
メモリーに比べて高速のアクセスが可能である反面、記
憶保持のためにリフレッシュを必要とする記憶素子であ
る。したがって、ＤＲＡＭは、パーソナルコンピュータ
のセット本体に接続された状態で該セット本体からリフ
レッシュのための信号の供給を受けなければ、データを
保持することができない。
【０００４】一方、例えばフロッピーディスクは、記憶
保持のためのリフレッシュを必要とせず、単独でデータ
の半永久保持が可能な記憶媒体である。
保持のためのリフレッシュを必要とせず、単独でデータ
の半永久保持が可能な記憶媒体である。
【０００５】そこで、フロッピーディスクとＤＲＡＭカ
ードとを併用することとし、フロッピーディスク内のデ
ータを処理する際には、該データを一旦ＤＲＡＭカード
に転送したうえでＤＲＡＭカード内のデータに処理を施
す方法を採用することにより、ＤＲＡＭの高速性を生か
すようにしている。この場合、ＤＲＡＭカードは、パー
ソナルコンピュータのセット本体から見たときにあたか
も高速のフロッピーディスク装置のように見えるので、
一般に「半導体ディスク装置」と呼ばれる。
ードとを併用することとし、フロッピーディスク内のデ
ータを処理する際には、該データを一旦ＤＲＡＭカード
に転送したうえでＤＲＡＭカード内のデータに処理を施
す方法を採用することにより、ＤＲＡＭの高速性を生か
すようにしている。この場合、ＤＲＡＭカードは、パー
ソナルコンピュータのセット本体から見たときにあたか
も高速のフロッピーディスク装置のように見えるので、
一般に「半導体ディスク装置」と呼ばれる。
【０００６】このようにＤＲＡＭカードを半導体ディス
ク装置としてフロッピーディスクと併用する場合、フロ
ッピーディスクはハードウェア的に書き込みを禁止する
ことができたので、ＤＲＡＭカード自身はその全メモリ
ー空間を書き込み可能としていたのが実情である。つま
り、従来のＤＲＡＭカードは、書き込み禁止のための手
段を全く備えていなかったのである。
ク装置としてフロッピーディスクと併用する場合、フロ
ッピーディスクはハードウェア的に書き込みを禁止する
ことができたので、ＤＲＡＭカード自身はその全メモリ
ー空間を書き込み可能としていたのが実情である。つま
り、従来のＤＲＡＭカードは、書き込み禁止のための手
段を全く備えていなかったのである。
【０００７】
【発明が解決しようとする課題】従来のＤＲＡＭカード
は、前記のとおり全メモリー空間が書き込み可能であっ
たため、例えばパーソナルコンピュータで文書の作成を
行う場合に次のような不都合があった。すなわち、パー
ソナルコンピュータで文書の作成を行う場合には、まず
ワードプロセッサ用のシステムソフトウェアをフロッピ
ーディスクからＤＲＡＭカードへ転送したうえで、該シ
ステムソフトウェアを用いてＤＲＡＭカード内に文書フ
ァイルを作成するのであるが、この文書ファイル作成作
業中にＤＲＡＭカード内の書き換えてはならないシステ
ムソフトウェアを書き換えてしまったり、ＤＲＡＭカー
ド内の書き換えたくない文書ファイルを不注意から書き
換えてしまうことがあったのである。
は、前記のとおり全メモリー空間が書き込み可能であっ
たため、例えばパーソナルコンピュータで文書の作成を
行う場合に次のような不都合があった。すなわち、パー
ソナルコンピュータで文書の作成を行う場合には、まず
ワードプロセッサ用のシステムソフトウェアをフロッピ
ーディスクからＤＲＡＭカードへ転送したうえで、該シ
ステムソフトウェアを用いてＤＲＡＭカード内に文書フ
ァイルを作成するのであるが、この文書ファイル作成作
業中にＤＲＡＭカード内の書き換えてはならないシステ
ムソフトウェアを書き換えてしまったり、ＤＲＡＭカー
ド内の書き換えたくない文書ファイルを不注意から書き
換えてしまうことがあったのである。
【０００８】本発明の目的は、このような不都合を解消
するために、ＤＲＡＭカードのメモリー空間に対する書
き込み禁止領域のハードウェア的な設定を可能にするこ
とにある。
するために、ＤＲＡＭカードのメモリー空間に対する書
き込み禁止領域のハードウェア的な設定を可能にするこ
とにある。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、ＤＲＡＭカードの外装部分に記憶素子
としてのＤＲＡＭへの書き込みを特定のメモリー容量を
有するバンク毎に禁止するためのスイッチ手段を設けた
構成を採用したものである。
めに、本発明は、ＤＲＡＭカードの外装部分に記憶素子
としてのＤＲＡＭへの書き込みを特定のメモリー容量を
有するバンク毎に禁止するためのスイッチ手段を設けた
構成を採用したものである。
【００１０】
【作用】本発明によれば、例えばシステムプログラム等
の書き換えてはならないプログラムや書き換えたくない
データのファイルをＤＲＡＭに書き込んだうえで、該書
き込みの領域を含むバンクに対応したスイッチ手段の操
作を通して、該当バンクを書き込み禁止領域として設定
することができる。しかも、このようにして書き込み禁
止の設定をしなかったバンクは依然として書き込みが可
能であるので、書き換えたいデータファイルは書き込み
可能領域に書き込んで処理を継続することができる。
の書き換えてはならないプログラムや書き換えたくない
データのファイルをＤＲＡＭに書き込んだうえで、該書
き込みの領域を含むバンクに対応したスイッチ手段の操
作を通して、該当バンクを書き込み禁止領域として設定
することができる。しかも、このようにして書き込み禁
止の設定をしなかったバンクは依然として書き込みが可
能であるので、書き換えたいデータファイルは書き込み
可能領域に書き込んで処理を継続することができる。
【００１１】つまり、ＤＲＡＭカード上のメモリー空間
内にハードウェア的に書き込み禁止領域と書き込み可能
領域とを設けることによって、このＤＲＡＭカードの一
部を仮想的なＲＯＭとして、また他の部分をＲＡＭとし
て使い分けることができるのである。しかも、書き込み
に関する禁止・許可の設定は、ＤＲＡＭカードの外装部
分に設けられたスイッチ手段の操作によって容易に変更
可能である。
内にハードウェア的に書き込み禁止領域と書き込み可能
領域とを設けることによって、このＤＲＡＭカードの一
部を仮想的なＲＯＭとして、また他の部分をＲＡＭとし
て使い分けることができるのである。しかも、書き込み
に関する禁止・許可の設定は、ＤＲＡＭカードの外装部
分に設けられたスイッチ手段の操作によって容易に変更
可能である。
【００１２】
【実施例】以下、本発明の一実施例について、図１〜図
３を参照しながら説明する。
３を参照しながら説明する。
【００１３】図１は、本発明の一実施例に係るＤＲＡＭ
カードの内部構成を示す回路図である。ただし、本実施
例の説明上不必要なアドレスバス等の信号は、図示を省
略してある。
カードの内部構成を示す回路図である。ただし、本実施
例の説明上不必要なアドレスバス等の信号は、図示を省
略してある。
【００１４】図１に示すように本実施例では、各々のメ
モリー構成が２５６Ｋワード×１６の８個のＤＲＡＭ１
〜８を１枚のメモリーカードの内部に搭載して、２Ｍワ
ード×１６の容量のＤＲＡＭカードを構成する。
モリー構成が２５６Ｋワード×１６の８個のＤＲＡＭ１
〜８を１枚のメモリーカードの内部に搭載して、２Ｍワ
ード×１６の容量のＤＲＡＭカードを構成する。
【００１５】各々２５６Ｋワード×１６のメモリー容量
のバンクを構成する８個のＤＲＡＭ１〜８の各ローアド
レスストローブ端子には、８個のローアドレスストロー
ブ信号ＲＡＳ１〜ＲＡＳ８が個々に印加される。また、
これら８個のＤＲＡＭ１〜８の各ライトイネーブル端子
は、それぞれＤＩＰスイッチ２０の８つのスイッチ接点
９〜１６を個々に介して８個のライトイネーブル信号Ｗ
Ｅ１〜ＷＥ８が個々に印加されるとともに、抵抗アレイ
１７を通してプルアップされている。
のバンクを構成する８個のＤＲＡＭ１〜８の各ローアド
レスストローブ端子には、８個のローアドレスストロー
ブ信号ＲＡＳ１〜ＲＡＳ８が個々に印加される。また、
これら８個のＤＲＡＭ１〜８の各ライトイネーブル端子
は、それぞれＤＩＰスイッチ２０の８つのスイッチ接点
９〜１６を個々に介して８個のライトイネーブル信号Ｗ
Ｅ１〜ＷＥ８が個々に印加されるとともに、抵抗アレイ
１７を通してプルアップされている。
【００１６】各ＤＲＡＭ１〜８は、ライトイネーブル端
子がＨレベルの状態で書き込み禁止となり、該ライトイ
ネーブル端子がＨレベルからＬレベルへ遷移した場合に
書き込み可能となるものである。
子がＨレベルの状態で書き込み禁止となり、該ライトイ
ネーブル端子がＨレベルからＬレベルへ遷移した場合に
書き込み可能となるものである。
【００１７】さて、例えば第１のスイッチ接点９をオフ
させると、第１バンクを構成するＤＲＡＭ１のライトイ
ネーブル端子がプルアップ抵抗１７を通してＨレベル固
定となり、該第１バンクのＤＲＡＭ１は書き込みが禁止
される。つまり、第１のスイッチ接点９をオフさせるこ
とにより、第１バンクのＤＲＡＭ１を書き込み禁止領域
に設定することができるのである。
させると、第１バンクを構成するＤＲＡＭ１のライトイ
ネーブル端子がプルアップ抵抗１７を通してＨレベル固
定となり、該第１バンクのＤＲＡＭ１は書き込みが禁止
される。つまり、第１のスイッチ接点９をオフさせるこ
とにより、第１バンクのＤＲＡＭ１を書き込み禁止領域
に設定することができるのである。
【００１８】逆に第１のスイッチ接点９をオンさせる
と、第１のライトイネーブル信号ＷＥ１がＨレベルから
Ｌレベルへ転じた際に該第１バンクを構成するＤＲＡＭ
１のライトイネーブル端子がＨレベルからＬレベルへ遷
移するので、データバス上のデータが該第１バンクのＤ
ＲＡＭ１中の指定されたアドレスに書き込まれる。つま
り、第１のスイッチ接点９をオンさせることにより、第
１バンクのＤＲＡＭ１を書き込み可能領域に設定するこ
とができるのである。
と、第１のライトイネーブル信号ＷＥ１がＨレベルから
Ｌレベルへ転じた際に該第１バンクを構成するＤＲＡＭ
１のライトイネーブル端子がＨレベルからＬレベルへ遷
移するので、データバス上のデータが該第１バンクのＤ
ＲＡＭ１中の指定されたアドレスに書き込まれる。つま
り、第１のスイッチ接点９をオンさせることにより、第
１バンクのＤＲＡＭ１を書き込み可能領域に設定するこ
とができるのである。
【００１９】同様にして第２〜第８のスイッチ接点１０
〜１６を操作することにより、第２〜第８バンクのＤＲ
ＡＭ２〜８を各々書き込み禁止領域あるいは書き込み可
能領域に設定することも可能である。
〜１６を操作することにより、第２〜第８バンクのＤＲ
ＡＭ２〜８を各々書き込み禁止領域あるいは書き込み可
能領域に設定することも可能である。
【００２０】以上のとおり、本実施例によれば、８個の
スイッチ接点９〜１６のオン・オフ操作を通して、ＤＲ
ＡＭカードの２Ｍワード×１６の容量のメモリー空間を
２５６Ｋワード×１６のメモリー容量のバンク単位に、
書き込み禁止領域あるいは書き込み可能領域として任意
に設定することができる。
スイッチ接点９〜１６のオン・オフ操作を通して、ＤＲ
ＡＭカードの２Ｍワード×１６の容量のメモリー空間を
２５６Ｋワード×１６のメモリー容量のバンク単位に、
書き込み禁止領域あるいは書き込み可能領域として任意
に設定することができる。
【００２１】図２は、以上の内部構成を有するＤＲＡＭ
カード１８の外形を示す平面図である。同図に示すとお
り、このＤＲＡＭカード１８のプラスチック製の外装部
分には、パーソナルコンピュータのセット本体への接続
のためのコネクタ側１９の反対側に、図１の８個のスイ
ッチ接点９〜１６を備えたＤＩＰスイッチ２０が設けら
れている。このＤＲＡＭカード１８は、点線２１で示し
た箇所より左側の部分がパーソナルコンピュータのセッ
ト本体に挿入されるものである。
カード１８の外形を示す平面図である。同図に示すとお
り、このＤＲＡＭカード１８のプラスチック製の外装部
分には、パーソナルコンピュータのセット本体への接続
のためのコネクタ側１９の反対側に、図１の８個のスイ
ッチ接点９〜１６を備えたＤＩＰスイッチ２０が設けら
れている。このＤＲＡＭカード１８は、点線２１で示し
た箇所より左側の部分がパーソナルコンピュータのセッ
ト本体に挿入されるものである。
【００２２】図３は、以上に説明したＤＲＡＭカード１
８をパーソナルコンピュータのセット本体２２に接続し
た状態を示す平面図である。ＤＲＡＭカード１８は、セ
ット本体２２に設けられたスロットに挿入された状態で
使用に供せられるものであるが、この状態でもＤＲＡＭ
カード１８の外装部分に設けられたＤＩＰスイッチ２０
はオン・オフ操作が可能である。
８をパーソナルコンピュータのセット本体２２に接続し
た状態を示す平面図である。ＤＲＡＭカード１８は、セ
ット本体２２に設けられたスロットに挿入された状態で
使用に供せられるものであるが、この状態でもＤＲＡＭ
カード１８の外装部分に設けられたＤＩＰスイッチ２０
はオン・オフ操作が可能である。
【００２３】このようにしてＤＲＡＭカード１８をパー
ソナルコンピュータのセット本体２２に接続した状態
で、ワードプロセッサ用のシステムソフトウェア等の書
き換えてはならないプログラムや書き換えたくない文書
ファイル等をＤＲＡＭカード１８に書き込んだうえで、
前記ＤＩＰスイッチ２０の８個のスイッチ接点９〜１６
のうちの該書き込み領域を含むバンクに対応したスイッ
チ接点をオフ操作することによって、該当バンクを書き
込み禁止とすることができる。また、これら８個のスイ
ッチ接点９〜１６のうちのオン状態のスイッチ接点が接
続されたバンクは前記のとおり書き込みが可能であるの
で、書き換えたい文書ファイル等は書き込み可能領域に
書き込んで処理を継続することができる。
ソナルコンピュータのセット本体２２に接続した状態
で、ワードプロセッサ用のシステムソフトウェア等の書
き換えてはならないプログラムや書き換えたくない文書
ファイル等をＤＲＡＭカード１８に書き込んだうえで、
前記ＤＩＰスイッチ２０の８個のスイッチ接点９〜１６
のうちの該書き込み領域を含むバンクに対応したスイッ
チ接点をオフ操作することによって、該当バンクを書き
込み禁止とすることができる。また、これら８個のスイ
ッチ接点９〜１６のうちのオン状態のスイッチ接点が接
続されたバンクは前記のとおり書き込みが可能であるの
で、書き換えたい文書ファイル等は書き込み可能領域に
書き込んで処理を継続することができる。
【００２４】しかも、このような書き込みに関する禁止
・許可の設定は、ＤＲＡＭカード１８の外装部分に設け
られたＤＩＰスイッチ２０のオン・オフ操作によって容
易に変更可能である。ただし、図３に示す例では不用意
な設定変更の防止を目的として、ＤＩＰスイッチ２０を
覆うための保護カバー２３を用意してある。
・許可の設定は、ＤＲＡＭカード１８の外装部分に設け
られたＤＩＰスイッチ２０のオン・オフ操作によって容
易に変更可能である。ただし、図３に示す例では不用意
な設定変更の防止を目的として、ＤＩＰスイッチ２０を
覆うための保護カバー２３を用意してある。
【００２５】
【発明の効果】以上説明してきたとおり、本発明によれ
ば、ＤＲＡＭカードの外装部分に記憶素子としてのＤＲ
ＡＭへの書き込みを特定のメモリー容量を有するバンク
毎に禁止するためのスイッチ手段を設けた構成を採用し
たので、外装部分のスイッチ手段の操作を通して、ＤＲ
ＡＭカードのメモリー空間に対して書き込み禁止領域を
ハードウェア的に設定することができることとなる。し
たがって、ＤＲＡＭカードの一部を仮想的なＲＯＭとし
て、また他の部分をＲＡＭとして使い分けることが可能
となる。
ば、ＤＲＡＭカードの外装部分に記憶素子としてのＤＲ
ＡＭへの書き込みを特定のメモリー容量を有するバンク
毎に禁止するためのスイッチ手段を設けた構成を採用し
たので、外装部分のスイッチ手段の操作を通して、ＤＲ
ＡＭカードのメモリー空間に対して書き込み禁止領域を
ハードウェア的に設定することができることとなる。し
たがって、ＤＲＡＭカードの一部を仮想的なＲＯＭとし
て、また他の部分をＲＡＭとして使い分けることが可能
となる。
【図１】本発明の一実施例に係るＤＲＡＭカードの内部
構成を示す回路図である。
構成を示す回路図である。
【図２】図１のＤＲＡＭカードの外形を示す平面図であ
る。
る。
【図３】図１及び図２のＤＲＡＭカードをパーソナルコ
ンピュータのセット本体に接続した状態を示す平面図で
ある。
ンピュータのセット本体に接続した状態を示す平面図で
ある。
１〜８ ＤＲＡＭ ９〜１６ スイッチ接点 １７ 抵抗アレイ １８ ＤＲＡＭカード ２０ ＤＩＰスイッチ（スイッチ手段） ２２ パーソナルコンピュータのセット本体 ２３ 保護カバー
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ１１Ｃ 11/401
Claims (1)
- 【請求項１】 ダイナミックランダムアクセスメモリー
を記憶素子としたメモリーカードであって、外装部分に
前記ダイナミックランダムアクセスメモリーへの書き込
みを特定のメモリー容量を有するバンク毎に禁止するた
めのスイッチ手段を備えたことを特徴とするメモリーカ
ード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3302210A JPH05144251A (ja) | 1991-11-19 | 1991-11-19 | メモリーカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3302210A JPH05144251A (ja) | 1991-11-19 | 1991-11-19 | メモリーカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05144251A true JPH05144251A (ja) | 1993-06-11 |
Family
ID=17906283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3302210A Withdrawn JPH05144251A (ja) | 1991-11-19 | 1991-11-19 | メモリーカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05144251A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09180431A (ja) * | 1995-12-26 | 1997-07-11 | Nec Niigata Ltd | シングルインラインメモリモジュールシステム |
| EP0887742A2 (en) * | 1997-06-04 | 1998-12-30 | Sony Corporation | External storage apparatus, control apparatus therefor, and data transmission/reception apparatus |
| EP1251524A1 (en) * | 2001-03-19 | 2002-10-23 | Power Quotient International Co., Ltd. | Enhanced compact memory card with write protection |
| US7118044B2 (en) | 1997-06-04 | 2006-10-10 | Sony Corporation | External storage apparatus and control apparatus thereof, and data transmission/reception apparatus |
| JP2006277266A (ja) * | 2005-03-29 | 2006-10-12 | Seiko Epson Corp | 非接触タグ |
-
1991
- 1991-11-19 JP JP3302210A patent/JPH05144251A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09180431A (ja) * | 1995-12-26 | 1997-07-11 | Nec Niigata Ltd | シングルインラインメモリモジュールシステム |
| EP0887742A2 (en) * | 1997-06-04 | 1998-12-30 | Sony Corporation | External storage apparatus, control apparatus therefor, and data transmission/reception apparatus |
| EP0887742B1 (en) * | 1997-06-04 | 2006-08-09 | Sony Corporation | External storage apparatus, control apparatus therefore, and data transmission/reception apparatus |
| US7118044B2 (en) | 1997-06-04 | 2006-10-10 | Sony Corporation | External storage apparatus and control apparatus thereof, and data transmission/reception apparatus |
| US7360715B2 (en) | 1997-06-04 | 2008-04-22 | Sony Corporation | External storage apparatus and control apparatus thereof, and data transmission/reception apparatus |
| EP1251524A1 (en) * | 2001-03-19 | 2002-10-23 | Power Quotient International Co., Ltd. | Enhanced compact memory card with write protection |
| JP2006277266A (ja) * | 2005-03-29 | 2006-10-12 | Seiko Epson Corp | 非接触タグ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5966727A (en) | Combination flash memory and dram memory board interleave-bypass memory access method, and memory access device incorporating both the same | |
| US4891506A (en) | Multi-use portable electronic device | |
| US5414670A (en) | Low power memory array using selective device activation | |
| NO172914B (no) | Lagerkassett | |
| JP2854680B2 (ja) | Ｉｃメモリカード | |
| JPH0845265A (ja) | メモリ装置用インターフェース及び方法 | |
| US6907486B1 (en) | Disk module of solid state | |
| US5371793A (en) | Data storage device and method of accessing the data storage device | |
| CA2277905A1 (en) | Non-contact type ic card | |
| JPH05144251A (ja) | メモリーカード | |
| CA2026741A1 (en) | Main storage memory cards having single bit set and reset functions | |
| JP2635547B2 (ja) | メモリカード及びメモリカードの書込保護及び書込保護状態送出方法 | |
| US20040186957A1 (en) | Method and system for using dynamic random access memory as cache memory | |
| EP1139208A1 (en) | Disk module of solid state | |
| JPH0525154B2 (ja) | ||
| JP2625348B2 (ja) | キャッシュメモリ | |
| JPS58208999A (ja) | メモリ装置 | |
| JPS6336349A (ja) | マイクロプロセツサ内メモリの書込み防止回路 | |
| JPH0210451A (ja) | 半導体記憶装置 | |
| JPH0786872B2 (ja) | メモリ拡張用端子を具備したｉｃカード用シングルチップコンピュータ | |
| JP2619671B2 (ja) | メモリ制御回路 | |
| JPH0434185B2 (ja) | ||
| JPH0676134A (ja) | Ｉｃカード | |
| KR0150140B1 (ko) | 72핀 심 소켓에 30핀 심도 사용 가능한 연결장치 | |
| JPH02235157A (ja) | メモリカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |