JPH0514393A - セル位相乗換回路 - Google Patents
セル位相乗換回路Info
- Publication number
- JPH0514393A JPH0514393A JP3165826A JP16582691A JPH0514393A JP H0514393 A JPH0514393 A JP H0514393A JP 3165826 A JP3165826 A JP 3165826A JP 16582691 A JP16582691 A JP 16582691A JP H0514393 A JPH0514393 A JP H0514393A
- Authority
- JP
- Japan
- Prior art keywords
- write
- read
- cell
- pulse
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】 正常でない書込または読出が行われても、入
力条件の復旧の後に自動的に回復し、かつ障害の波及を
最小限に抑えることができる。 【構成】 バッファ２に書込クロック信号１１および書
込許可信号４０に基づき入力データ１０および書込パル
ス１２を書込みＦＩＦＯ１に出力し、ＦＩＦＯ１から読
出許可信号３０および読出クロック信号２２に基づき出
力する。書込制御手段２４０はバッフア２に保持された
書込パルス１４に基づき書込許可信号４０を出力する。
読出制御手段２００はＦＩＦＯ１からの書込パルス２４
および読出パルス２２に基づき読出許可信号３０および
制御信号２５を出力してセレクタ２１０に出力データを
選択させる。
力条件の復旧の後に自動的に回復し、かつ障害の波及を
最小限に抑えることができる。 【構成】 バッファ２に書込クロック信号１１および書
込許可信号４０に基づき入力データ１０および書込パル
ス１２を書込みＦＩＦＯ１に出力し、ＦＩＦＯ１から読
出許可信号３０および読出クロック信号２２に基づき出
力する。書込制御手段２４０はバッフア２に保持された
書込パルス１４に基づき書込許可信号４０を出力する。
読出制御手段２００はＦＩＦＯ１からの書込パルス２４
および読出パルス２２に基づき読出許可信号３０および
制御信号２５を出力してセレクタ２１０に出力データを
選択させる。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＳＤＮの非同期転送
モード回路間のセル位相乗換回路に利用する。特に、固
定ビット長のセルを単位として互いに異なるクロック信
号とセル位相パルスとで動作する非同期転送モード（Ａ
ＴＭ）回路間のセルの送受を可能とし、入力側および出
力側のセル位相パルスが正常でない周期で入力された場
合でもそれに従属し、周期の変動による影響を最小限に
抑えた動作を補償するセル位相乗換回路に関するもので
ある。
モード回路間のセル位相乗換回路に利用する。特に、固
定ビット長のセルを単位として互いに異なるクロック信
号とセル位相パルスとで動作する非同期転送モード（Ａ
ＴＭ）回路間のセルの送受を可能とし、入力側および出
力側のセル位相パルスが正常でない周期で入力された場
合でもそれに従属し、周期の変動による影響を最小限に
抑えた動作を補償するセル位相乗換回路に関するもので
ある。
【０００２】
【従来の技術】図５は従来例のセル位相乗換回路のブロ
ック構成図である。
ック構成図である。
【０００３】従来、セル位相乗換回路は、図５に示すよ
うに所定周期ＴＣのセル長を意識していないビット単位
またはバイト単位などのＦＩＦＯ３が用いられ、入力側
の書込クロック信号１１と書込パルス（セル位相パル
ス）１２に従い、書込パルス１２によって区切られた入
力データ１０をそれぞれ一つのセルＤn、Ｄn+1 、Ｄ
n+2 、…として書込を行っていた。
うに所定周期ＴＣのセル長を意識していないビット単位
またはバイト単位などのＦＩＦＯ３が用いられ、入力側
の書込クロック信号１１と書込パルス（セル位相パル
ス）１２に従い、書込パルス１２によって区切られた入
力データ１０をそれぞれ一つのセルＤn、Ｄn+1 、Ｄ
n+2 、…として書込を行っていた。
【０００４】同様に出力側では、読出クロック信号２１
と読出パルス２２に従って、読出パルス２２によって区
切られた時間域にＦＩＦＯ３内に保持されたデータをセ
ルとして順次読出して出力していた（読出データ２
３）。上記一連の動作において、制御手段４は、書込ク
ロック信号１１と書込パルス１２とによって識別される
書込セル数と、読出クロック信号２１と読出パルス２２
とによって識別される読出セル数を比較し、ＦＩＦＯ３
内の保持されているセル数を認識し、読出すべきセルが
ない場合には制御信号２８によりセレクタ２１０を切替
え無意セル生成手段２２０の出力を選択して無意セルを
出力させていた。
と読出パルス２２に従って、読出パルス２２によって区
切られた時間域にＦＩＦＯ３内に保持されたデータをセ
ルとして順次読出して出力していた（読出データ２
３）。上記一連の動作において、制御手段４は、書込ク
ロック信号１１と書込パルス１２とによって識別される
書込セル数と、読出クロック信号２１と読出パルス２２
とによって識別される読出セル数を比較し、ＦＩＦＯ３
内の保持されているセル数を認識し、読出すべきセルが
ない場合には制御信号２８によりセレクタ２１０を切替
え無意セル生成手段２２０の出力を選択して無意セルを
出力させていた。
【０００５】
【発明が解決しようとする課題】しかし、このような従
来例のセル位相乗換回路では、書込側と読出側のクロッ
ク信号およびパルスの入力と所定周期ＴＣの値が定常的
に保証されていることを前提としていた。そのために保
証されない場合に、たとえば外部回路の誤動作によるク
ロック信号またはパルスの欠落および雑音の混入による
擬似パルスが発生した場合などに、セルの書込または読
出の位相ずれが起こりＦＩＦＯ３内に余剰のデータが残
留する。この残留データのために出力側において読出パ
ルス２２と読出データセル２３の位相ずれが起こり、従
来回路では自立的に障害の発生を認識できなかった。さ
らに、２次的障害として制御手段４が認識できずにＦＩ
ＦＯ３の障害（たとえばオーバフロー、アンダフロー）
が発生し、上記障害の復旧には、制御信号２８によりＦ
ＩＦＯ３の初期化などをする必要があった。初期化を行
うとＦＩＦＯ３内の他の正常セルが全て廃棄され、また
その期間中は周辺回路の動作が休止する問題があった。
来例のセル位相乗換回路では、書込側と読出側のクロッ
ク信号およびパルスの入力と所定周期ＴＣの値が定常的
に保証されていることを前提としていた。そのために保
証されない場合に、たとえば外部回路の誤動作によるク
ロック信号またはパルスの欠落および雑音の混入による
擬似パルスが発生した場合などに、セルの書込または読
出の位相ずれが起こりＦＩＦＯ３内に余剰のデータが残
留する。この残留データのために出力側において読出パ
ルス２２と読出データセル２３の位相ずれが起こり、従
来回路では自立的に障害の発生を認識できなかった。さ
らに、２次的障害として制御手段４が認識できずにＦＩ
ＦＯ３の障害（たとえばオーバフロー、アンダフロー）
が発生し、上記障害の復旧には、制御信号２８によりＦ
ＩＦＯ３の初期化などをする必要があった。初期化を行
うとＦＩＦＯ３内の他の正常セルが全て廃棄され、また
その期間中は周辺回路の動作が休止する問題があった。
【０００６】本発明は上記の問題点を解決するもので、
正常でない書込または読出が行われても、入力条件の復
旧の後に自動的に回復し、かつ障害の波及を必要最小限
に抑えることができるセル位相乗換回路を提供すること
を目的とする。
正常でない書込または読出が行われても、入力条件の復
旧の後に自動的に回復し、かつ障害の波及を必要最小限
に抑えることができるセル位相乗換回路を提供すること
を目的とする。
【０００７】
【課題を解決するための手段】本発明は、入力するセル
を保持するＦＩＦＯと、規定の無意セルを生成する無意
セル生成手段と、入力する制御信号に基づき上記ＦＩＦ
Ｏと無意セル生成手段との出力を選択するセレクタとを
備えたセル位相乗換回路において、書込パルスに同期し
て入力する所定周期のセルを書込クロック信号および入
力する書込許可信号に基づきこの書込パルスとともに書
込み出力するバッファと、上記書込クロック信号、書込
パルスおよび上記バッファに保持された書込パルスに基
づき上記書込許可信号を出力する書込制御手段とを備
え、上記ＦＩＦＯに上記書込許可信号および書込クロッ
ク信号に基づき上記バッファの出力するセルおよび書込
パルスをともに書込み読出クロック信号および入力する
読出許可信号に基づきその内容を出力する手段を含み、
読出パルス、上記読出クロック信号および上記ＦＩＦＯ
からの書込パルスに基づき上記制御信号および読出許可
信号を出力する読出制御手段を備えたことを特徴とす
る。
を保持するＦＩＦＯと、規定の無意セルを生成する無意
セル生成手段と、入力する制御信号に基づき上記ＦＩＦ
Ｏと無意セル生成手段との出力を選択するセレクタとを
備えたセル位相乗換回路において、書込パルスに同期し
て入力する所定周期のセルを書込クロック信号および入
力する書込許可信号に基づきこの書込パルスとともに書
込み出力するバッファと、上記書込クロック信号、書込
パルスおよび上記バッファに保持された書込パルスに基
づき上記書込許可信号を出力する書込制御手段とを備
え、上記ＦＩＦＯに上記書込許可信号および書込クロッ
ク信号に基づき上記バッファの出力するセルおよび書込
パルスをともに書込み読出クロック信号および入力する
読出許可信号に基づきその内容を出力する手段を含み、
読出パルス、上記読出クロック信号および上記ＦＩＦＯ
からの書込パルスに基づき上記制御信号および読出許可
信号を出力する読出制御手段を備えたことを特徴とす
る。
【０００８】また、上記書込制御手段は、上記書込パル
スが入力されたときに上記書込許可信号を出力し、上記
バッファに保持された書込パルスに基づきその次に保持
される書込パルスの周期を検査しこの検査結果が不適性
のときには上記書込許可信号の出力を禁止する手段を含
むことができる。
スが入力されたときに上記書込許可信号を出力し、上記
バッファに保持された書込パルスに基づきその次に保持
される書込パルスの周期を検査しこの検査結果が不適性
のときには上記書込許可信号の出力を禁止する手段を含
むことができる。
【０００９】さらに、本発明は、上記読出制御手段は、
上記読出パルスを入力したときに上記読出許可信号を出
力する手段と、上記ＦＩＦＯからの書込パルスと上記読
出パルスとが同期したときに上記制御信号を上記セレク
タに与えて上記ＦＩＦＯからのセルを出力させ、この二
つのパルスの内の一方の書込パルスを入力したときには
他方の読出パルスを入力するまで上記読出許可信号の出
力を禁止して上記ＦＩＦＯにその内容を保持させ上記制
御信号を上記セレクタに与えて上記無意セル生成手段か
らの無意セルを出力させ、この二つのパルスの内の他方
の読出パルスを入力したときには上記ＦＩＦＯからのセ
ルの余剰分を出力したときに上記読出許可信号の出力を
禁止し上記制御信号を上記セレクタに与えてこの二つの
パルスが同期するまで上記無意セル生成手段からの無意
セルを出力させる手段を含むことができる。
上記読出パルスを入力したときに上記読出許可信号を出
力する手段と、上記ＦＩＦＯからの書込パルスと上記読
出パルスとが同期したときに上記制御信号を上記セレク
タに与えて上記ＦＩＦＯからのセルを出力させ、この二
つのパルスの内の一方の書込パルスを入力したときには
他方の読出パルスを入力するまで上記読出許可信号の出
力を禁止して上記ＦＩＦＯにその内容を保持させ上記制
御信号を上記セレクタに与えて上記無意セル生成手段か
らの無意セルを出力させ、この二つのパルスの内の他方
の読出パルスを入力したときには上記ＦＩＦＯからのセ
ルの余剰分を出力したときに上記読出許可信号の出力を
禁止し上記制御信号を上記セレクタに与えてこの二つの
パルスが同期するまで上記無意セル生成手段からの無意
セルを出力させる手段を含むことができる。
【００１０】
【作用】バッファに書込パルスに同期して入力する所定
周期のセルを書込クロック信号および入力する書込許可
信号に基づきこの書込パルスとともに書込み出力する。
書込制御手段は書込クロック信号およびバッファに保持
された書込パルスに基づき書込許可信号をバッファおよ
びＦＩＦＯに出力する。ＦＩＦＯに書込許可信号および
書込クロック信号に基づきバッファの出力するセルおよ
び書込パルスをともに書込み読出クロック信号および入
力する読出許可信号に基づきその内容を出力する。読出
制御手段は読出パルス、読出クロック信号およびＦＩＦ
Ｏからの書込パルスに基づき上記制御信号および読出許
可信号を出力する。
周期のセルを書込クロック信号および入力する書込許可
信号に基づきこの書込パルスとともに書込み出力する。
書込制御手段は書込クロック信号およびバッファに保持
された書込パルスに基づき書込許可信号をバッファおよ
びＦＩＦＯに出力する。ＦＩＦＯに書込許可信号および
書込クロック信号に基づきバッファの出力するセルおよ
び書込パルスをともに書込み読出クロック信号および入
力する読出許可信号に基づきその内容を出力する。読出
制御手段は読出パルス、読出クロック信号およびＦＩＦ
Ｏからの書込パルスに基づき上記制御信号および読出許
可信号を出力する。
【００１１】以上により正常でない書込または読出が行
われても、入力条件の復旧の後に自動的に回復し、かつ
障害の波及を必要最小限に抑えることができる。
われても、入力条件の復旧の後に自動的に回復し、かつ
障害の波及を必要最小限に抑えることができる。
【００１２】
【実施例】本発明の実施例について図面を参照して説明
する。図１は本発明一実施例セル位相乗換回路のブロッ
ク構成図である。
する。図１は本発明一実施例セル位相乗換回路のブロッ
ク構成図である。
【００１３】図１において、セル位相乗換回路は、入力
するセルとして読出データ１３を保持するＦＩＦＯ１
と、規定の無意セルを生成する無意セル生成手段２２０
と、入力する制御信号２５に基づきＦＩＦＯ１と無意セ
ル生成手段２２０との出力を選択して相手先非同期伝送
モード回路に出力するセレクタ２１０とを備える。
するセルとして読出データ１３を保持するＦＩＦＯ１
と、規定の無意セルを生成する無意セル生成手段２２０
と、入力する制御信号２５に基づきＦＩＦＯ１と無意セ
ル生成手段２２０との出力を選択して相手先非同期伝送
モード回路に出力するセレクタ２１０とを備える。
【００１４】ここで本発明の特徴とするところは、書込
パルス１２に同期して非同期転送モード回路から入力す
る所定周期のセルとして入力データ１０を書込クロック
信号１１および入力する書込許可信号４０に基づきこの
書込パルス１２とともに書込み出力するバッファ２と、
書込クロック信号１１、書込パルス１２およびバッファ
２に保持された書込パルス１４に基づき書込許可信号４
０を出力する書込制御手段２４０とを備え、ＦＩＦＯ１
に書込許可信号４０および書込クロック信号に基づきバ
ッファ２の出力するセルとして読出データ１３および書
込パルス１４をともに書込み読出クロック信号２１およ
び入力する読出許可信号３０に基づきその内容を出力す
る手段を含み、読出パルス２２、読出クロック信号２１
およびＦＩＦＯ１からの書込パルス２４に基づき制御信
号２５および読出許可信号３０を出力する読出制御手段
２００を備えたことにある。
パルス１２に同期して非同期転送モード回路から入力す
る所定周期のセルとして入力データ１０を書込クロック
信号１１および入力する書込許可信号４０に基づきこの
書込パルス１２とともに書込み出力するバッファ２と、
書込クロック信号１１、書込パルス１２およびバッファ
２に保持された書込パルス１４に基づき書込許可信号４
０を出力する書込制御手段２４０とを備え、ＦＩＦＯ１
に書込許可信号４０および書込クロック信号に基づきバ
ッファ２の出力するセルとして読出データ１３および書
込パルス１４をともに書込み読出クロック信号２１およ
び入力する読出許可信号３０に基づきその内容を出力す
る手段を含み、読出パルス２２、読出クロック信号２１
およびＦＩＦＯ１からの書込パルス２４に基づき制御信
号２５および読出許可信号３０を出力する読出制御手段
２００を備えたことにある。
【００１５】また、書込制御手段２４０は、書込パルス
１２を入力したときに書込許可信号を出力し、バッファ
２に保持された書込パルス１４に基づきその次に保持さ
れる書込パルス１２の周期を検査しこの検査結果が不適
性のときには書込許可信号４０の出力を禁止する手段を
含む。
１２を入力したときに書込許可信号を出力し、バッファ
２に保持された書込パルス１４に基づきその次に保持さ
れる書込パルス１２の周期を検査しこの検査結果が不適
性のときには書込許可信号４０の出力を禁止する手段を
含む。
【００１６】さらに、読出制御手段２００は、読出パル
ス２２を入力したときに読出許可信号３０を出力する手
段と、ＦＩＦＯ１からの書込パルス２４と読出パルス２
２とが同期したときに制御信号２５をセレクタ２１０に
与えてＦＩＦＯ１からのセルとして読出データ２３を出
力させ、この二つのパルスの内の一方の書込パルス２４
を入力したときには他方の読出パルス２２を入力するま
で読出許可信号３０の出力を禁止してＦＩＦＯ１にその
内容を保持させ制御信号２５を上記セレクタに与えて無
意セル生成手段２２０からの無意セルを出力させ、この
二つのパルスの内の他方の読出パルス２２を入力したと
きにはＦＩＦＯ１からのセルの余剰分を出力したときに
読出許可信号３０の出力を禁止し制御信号２５をセレク
タ２１０に与えてこの二つのパルスが同期するまで無意
セル生成手段２２０からの無意セルを出力させる手段を
含む。
ス２２を入力したときに読出許可信号３０を出力する手
段と、ＦＩＦＯ１からの書込パルス２４と読出パルス２
２とが同期したときに制御信号２５をセレクタ２１０に
与えてＦＩＦＯ１からのセルとして読出データ２３を出
力させ、この二つのパルスの内の一方の書込パルス２４
を入力したときには他方の読出パルス２２を入力するま
で読出許可信号３０の出力を禁止してＦＩＦＯ１にその
内容を保持させ制御信号２５を上記セレクタに与えて無
意セル生成手段２２０からの無意セルを出力させ、この
二つのパルスの内の他方の読出パルス２２を入力したと
きにはＦＩＦＯ１からのセルの余剰分を出力したときに
読出許可信号３０の出力を禁止し制御信号２５をセレク
タ２１０に与えてこの二つのパルスが同期するまで無意
セル生成手段２２０からの無意セルを出力させる手段を
含む。
【００１７】このような構成のセル位相乗換回路の動作
について説明する。図２は本発明のセル位相乗換回路の
セル位相乗換動作を示すタイムチャートである。図３は
本発明のセル位相乗換回路の書込動作を示すタイムチャ
ートである。図４は本発明のセル位相乗換回路の読出動
作を示すタイムチャートである。
について説明する。図２は本発明のセル位相乗換回路の
セル位相乗換動作を示すタイムチャートである。図３は
本発明のセル位相乗換回路の書込動作を示すタイムチャ
ートである。図４は本発明のセル位相乗換回路の読出動
作を示すタイムチャートである。
【００１８】まずＦＩＦＯ１に対する書込動作について
説明する。書込クロック信号１１と書込パルス１２に同
期して入力された入力データ１０は書込パルス１２とと
もにバッファ２に一時的に蓄積される。ここでセルの所
定周期をＴＣとすると、書込パルス１２は所定周期ＴＣ
にて連続的に入力されるべきであるから、周期検査位置
Ａに書込パルス１２n が入力されたときに周期検査位置
Ｂに書込パルス１２n+1 が入力されればそのセルは正常
であると判断し、入力データＤn と書込パルス１２n を
ＦＩＦＯ１に書込む。このときに外部回路の誤動作によ
る書込クロック信号または書込パルスの欠落、雑音の混
入による疑似パルスの発生などにより書込パルスが所定
周期ＴＣで入力されなかった場合の動作例を説明する。
書込パルス１２が所定周期ＴＣより長い周期で入力され
た場合に（図３（ｄ））、周期検査位置Ａに書込パルス
１２n+1 が入力されたときに、次の書込パルス１２n+2
は周期検査位置Ｂの後に入力されるので、所定周期がＴ
Ｃでないと判断しそのセルはＦＩＦＯ１に書込まずに廃
棄する。また、書込パルス１２が所定周期ＴＣより短い
周期で入力された場合に（図３（ｅ））、周期検査位置
Ａに書込パルス１２n+3 が入力されたときに、次の書込
パルス１２n+4 は周期検査位置Ｂの前に入力されるの
で、周期が所定周期ＴＣでないと判断しそのセルはＦＩ
ＦＯ１に書込まずに廃棄する。こうすることにより、Ｆ
ＩＦＯ１には所定周期ＴＣのセルしか書込まれないよう
になる（Ｄn 、Ｄn+2 、Ｄn+4 、…）。
説明する。書込クロック信号１１と書込パルス１２に同
期して入力された入力データ１０は書込パルス１２とと
もにバッファ２に一時的に蓄積される。ここでセルの所
定周期をＴＣとすると、書込パルス１２は所定周期ＴＣ
にて連続的に入力されるべきであるから、周期検査位置
Ａに書込パルス１２n が入力されたときに周期検査位置
Ｂに書込パルス１２n+1 が入力されればそのセルは正常
であると判断し、入力データＤn と書込パルス１２n を
ＦＩＦＯ１に書込む。このときに外部回路の誤動作によ
る書込クロック信号または書込パルスの欠落、雑音の混
入による疑似パルスの発生などにより書込パルスが所定
周期ＴＣで入力されなかった場合の動作例を説明する。
書込パルス１２が所定周期ＴＣより長い周期で入力され
た場合に（図３（ｄ））、周期検査位置Ａに書込パルス
１２n+1 が入力されたときに、次の書込パルス１２n+2
は周期検査位置Ｂの後に入力されるので、所定周期がＴ
Ｃでないと判断しそのセルはＦＩＦＯ１に書込まずに廃
棄する。また、書込パルス１２が所定周期ＴＣより短い
周期で入力された場合に（図３（ｅ））、周期検査位置
Ａに書込パルス１２n+3 が入力されたときに、次の書込
パルス１２n+4 は周期検査位置Ｂの前に入力されるの
で、周期が所定周期ＴＣでないと判断しそのセルはＦＩ
ＦＯ１に書込まずに廃棄する。こうすることにより、Ｆ
ＩＦＯ１には所定周期ＴＣのセルしか書込まれないよう
になる（Ｄn 、Ｄn+2 、Ｄn+4 、…）。
【００１９】次にＦＩＦＯ１に対する読出動作について
説明する。読出クロック信号２１と読出パルス２２に同
期して出力される出力データ２０は、セルＦＩＦＯ１内
の書込パルス２４と読出パルス２２を読出制御手段２０
０において出力条件を検証し、ＦＩＦＯ１内の書込パル
ス２４と読出パルス２２との同期が取れたときにセルを
読出す。このときに読出パルス２２に異常があり所定周
期ＴＣでなかった場合の動作例を図４を用いて説明す
る。ＦＩＦＯ１内の書込パルス２４n+2 よりも読出パル
ス２２n+2 の方が遅く入力された場合に、すなわち所定
周期ＴＣより長い周期で読出パルス２２が入力された場
合には、ＦＩＦＯ１の読出許可信号３０をインアクティ
ブにしＦＩＦＯ１からの出力を停止して、次の読出パル
ス２２n+2 が入力されるまで無意セル生成手段２２０に
より無意セルを出力するようにセレクタ２１０を切替え
る。また、ＦＩＦＯ１に書込んだ書込パルス２４n+4 よ
りも読出パルス２２n+4 の方が早く入力された場合に、
すなわち所定周期ＴＣより短い周期で読出パルス２２が
入力された場合には、次の書込パルス２４n+4 が入力さ
れる前の読出パルス２２n+4 はセル読出中なのでセルを
出力し続け、次の書込パルス２４n+4 が入力されたとき
に読出パルス２２と同期がとれていない場合には、ＦＩ
ＦＯ１の出力を停止して、次の読出パルス２２n+5 が入
力されるまで無意セル生成手段２２０により無意セルを
出力するようにセレクタ２１０を切替え、読出パルス２
２n+5が入力されたときに出力データ２０を読出す。
説明する。読出クロック信号２１と読出パルス２２に同
期して出力される出力データ２０は、セルＦＩＦＯ１内
の書込パルス２４と読出パルス２２を読出制御手段２０
０において出力条件を検証し、ＦＩＦＯ１内の書込パル
ス２４と読出パルス２２との同期が取れたときにセルを
読出す。このときに読出パルス２２に異常があり所定周
期ＴＣでなかった場合の動作例を図４を用いて説明す
る。ＦＩＦＯ１内の書込パルス２４n+2 よりも読出パル
ス２２n+2 の方が遅く入力された場合に、すなわち所定
周期ＴＣより長い周期で読出パルス２２が入力された場
合には、ＦＩＦＯ１の読出許可信号３０をインアクティ
ブにしＦＩＦＯ１からの出力を停止して、次の読出パル
ス２２n+2 が入力されるまで無意セル生成手段２２０に
より無意セルを出力するようにセレクタ２１０を切替え
る。また、ＦＩＦＯ１に書込んだ書込パルス２４n+4 よ
りも読出パルス２２n+4 の方が早く入力された場合に、
すなわち所定周期ＴＣより短い周期で読出パルス２２が
入力された場合には、次の書込パルス２４n+4 が入力さ
れる前の読出パルス２２n+4 はセル読出中なのでセルを
出力し続け、次の書込パルス２４n+4 が入力されたとき
に読出パルス２２と同期がとれていない場合には、ＦＩ
ＦＯ１の出力を停止して、次の読出パルス２２n+5 が入
力されるまで無意セル生成手段２２０により無意セルを
出力するようにセレクタ２１０を切替え、読出パルス２
２n+5が入力されたときに出力データ２０を読出す。
【００２０】
【発明の効果】以上説明したように、本発明は、正常で
ない書込または読出が行われても、入力条件の復旧の後
に自動的に回復し、かつ障害の波及を必要最小限に抑え
ることができる優れた効果がある。
ない書込または読出が行われても、入力条件の復旧の後
に自動的に回復し、かつ障害の波及を必要最小限に抑え
ることができる優れた効果がある。
【図１】本発明一実施例セル位相乗換回路のブロック構
成図。
成図。
【図２】本発明のセル位相乗換回路の乗換動作を示すタ
イムチャート。
イムチャート。
【図３】本発明のセル位相乗換回路の書込動作を示すタ
イムチャート。
イムチャート。
【図４】本発明のセル位相乗換回路の読出動作を示すタ
イムチャート。
イムチャート。
【図５】従来例のセル位相乗換回路のブロック構成図。
１、３ ＦＩＦＯ
２ バッファ
４ 制御手段
１０ 入力データ
１１ 書込クロック信号
１２ 書込パルス
１３、２３ 読出データ
１４ バッファに保持された書込パルス
１５ 検査結果
２０ 出力データ
２１ 読出クロック信号
２２ 読出パルス
２３、２６ 読出データ
２４ ＦＩＦＯに保持された書込パルス
２５、２７、２８ 制御信号
３０ 読出許可信号
４０ 書込許可信号
２００ 読出制御手段
２１０ セレクタ
２２０ 無意セル生成手段
２３０ レジスタ
２４０ 書込制御手段
Ａ、Ｂ 周期検査位置
Claims (3)
- 【請求項１】 入力するセルを保持するＦＩＦＯと、規
定の無意セルを生成する無意セル生成手段と、入力する
制御信号に基づき上記ＦＩＦＯと無意セル生成手段との
出力を選択するセレクタとを備えたセル位相乗換回路に
おいて、 書込パルスに同期して入力する所定周期のセルを書込ク
ロック信号および入力する書込許可信号に基づきこの書
込パルスとともに書込み出力するバッファと、上記書込
クロック信号、書込パルスおよび上記バッファに保持さ
れた書込パルスに基づき上記書込許可信号を出力する書
込制御手段とを備え、 上記ＦＩＦＯに上記書込許可信号および書込クロック信
号に基づき上記バッファの出力するセルおよび書込パル
スをともに書込み、読出クロック信号および入力する読
出許可信号に基づきその内容を出力する手段を含み、 読出パルス、上記読出クロック信号および上記ＦＩＦＯ
からの書込パルスに基づき上記制御信号および読出許可
信号を出力する読出制御手段を備えたことを特徴とする
セル位相乗換回路。 - 【請求項２】 上記書込制御手段は、上記書込パルスを
入力したときに上記書込許可信号を出力し、上記バッフ
ァに保持された書込パルスに基づきその次に保持される
書込パルスの周期を検査しこの検査結果が不適性のとき
には上記書込許可信号の出力を禁止する手段を含む請求
項１記載のセル位相乗換回路。 - 【請求項３】 上記読出制御手段は、上記読出パルスを
入力したときに上記読出許可信号を出力する手段と、上
記ＦＩＦＯからの書込パルスと上記読出パルスとが同期
したときに上記制御信号を上記セレクタに与えて上記Ｆ
ＩＦＯからのセルを出力させ、この二つのパルスの内の
一方の書込パルスを入力したときには他方の読出パルス
を入力するまで上記読出許可信号の出力を禁止して上記
ＦＩＦＯにその内容を保持させ上記制御信号を上記セレ
クタに与えて上記無意セル生成手段からの無意セルを出
力させ、この二つのパルスの内の他方の読出パルスを入
力したときには上記ＦＩＦＯからのセルの余剰分を出力
したときに上記読出許可信号の出力を禁止し上記制御信
号を上記セレクタに与えてこの二つのパルスが同期する
まで上記無意セル生成手段からの無意セルを出力させる
手段を含む請求項１記載のセル位相乗換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3165826A JP2752806B2 (ja) | 1991-07-05 | 1991-07-05 | セル位相乗換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3165826A JP2752806B2 (ja) | 1991-07-05 | 1991-07-05 | セル位相乗換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0514393A true JPH0514393A (ja) | 1993-01-22 |
| JP2752806B2 JP2752806B2 (ja) | 1998-05-18 |
Family
ID=15819738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3165826A Expired - Lifetime JP2752806B2 (ja) | 1991-07-05 | 1991-07-05 | セル位相乗換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2752806B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05244129A (ja) * | 1992-02-27 | 1993-09-21 | Oki Electric Ind Co Ltd | Ｓｄｈインタフェース回路 |
-
1991
- 1991-07-05 JP JP3165826A patent/JP2752806B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05244129A (ja) * | 1992-02-27 | 1993-09-21 | Oki Electric Ind Co Ltd | Ｓｄｈインタフェース回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2752806B2 (ja) | 1998-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100337052B1 (ko) | 동기화된 독출 포인터 및 기록 포인터를 갖는 2 중 포트 ｆｉｆｏ | |
| JP2600496B2 (ja) | セル位相乗換回路 | |
| US5343439A (en) | Memory apparatus | |
| JPH0514393A (ja) | セル位相乗換回路 | |
| JPH1127229A (ja) | フレームアライナ回路 | |
| JPH0514325A (ja) | セル位相乗換回路 | |
| JPH0514394A (ja) | セル位相乗換回路 | |
| US7107474B2 (en) | Data transfer unit and method | |
| KR0175605B1 (ko) | 에이.티.엠.에서 유토피아 동기소자와 논-유토피아 비동기소자의 접속 제어 로직 | |
| JPH09139730A (ja) | エラステックストア | |
| JP2665045B2 (ja) | Ａｔｍセルゆらぎ発生装置 | |
| JP2643523B2 (ja) | ビット多重装置 | |
| JP4438276B2 (ja) | データ転送装置 | |
| JPH01317039A (ja) | 同期化方式 | |
| JPH11203159A (ja) | インタフェイス装置、パラレルデータ同期回路およびパラレルデータ同期方法 | |
| JP2593017B2 (ja) | シリアルデータ転送装置 | |
| JPH05268201A (ja) | クロック乗換え回路 | |
| JPS5939192A (ja) | 時分割スイツチの同期回路 | |
| JPH0693004B2 (ja) | 集積回路試験方式 | |
| JPS62259133A (ja) | 遅延插脱によるスリツプ制御方式 | |
| JPS5970332A (ja) | ジツタ付加回路 | |
| JPH05128898A (ja) | 半導体記憶装置 | |
| JPH06118133A (ja) | Ｌｓｉのテスト方法 | |
| JPS63131735A (ja) | 多重フレ−ムアライナ | |
| JPH05143283A (ja) | データ速度変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 14 |